專利名稱：高速、可配置的一維離散小波變換vlsi結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要是關(guān)于一種高速、可配置的一維5/3和9/7小波變換的VLSI實(shí)現(xiàn)結(jié)構(gòu)。
小波變換的VLSI實(shí)現(xiàn)研究一直是近些年來國際上的研究的熱點(diǎn)。G.Knowles等人的論文——“VLSI Architecture for the Discrete Wavelet Transform，”Electronic letters，vol.26，no.15，1990，pp.2091-2110，提出了第一個(gè)關(guān)于離散小波變換的VLSI結(jié)構(gòu)。該結(jié)構(gòu)中離散小波變換作為一個(gè)低通濾波器和一個(gè)高通濾波器進(jìn)行實(shí)現(xiàn)，中間計(jì)算是通過大量的乘加運(yùn)算來實(shí)現(xiàn)的，因此從經(jīng)濟(jì)成本角度來看，該結(jié)構(gòu)不適合用于ASIC的實(shí)現(xiàn)。其后，A.S.Lewis等人在提出了一種無乘法操作兩維離散小波變換的VLSI結(jié)構(gòu)(A.S.Lewis and G.Knowles，“VLSI Architecture for 2-D Daubechies Wavelet Transform Without Multipliers，”Electronicletters，vol.27，no.2，1991，pp.171-173)。但是這個(gè)結(jié)構(gòu)主要適用于Daubechies的四階小波濾波器，對于其它形式的小波濾波器并不是十分理想。后來，Aware公司提出了一種折疊方式小波變換結(jié)構(gòu)，其結(jié)構(gòu)將所有各級(jí)的小波變換的計(jì)算采用一組低通和高通小波濾波起來實(shí)現(xiàn)，這樣的結(jié)構(gòu)各級(jí)間具有較低處理延時(shí)，但是增加了硬件面積，同時(shí)需要復(fù)雜的互連方式(Aware Inc.，Cambridge，Aware Wavelet Transform Processor(WTP)Preliminary，1991)。盡管由Parhi和Nishitani提出的串行處理的小波變換VLSI結(jié)構(gòu)，克服了上述的折疊結(jié)構(gòu)的缺點(diǎn)，但是增加了系統(tǒng)延時(shí)(K.K.Parhi and T.Nishitani，“VLSI Architecture for DiscreteWavelet Transform，”IEEE Transactions on Very Large Scale Integration(VLSI)System，vol.1，no.2，1993，pp.191-202)。后來，F(xiàn)irdman，Owens，Chakrabarti，Denk等人在他們的論文中提出多種改進(jìn)結(jié)構(gòu)，但是所有的這些結(jié)構(gòu)都是基于傳統(tǒng)的卷積方式實(shí)現(xiàn)的小波變換，因此，這些結(jié)構(gòu)計(jì)算單元和邏輯控制都十分復(fù)雜。于是，一種改進(jìn)的基于提升(lifting)結(jié)構(gòu)的小波變換算法被提出來，并且迅速得到廣泛應(yīng)用。
基于提升(lifting)結(jié)構(gòu)的小波變換算法是由美國著名數(shù)學(xué)家Wim Sweldens于上世紀(jì)90年代中期提出的。它的原理是將低通和高通濾波處理分解成為一系列上三角和下三角矩陣的乘積。如此的結(jié)構(gòu)具有明顯的優(yōu)點(diǎn)，例如，可以實(shí)現(xiàn)原位計(jì)算，即計(jì)算的結(jié)果可以存入相應(yīng)原數(shù)據(jù)存儲(chǔ)單元，這樣節(jié)省了計(jì)算過程的中間數(shù)據(jù)緩存。它可以實(shí)現(xiàn)整數(shù)處理，這對于無損情況下的編碼處理十分有效；另外，它的正向變換和逆向變換具有相似的對稱結(jié)構(gòu)。由于基于提升(lifting)結(jié)構(gòu)的小波變換算法的諸多優(yōu)點(diǎn)，它已經(jīng)成為國際最新影像壓縮標(biāo)準(zhǔn)——JEPG2000核心編碼算法(標(biāo)準(zhǔn)號(hào)15444-1)的推薦小波變換算法。標(biāo)準(zhǔn)中推薦了兩個(gè)小波濾波器——基于整數(shù)的5/3濾波器(5階低通濾波器和3階高通濾波器組成的濾波器組)；基于實(shí)數(shù)的9/7濾波器(9階低通濾波器和7階高通濾波器組成的濾波器組)。
于是，基于提升(lifting)結(jié)構(gòu)的小波變換算法的VLSI結(jié)構(gòu)研究也就成為了目前的研究熱點(diǎn)。這里已經(jīng)有幾種相應(yīng)的VLSI結(jié)構(gòu)推出，其中最為有代表性的是由臺(tái)灣大學(xué)Chung-Jr Lian等人提出的直接硬件映射結(jié)構(gòu)(C.J.Lian，K.F.Chen，H.H.Chen，and L.G.Chen，“Lifting Based Discrete Wavelet Transformation Architecture for JPEG2000，”CAS2001.pp.II445-II448)和美國亞利桑那州立大學(xué)Kishore Andra等人提出的聯(lián)合方式的小波變換結(jié)構(gòu)(K.Andra，C.Chakrabarti，and T.Acharya，“A VLSI architecture for lifting-basedforward and inverse wavelet transform，”IEEE Transactions on Signal processing，Vol.50，No.4，pp.966-977，April.2002)。前者的結(jié)構(gòu)是根據(jù)提升(lifting)結(jié)構(gòu)的小波變換算法的特點(diǎn)，將其直接映射相應(yīng)硬件運(yùn)算單元，其結(jié)構(gòu)簡單易于形成流水處理?？墒墙Y(jié)構(gòu)在數(shù)據(jù)延拓，以及正向變換和逆向變換的資源共享方面還有一定的缺點(diǎn)。后者的結(jié)構(gòu)是一種折疊的處理方式，這種結(jié)構(gòu)具有較高的硬件利用效率。但是，當(dāng)進(jìn)行9/7小波變換時(shí)，需要將第一次計(jì)算結(jié)果反饋回輸入端，這樣增加控制的復(fù)雜度和造成數(shù)據(jù)通路流水處理間斷。
本發(fā)明提出的一維離散小波變換VLSI結(jié)構(gòu)，其數(shù)據(jù)通路是基于流水線操作方式，結(jié)構(gòu)包括基于流水線的多級(jí)提升(lifting)處理單元，嵌入式數(shù)據(jù)延拓控制單元，輸入/輸出控制單元。
本發(fā)明中的一維小波變換結(jié)構(gòu)是對一維數(shù)據(jù)進(jìn)行處理。待處理的一維數(shù)據(jù)按照奇/偶索引分別送入本發(fā)明提出的結(jié)構(gòu)中，經(jīng)過多級(jí)的提升(lifting)運(yùn)算處理(5/3小波為2級(jí)提升操作；9/7小波為4級(jí)提升操作)，這里每一級(jí)提升(lifting)運(yùn)算對應(yīng)著一個(gè)乘加單元(MAC)；經(jīng)過提升(lifting)運(yùn)算后分別生成小波變換后的低頻數(shù)據(jù)和高頻數(shù)據(jù)。
上述輸入/輸出控制單元，在數(shù)據(jù)的輸出端根據(jù)小波濾波器的不同，選擇相應(yīng)的數(shù)據(jù)輸出。當(dāng)進(jìn)行5/3小波變換時(shí)，數(shù)據(jù)直接進(jìn)行輸出，當(dāng)進(jìn)行9/7小波變換時(shí)，提升(lifting)處理后的數(shù)據(jù)需要進(jìn)行重規(guī)整化處理，即低頻和高頻數(shù)據(jù)分別乘上規(guī)整化系數(shù)，然后輸出處理結(jié)果。上面是進(jìn)行正向小波變換時(shí)的數(shù)據(jù)流程。
當(dāng)進(jìn)行逆向小波變換時(shí)，輸入數(shù)據(jù)按照低頻和高頻分為兩組分別送入處理結(jié)構(gòu)中。輸入端首先進(jìn)行判斷，5/3小波逆向變換時(shí)，數(shù)據(jù)直接送入進(jìn)行提升(lifting)處理；當(dāng)9/7小波逆向變換時(shí)，數(shù)據(jù)首先進(jìn)行逆向的重規(guī)整化處理，即輸入的低頻和高頻系數(shù)分別乘以逆向的重規(guī)整化系數(shù)，然后，將逆向重規(guī)整化后的系數(shù)進(jìn)行逆向提升(lifting)處理，5/3小波對應(yīng)著2級(jí)逆向提升(lifting)處理，9/7小波對應(yīng)著4級(jí)逆向提升(lifting)處理。每一級(jí)逆向提升(lifting)處理對應(yīng)著一個(gè)乘加單元(MAC)，不過這里的乘加單元(MAC)和正向變換時(shí)的乘加單元(MAC)具有不同的系數(shù)。提升(lifting)處理后生成原數(shù)據(jù)的奇偶索引數(shù)據(jù)。于是，可以看出正向小波變換過程和逆向小波變換過程具有不完全統(tǒng)一的數(shù)據(jù)通路，但是具有統(tǒng)一的控制邏輯。另外，結(jié)構(gòu)的數(shù)據(jù)延拓部分采用了本發(fā)明中獨(dú)有的嵌入式數(shù)據(jù)延拓方法。
圖2多級(jí)提升(lifting)處理的流水線操作。
圖3每一級(jí)提升(lifting)處理對應(yīng)的乘加單元結(jié)構(gòu)示意圖。
圖4傳統(tǒng)的直接數(shù)據(jù)延拓方式。
圖5改進(jìn)的嵌入時(shí)數(shù)據(jù)延拓方法。
基于流水線的多級(jí)提升(lifting)處理兩種小波變換分別對應(yīng)著多級(jí)的提升(lifting)操作，這樣的多級(jí)提升(lifting)處理經(jīng)過適當(dāng)?shù)陌才藕驼{(diào)度構(gòu)成一個(gè)多級(jí)流水線(pipelining)處理方式。其中因?yàn)?/7小波變換時(shí)需要4級(jí)提升(lifting)處理，而5/3小波變換時(shí)僅需要2級(jí)提升(lifting)處理，于是整個(gè)處理過程是一個(gè)基于四級(jí)流水的流水線。每一級(jí)處理的數(shù)據(jù)經(jīng)過一次緩存后送入下一級(jí)流水處理。當(dāng)進(jìn)行5/3小波變換時(shí)，將經(jīng)過兩級(jí)流水處理后的數(shù)據(jù)進(jìn)行結(jié)果輸出。圖2中給出了流水線處理示意圖。
流水線的每一級(jí)處理過程對應(yīng)著一個(gè)乘加單元(MAC)，每個(gè)乘加單元(MAC)具有不同的計(jì)算系數(shù)。表1給出了5/3小波和9/7小波的各個(gè)流水階段對應(yīng)乘加單元(MAC)的系數(shù)?？梢钥闯?，5/3小波具有規(guī)整的整數(shù)系數(shù)，因此可以移位操作來實(shí)現(xiàn)乘法運(yùn)算。然而，9/7小波具有浮點(diǎn)型的系數(shù)，如果采用浮點(diǎn)型的運(yùn)算結(jié)構(gòu)，將增加結(jié)構(gòu)的復(fù)雜度和設(shè)計(jì)成本。因此，本結(jié)構(gòu)中采用其定點(diǎn)表示方式。另外，因?yàn)檫M(jìn)行常系數(shù)乘法操作，于是可以采用系數(shù)的CSD編碼方式(K.K.Parhi，VLSI Digital Signal Processing SystemsDesignand Implementation，John Wiley & Sons，1999)，將常系數(shù)的乘法操作轉(zhuǎn)變?yōu)榧臃ú僮鳎@樣減少了設(shè)計(jì)的復(fù)雜度。表2給出了9/7小波的各個(gè)系數(shù)對應(yīng)的CSD表示形式。完成的系數(shù)的轉(zhuǎn)換處理后，這里要介紹一下所采用的乘加單元(MAC)。這里的乘加單元(MAC)不同于常規(guī)意義上的乘加單元。它完成了兩次加法和一次乘法操作，這里的乘法操作已經(jīng)轉(zhuǎn)變?yōu)榧臃ㄌ幚?。圖3是乘加單元(MAC)的示意圖。
在不同的小波(5/3和9/7)、不同的變換方式(正向和逆向)中，每一級(jí)提升(lifting)操作對應(yīng)著不同的乘加單元(MAC)。流水線處理中，每一級(jí)輸入端的數(shù)據(jù)同時(shí)輸入到該級(jí)的乘加單元進(jìn)行處理，在輸出端根據(jù)預(yù)定處理方式選擇相應(yīng)結(jié)果進(jìn)行輸出。所有這些控制通過8個(gè)2選1的數(shù)據(jù)選擇器來完成的，如

圖1中所示。
嵌入式數(shù)據(jù)延拓控制單元當(dāng)進(jìn)行小波變換時(shí)，通常需要對要處理的數(shù)據(jù)兩端進(jìn)行延拓處理。圖4給出了傳統(tǒng)的直接數(shù)據(jù)延拓方式，表3給出了5/3小波和9/7小波的數(shù)據(jù)延拓規(guī)則。直接數(shù)據(jù)延拓方式是直接將延拓?cái)?shù)據(jù)增加到待處理一維數(shù)據(jù)的兩端，這樣得到一個(gè)增長了的一維數(shù)據(jù)，然后再對增長了的一維數(shù)據(jù)進(jìn)行小波變換處理。這種延拓方式簡單、直接，但是在硬件實(shí)現(xiàn)時(shí)，這種方式具有嚴(yán)重的缺點(diǎn)。首先，它需要額外存儲(chǔ)單元存儲(chǔ)一維數(shù)據(jù)兩端增加的延拓?cái)?shù)據(jù)；另外，進(jìn)行直接延拓處理還增加了對數(shù)據(jù)存儲(chǔ)單元的訪問次數(shù)；最重要的是在計(jì)算過程中增加了對延拓?cái)?shù)據(jù)的計(jì)算，從而增加了整個(gè)處理過程的計(jì)算量。鑒于直接數(shù)據(jù)延拓方式的諸多缺點(diǎn)，英國人K.C.B.Tan和T.Arslan在其論文“Low power embedded extensionalgorithm for lifting-based discrete wavelet transform in JPEG2000，”ELECTRONICS LETTERS，Vol.37，No.22，pp.1328-1330，Oct.2001中，提出了基于5/3小波的嵌入式數(shù)據(jù)延拓的思想。嵌入式數(shù)據(jù)延拓的主要思想是根據(jù)延拓?cái)?shù)據(jù)關(guān)于起始數(shù)據(jù)和末尾數(shù)據(jù)的對稱性，通過及時(shí)調(diào)整小波變換的計(jì)算過程來達(dá)到等效數(shù)據(jù)延拓處理，它將數(shù)據(jù)延拓過程嵌入到正常的小波變換處理中，因此稱為嵌入式數(shù)據(jù)延拓方式。圖5給出了嵌入式數(shù)據(jù)延拓的原理示意圖?？梢钥闯觯ㄟ^調(diào)整起始端和結(jié)尾端的數(shù)據(jù)計(jì)算過程，就能夠達(dá)到數(shù)據(jù)延拓處理，這種方式只需要增加較少的數(shù)據(jù)操作控制邏輯，但是可以避免數(shù)據(jù)延拓所需要的額外存儲(chǔ)單元，額外的存儲(chǔ)單元的訪問，以及計(jì)算延拓?cái)?shù)據(jù)所需要的計(jì)算過程。從而，減少了硬件設(shè)計(jì)的復(fù)雜度和成本，降低了設(shè)計(jì)結(jié)構(gòu)的功率消耗。
K.C.B.Tan等人給出了5/3小波的嵌入式處理方式，但是沒有對9/7小波的嵌入式延拓方式進(jìn)行論述，并且沒有給出嵌入式數(shù)據(jù)延拓的VLSI實(shí)現(xiàn)結(jié)構(gòu)。本發(fā)明中給出了9/7小波的嵌入式數(shù)據(jù)延拓的實(shí)現(xiàn)算法，同時(shí)結(jié)合本發(fā)明的結(jié)構(gòu)特點(diǎn)，提出一種簡單有效的嵌入式數(shù)據(jù)延拓的VLSI結(jié)構(gòu)。如圖1中的四塊橢圓內(nèi)的結(jié)構(gòu)。
式(1)(2)給出了K.C.B.Tan等人提出的5/3小波的嵌入式延拓算法。式(3)到式(8)給出了本發(fā)明中提出的9/7小波的嵌入式數(shù)據(jù)延拓算法。
y(2n+1)＝-k×y(2n+1)i0≤2n+1≤il-1 (7)y(2n)＝y(tǒng)(2n)/ki0≤2n≤il-1 (8)
其中，x(n)表示待處理的一維數(shù)據(jù)，y(n)為小波處理后的輸出結(jié)果，w(n)為9/7小波變換過程中的中間計(jì)算結(jié)果，i0表示待處理一維數(shù)據(jù)起始索引，il表示待處理一維數(shù)據(jù)結(jié)尾數(shù)據(jù)后面一個(gè)數(shù)據(jù)的索引，α，β，γ和δ分別為9/7小波變換過程中的各級(jí)提升操作中的計(jì)算系數(shù)，k為重規(guī)整化系數(shù)。嵌入式數(shù)據(jù)延拓將原來的數(shù)據(jù)計(jì)算過程分為三個(gè)計(jì)算過程，即正常數(shù)據(jù)計(jì)算過程，起始端數(shù)據(jù)延拓過程和結(jié)尾端數(shù)據(jù)延拓過程。每個(gè)計(jì)算過程對應(yīng)不同的計(jì)算方法。從改進(jìn)后的算法上可以看出，在嵌入式延拓算法中，延拓的處理是將對兩端延拓?cái)?shù)據(jù)的操作映射到對中間等效的數(shù)據(jù)單元的操作來實(shí)現(xiàn)的，這在硬件實(shí)現(xiàn)結(jié)構(gòu)中可以通過簡單的2選1數(shù)據(jù)選擇器來實(shí)現(xiàn)。圖1給出了各級(jí)提升(lifting)處理過程中對應(yīng)的嵌入式數(shù)據(jù)延拓操作。通過采用8個(gè)2選1數(shù)據(jù)選擇器來控制數(shù)據(jù)流的處理過程，從而完成三個(gè)計(jì)算過程。表4給出了三個(gè)過程中，各個(gè)數(shù)據(jù)選擇器的控制情況。控制信號(hào)的產(chǎn)生時(shí)間是根據(jù)要處理的數(shù)據(jù)長度和進(jìn)行的處理方式進(jìn)行控制的。
輸入/輸出端的數(shù)據(jù)控制單元該部分主要是完成輸入端的處理時(shí)序的調(diào)整，輸出數(shù)據(jù)的控制，以及9/7小波變換時(shí)的重規(guī)整化處理或逆向重規(guī)整化處理。
當(dāng)選擇偶索引延拓時(shí)，輸入端的時(shí)序需要進(jìn)行適當(dāng)?shù)恼{(diào)整以滿足連續(xù)流水的小波處理方式，這里通過對奇索引數(shù)據(jù)輸入端增加一級(jí)數(shù)據(jù)延遲來實(shí)現(xiàn)。在數(shù)據(jù)的輸出端需要根據(jù)選擇的小波濾波器，來控制相應(yīng)的數(shù)據(jù)通路的輸出數(shù)據(jù)，這個(gè)控制是通過兩個(gè)2選1數(shù)據(jù)選擇器來實(shí)現(xiàn)的。另外，在進(jìn)行9/7小波變換處理時(shí)，還需要增加重規(guī)整化處理。當(dāng)進(jìn)行正向9/7小波變換時(shí)，在處理數(shù)據(jù)的輸出端增加重規(guī)整化處理，即生成的低頻和高頻系數(shù)分別乘上重規(guī)整化系數(shù)；當(dāng)進(jìn)行逆向9/7小波變換時(shí)，在處理數(shù)據(jù)的輸入端增加逆向重規(guī)整化處理，即輸入的奇偶索引數(shù)據(jù)分別乘以逆向重規(guī)整化系數(shù)；由于重規(guī)整化系數(shù)為常數(shù)，這里采用和提升(lifting)處理中相同的CSD表示方式，把乘法運(yùn)算轉(zhuǎn)變?yōu)榧臃ㄟ\(yùn)算，減少設(shè)計(jì)的復(fù)雜度。這些操作是通過采用四個(gè)2選1的數(shù)據(jù)選擇器和四個(gè)采用加法操作的常系數(shù)乘法器來實(shí)現(xiàn)的。
本發(fā)明結(jié)構(gòu)的性能分析本發(fā)明還對提出的結(jié)構(gòu)進(jìn)行了性能分析，并對處理N×M兩維數(shù)據(jù)塊時(shí)，結(jié)構(gòu)的存儲(chǔ)單元數(shù)量，存儲(chǔ)單元的訪問次數(shù)，結(jié)構(gòu)的數(shù)據(jù)處理能力，以及理論的功耗分析等方面和臺(tái)灣大學(xué)Chung-JrLian等人提出的直接硬件映射結(jié)構(gòu)進(jìn)行了比較，表5給出了具體的比較結(jié)果。其中，L是進(jìn)行小波變換的級(jí)數(shù)；fclk為系統(tǒng)的時(shí)鐘頻率，函數(shù)f為存儲(chǔ)單元的能量消耗與存儲(chǔ)單元尺寸之間的關(guān)系函數(shù)，它主要是由制造工藝所決定?？梢悦黠@看出，本發(fā)明中提出的結(jié)構(gòu)在存儲(chǔ)單元的數(shù)量，存儲(chǔ)單元的訪問次數(shù)，結(jié)構(gòu)的數(shù)據(jù)處理能力，以及理論的功耗分析等方面都有十分顯著的改進(jìn)。
表1各級(jí)提升(lifting)處理對應(yīng)的乘加單元的系數(shù)

表2 9/7小波的乘加單元系數(shù)的CSD編碼表示

表3 5/3和9/7小波在不同索引情況下的數(shù)據(jù)延拓情況

表4嵌入式數(shù)據(jù)延拓過程的控制

表5本發(fā)明結(jié)構(gòu)的性能比較

權(quán)利要求
1.一種高速、可配置的一維5/3和9/7小波變換的VLSI實(shí)現(xiàn)結(jié)構(gòu)。其特征在于數(shù)據(jù)通路是基于流水線操作方式，結(jié)構(gòu)包括基于流水線的多級(jí)提升處理單元，嵌入式數(shù)據(jù)延拓控制單元，輸入/輸出控制單元。
2.根據(jù)權(quán)利要求1所述的VLSI結(jié)構(gòu)，其特征在于基于流水線的多級(jí)提升處理單元中，5/3小波為兩級(jí)提升，9/7小波為4級(jí)提升，每級(jí)提升對應(yīng)著一個(gè)乘加單元，提升處理后分別生成小波變換后的低頻數(shù)據(jù)和高頻數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的VLSI結(jié)構(gòu)，其特征在于上述輸入/輸出控制單元，當(dāng)進(jìn)行正向小波變換時(shí)，(1)如為5/3小波正向變換，數(shù)據(jù)直接輸出；(2)如為9/7小波正向變換，低頻數(shù)據(jù)和高頻數(shù)據(jù)分別乘以規(guī)整化系數(shù)，然后再輸出結(jié)果。
4.根據(jù)權(quán)利要求2所述的VLSI結(jié)構(gòu)，其特征在于上述輸入/輸出控制單元，當(dāng)進(jìn)行逆向小波變換時(shí)，(1)如為5/3小波逆向變換，數(shù)據(jù)直接送入進(jìn)行提升處理；(2)如為9/7小波逆向變換，數(shù)據(jù)首先進(jìn)行逆向重規(guī)整化處理輸入的低頻和高頻系數(shù)分別乘以逆向的重規(guī)整化系數(shù)，然后將逆向重規(guī)整化后的系數(shù)進(jìn)行逆向提升處理；5/3小波對應(yīng)兩級(jí)逆向提升處理，9/7小波對應(yīng)4級(jí)逆向提升處理，每級(jí)提升處理對應(yīng)著一個(gè)乘加單元。
5.根據(jù)權(quán)利要求1所述的VLSI結(jié)構(gòu)，其特征在于所述的嵌入式數(shù)據(jù)延拓控制單元中，對于5/3小波數(shù)據(jù)延拓采用下述算法 對于9/7小波數(shù)據(jù)延拓采用下述算法 y(2n+1)＝-k×y(2n+1) i0≤2n+1≤il-1 (7)y(2n)＝y(tǒng)(2n)/ki0≤2n≤il-1 (8)
6.根據(jù)權(quán)利要求5所述的VLSI結(jié)構(gòu)，其特征在于所述的嵌入式數(shù)據(jù)延拓操作通過采用8個(gè)2選1的數(shù)據(jù)選擇器來實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求4所述的VLSI結(jié)構(gòu)，其特征在于對9/7小波變換的重規(guī)整化處理操作通過四個(gè)2選1的數(shù)據(jù)選擇器和四個(gè)采用加法操作的常系數(shù)乘法器來實(shí)現(xiàn)。
全文摘要
本發(fā)明為一種高速、可配置的一維5/3和9/7小波變換的VLSI實(shí)現(xiàn)結(jié)構(gòu)。其數(shù)據(jù)通路是基于流水線操作方式，它由多級(jí)提升(lifting)處理單元，嵌入式數(shù)據(jù)延拓控制單元，輸入/輸出控制單元組成。嵌入式數(shù)據(jù)延拓控制單元采用改進(jìn)的嵌入式數(shù)據(jù)延拓算法，輸入/輸出控制單元完成了正向/逆向重規(guī)整化操作。本發(fā)明在存儲(chǔ)單元的數(shù)量，存儲(chǔ)單元的訪問次數(shù)，結(jié)構(gòu)的數(shù)據(jù)處理能力，以及理論的功耗分析等方面較現(xiàn)有的技術(shù)都有十分顯著的改進(jìn)。
文檔編號(hào)G06F9/38GK1477498SQ03129688
公開日2004年2月25日 申請日期2003年7月3日 優(yōu)先權(quán)日2003年7月3日
發(fā)明者朱珂, 華林, 周曉方, 章倩苓, 朱 珂 申請人:復(fù)旦大學(xué)