專利名稱：測(cè)試只讀存儲(chǔ)器的電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路卡領(lǐng)域，尤其涉及一種測(cè)試只讀存儲(chǔ)器的電路。
背景技術(shù)：
各類存儲(chǔ)器被廣泛地應(yīng)用于集成電路(IC)卡中。對(duì)存儲(chǔ)器的基本要求是高精度、大容量、低功耗。按功能分，存儲(chǔ)器可分為隨機(jī)存儲(chǔ)器(RAM)及只讀存儲(chǔ)器(ROM)。只讀存儲(chǔ)器又可分為兩大類，掩膜編程ROM及可編程ROM(Programmable Read-Only Memory)。掩膜編程的ROM，其存儲(chǔ)的固定邏輯信息是由生產(chǎn)廠家通過，是刻掩膜版來決定的。它是存儲(chǔ)器中結(jié)構(gòu)最簡單的一種。它的數(shù)據(jù)寫入后就不能用簡單而迅速的方法隨時(shí)更改。因此，在正常工作時(shí)它存儲(chǔ)的數(shù)據(jù)是固定不變的，只能讀出，不能寫入，稱之為只讀存儲(chǔ)器。通常，ROM被用來作為程序存儲(chǔ)器。
在帶CPU的IC卡上開發(fā)了在其中使用的操作系統(tǒng)，為了使和應(yīng)用有關(guān)的問題和IC卡的技術(shù)相隔離，操作系統(tǒng)通常按應(yīng)用來劃分目錄以組織文件，并用密碼保護(hù)對(duì)它們的訪問。認(rèn)真地進(jìn)行相互鑒別，可以方便地增加和更改各應(yīng)用的專門功能，真正地實(shí)現(xiàn)一卡多用。
在帶CPU的IC卡中，ROM是用作片內(nèi)操作系統(tǒng)COS(Chip OperationSystem)程序代碼的載體。因此，檢驗(yàn)ROM內(nèi)固化的COS數(shù)據(jù)是否正確是非常重要的。

發(fā)明內(nèi)容
本實(shí)用新型需要解決的技術(shù)問題是提供了一種測(cè)試只讀存儲(chǔ)器的電路，旨在解決不能檢驗(yàn)ROM內(nèi)固化的COS數(shù)據(jù)是否正確的缺陷。
為了解決上述技術(shù)問題，本實(shí)用新型是通過以下技術(shù)方案實(shí)現(xiàn)的本實(shí)用新型的電路包括只讀存儲(chǔ)器，只讀存儲(chǔ)器控制信號(hào)端，讀只讀存儲(chǔ)器信號(hào)的控制電路，只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路，輸出電路；所述的只讀存儲(chǔ)器控制信號(hào)端與讀只讀存儲(chǔ)器信號(hào)的控制電路的輸入端、只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路的第一輸入端、輸出電路的第一輸入端連接；所述的讀只讀存儲(chǔ)器信號(hào)的控制電路的輸出端將只讀存儲(chǔ)器的讀控制信號(hào)輸出到所述的只讀存儲(chǔ)器的輸入端；所述的只讀存儲(chǔ)器的輸出端將只讀存儲(chǔ)器的數(shù)據(jù)輸出到只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路的第二輸入端；只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路的輸出端將運(yùn)算操作數(shù)輸出到所述的輸出電路的第二輸入端；輸出電路將測(cè)試結(jié)果的數(shù)據(jù)輸出。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是通過檢驗(yàn)ROM內(nèi)固化的COS數(shù)據(jù)是否正確，保證了IC卡的安全使用。


圖1是測(cè)試只讀存儲(chǔ)器的電路的方框圖；圖2是讀只讀存儲(chǔ)器信號(hào)的控制電路的方框圖；圖3是只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路的方框圖；圖4是只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路的電路圖；圖5是輸出電路的方框圖；圖6是測(cè)試只讀存儲(chǔ)器方法的工作流程圖；圖7是只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路中的運(yùn)算流程圖；圖8是測(cè)試只讀存儲(chǔ)器的時(shí)序圖。
其中只讀存儲(chǔ)器1，只讀存儲(chǔ)器控制信號(hào)端2，讀只讀存儲(chǔ)器信號(hào)的控制電路3，只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4，輸出電路5，地址寄存器31，第一多路選擇器32，第一觸發(fā)器33，時(shí)鐘34，與運(yùn)算、縮位異或運(yùn)算電路41，移位運(yùn)算電路42，異或運(yùn)算電路43，第二多路選擇器52，第二觸發(fā)器53。
具體實(shí)施方式
以下結(jié)合附圖與具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述RomTstEn是控制信號(hào)，RomTstRd是ROM的讀控制信號(hào)，RomData是從ROM中讀出的數(shù)據(jù)，SigAna是測(cè)試算法的運(yùn)算操作數(shù)，RomTstOut是數(shù)據(jù)輸出，SigAna[0]是運(yùn)算操作數(shù)第0位的數(shù)據(jù)。
由圖1、圖2、圖3、圖5可見本實(shí)用新型的電路包括只讀存儲(chǔ)器1，只讀存儲(chǔ)器控制信號(hào)端2，讀只讀存儲(chǔ)器信號(hào)的控制電路3，只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4，輸出電路5；所述的只讀存儲(chǔ)器控制信號(hào)端2與讀只讀存儲(chǔ)器信號(hào)的控制電路3的輸入端、只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4的第一輸入端、輸出電路5的第一輸入端連接；所述的讀只讀存儲(chǔ)器信號(hào)的控制電路3的輸出端將只讀存儲(chǔ)器的讀控制信號(hào)輸出到所述的只讀存儲(chǔ)器1的輸入端；所述的只讀存儲(chǔ)器1的輸出端將只讀存儲(chǔ)器的數(shù)據(jù)輸出到只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4的第二輸入端；只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4的輸出端將運(yùn)算操作數(shù)輸出到所述的輸出電路5的第二輸入端；輸出電路5將測(cè)試結(jié)果的數(shù)據(jù)輸出；所述的讀只讀存儲(chǔ)器信號(hào)的控制電路3包括地址寄存器31，第一多路選擇器32，第一觸發(fā)器33，時(shí)鐘34；所述的地址寄存器31和只讀存儲(chǔ)器控制信號(hào)端2分別與第一多路選擇器32的第一、第二輸入端連接；所述的時(shí)鐘34和多路選擇器32的輸出端分別與觸發(fā)器33的第一、第二輸入端連接，所述的觸發(fā)器33的輸出端與只讀存儲(chǔ)器1的輸入端連接，以控制只讀存儲(chǔ)器1的讀信號(hào)；所述的只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4包括時(shí)鐘34，與運(yùn)算、縮位異或運(yùn)算電路41，移位運(yùn)算電路42，異或運(yùn)算電路43；所述的與運(yùn)算、縮位異或運(yùn)算電路41是運(yùn)算操作數(shù)第16位由上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)和運(yùn)算種子數(shù)與操作之后縮位異或而成的電路；所述的移位運(yùn)算電路42是第9位到第15位由上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第10位到第16位移位而成的電路；所述的異或運(yùn)算電路43是第1位到第8位是上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第2位到第9位和當(dāng)前ROM中的數(shù)據(jù)相異或而成的電路；所述的與運(yùn)算、縮位異或運(yùn)算電路41，移位運(yùn)算電路42，異或運(yùn)算電路43在時(shí)鐘34和只讀存儲(chǔ)器控制信號(hào)端2的控制下，輸出運(yùn)算操作數(shù)；所述的輸出電路5包括地址寄存器31，第二多路選擇器52，第二觸發(fā)器53，時(shí)鐘34；所述的地址寄存器31與第二多路選擇器52輸入端連接；所述的第二多路選擇器52輸出端與第二觸發(fā)器53的第一輸入端連接，所述的只讀存儲(chǔ)器控制信號(hào)端2與第二觸發(fā)器53的第二輸入端連接，所述的時(shí)鐘34與第二觸發(fā)器53的第三輸入端連接，以控制將運(yùn)算操作數(shù)第0位的數(shù)據(jù)輸出；所述的地址寄存器31是15位的地址寄存器；由圖4可見由多個(gè)元器件組成的邏輯運(yùn)算電路，以實(shí)現(xiàn)邏輯運(yùn)算。
由圖6、圖7可見本實(shí)用新型的方法是通過以下步驟實(shí)現(xiàn)的通過只讀存儲(chǔ)器控制信號(hào)端由“1’b0”變?yōu)椤?’b1”，以進(jìn)入測(cè)試模式的步驟41；通過讀只讀存儲(chǔ)器信號(hào)的控制電路中的地址寄存器自動(dòng)加1的步驟42；通過讀只讀存儲(chǔ)器中數(shù)據(jù)的步驟43；通過只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路中的運(yùn)算步驟44；通過比較地址寄存器中的最后位是“1’b0”或者“1’b1”，以判別輸出運(yùn)算操作數(shù)45或者回到步驟42；通過串行輸出16位的二進(jìn)制數(shù)，以判別只讀存儲(chǔ)器中數(shù)據(jù)正確的步驟46。
所述的通過只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路中的運(yùn)算步驟44中的運(yùn)算操作數(shù)SigAna＝SigAna[15]nSigAna[148]nSigAna[70]n由三部分組成，是通過以下步驟實(shí)現(xiàn)的SigAna[15]n＝^(SigAnan1 &SigSeed)441SigAna[148]n＝SigAna[159]n-1442SigAna[70]n＝SigAna[81]n-1^RomData 443所述的運(yùn)算操作數(shù)第16位SigAna[15]n是上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)SigAnan-1和運(yùn)算種子數(shù)SigSeed與操作(運(yùn)算符號(hào)為“&”)之后縮位異或(運(yùn)算符號(hào)為“^”)而成；第9位到第15位SigAna[148]n是上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第10位到第16位SigAna[159]n-1移位而成；第1位到第8位SigAna[70]n是上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第2位到第9位SigAna[81]n-1和當(dāng)前ROM中的數(shù)據(jù)RomData相異或(運(yùn)算符號(hào)為“”)得到的值。其中包含下標(biāo)n的數(shù)據(jù)代表當(dāng)前時(shí)鐘周期的數(shù)值，包含下標(biāo)n-1的數(shù)據(jù)代表上一個(gè)時(shí)鐘周期的數(shù)值。
所述的16位二進(jìn)制運(yùn)算操作數(shù)SigAna在初始狀態(tài)時(shí)，為‘16’b0’；所述的運(yùn)算種子數(shù)SigSeed是‘16′b0110 1000 0000 0001’；由圖8可見在測(cè)試期間，RomTstEn保持高電平，當(dāng)測(cè)到3FFF時(shí)RomTstOut發(fā)出啟始位并在下一個(gè)周期開始逐位輸出SigAna，在輸出SigAna時(shí)，RomTstRd轉(zhuǎn)為高電平，當(dāng)輸出完成后RomTstOut自動(dòng)轉(zhuǎn)為高電平，這樣就完成了測(cè)試數(shù)據(jù)輸出的過程。
下面對(duì)本實(shí)用新型的原理作如下描述本實(shí)用新型按照功能可以分為三個(gè)部分首先是讀ROM信號(hào)的控制電路3，主要功能是在自測(cè)試開始時(shí)使ROM1的讀信號(hào)RomTstRd有效，以及當(dāng)ROM1的所有數(shù)據(jù)參與運(yùn)算之后停止繼續(xù)讀ROM1；其次是只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路4，ROM1的每一個(gè)數(shù)據(jù)在這里按照一定的算法參與自測(cè)試的運(yùn)算，最后產(chǎn)生16位的校驗(yàn)碼；最后是運(yùn)算結(jié)果的輸出電路5，主要功能是串行輸出16位的校驗(yàn)碼結(jié)果。三個(gè)部分在時(shí)鐘的驅(qū)動(dòng)下工作，能夠可靠并且快速的完成一次ROM1中所有數(shù)據(jù)的測(cè)試。
讀只讀存儲(chǔ)器信號(hào)的控制電路3包含地址寄存器31，用來控制ROM1的地址。當(dāng)一個(gè)地址的值運(yùn)算完畢后，地址寄存器31自動(dòng)加一。地址寄存器31預(yù)設(shè)15位，比ROM1地址多一位，因此當(dāng)?shù)刂芳拇嫫?1的最高位(RomTestA[14])由0變1時(shí)，表示所有的地址已經(jīng)運(yùn)算完畢，可以輸出結(jié)果。在ROM1測(cè)試時(shí)，控制信號(hào)RomTstEn置高電平，此時(shí)地址寄存器31開始遞增。
在ROM測(cè)試期間，發(fā)出一個(gè)讀控制信號(hào)RomTstRd，說明在此期間內(nèi)運(yùn)算ROM1中的數(shù)據(jù)，此信號(hào)低電平有效，當(dāng)控制信號(hào)RomTstEn＝’1’和地址寄存器31的最高位RomTestA[14]＝’0’兩個(gè)條件同時(shí)滿足時(shí)讀控制信號(hào)RomTstRd置底電平，其它周期為高電平。
RomTstOut用于輸出運(yùn)算后的結(jié)果，它通常保持高電平，測(cè)試完成時(shí)發(fā)出一個(gè)開始位，然后用16個(gè)時(shí)鐘周期輸出結(jié)果，輸出完畢又轉(zhuǎn)為高電平。這個(gè)過程由控制信號(hào)RomTstEn和地址寄存器31控制，RomTstEn在整個(gè)ROM1測(cè)試期間有效，地址寄存器31的低14位是正在計(jì)算的地址，當(dāng)計(jì)算到ROM1最后一個(gè)地址“3FFF”h時(shí)使RomTstOut跳低發(fā)出開始位，在地址“4000”h至“400F”h這16個(gè)時(shí)鐘周期串行輸出測(cè)試結(jié)果，然后變?yōu)楦唠娖健?br> 控制信號(hào)RomTstEn由1’b0變?yōu)?’b1時(shí)，CPU卡進(jìn)入了ROM數(shù)據(jù)測(cè)試的模式，ROM的地址線以及控制信號(hào)轉(zhuǎn)為由本實(shí)用新型的電路提供。
地址寄存器31開始自動(dòng)累加。為了盡可能的保證ROM1中數(shù)據(jù)的正確，把ROM1中的每一個(gè)數(shù)據(jù)都參與測(cè)試，ROM的讀控制信號(hào)RomTstRd必須保證在ROM1的數(shù)據(jù)沒有被全部讀出之前保持有效。這里把地址寄存器31的地址線增加了一位，并用最高位來參與控制ROM1的讀信號(hào)。當(dāng)RomTestA[14]由1’b0變?yōu)?’b1時(shí)，表明“0～3FFF”h即16K的地址中的數(shù)據(jù)已經(jīng)全部讀出。
數(shù)據(jù)讀出后，要參與運(yùn)算。算法中包含一個(gè)運(yùn)算種子數(shù)SigSeed，運(yùn)算種子數(shù)的選取以及算法本身能夠使ROM1中的數(shù)據(jù)無論發(fā)生怎樣的錯(cuò)誤，都會(huì)盡可能的產(chǎn)生與正確的16位校驗(yàn)碼不同的結(jié)果。算法的本質(zhì)是通過增加數(shù)據(jù)的冗余量，產(chǎn)生校驗(yàn)碼。如果要檢驗(yàn)數(shù)據(jù)是否正確，只需采用相同的校驗(yàn)算法，判斷得到的校驗(yàn)碼是否相同。
ROM1的容量是16K，但是最后得到的校驗(yàn)碼只有16位，在16位數(shù)字之中涵蓋ROM1所有出錯(cuò)的可能性是無法實(shí)現(xiàn)的。但是ROM1中90％的情況下，是只有一個(gè)或者幾個(gè)數(shù)據(jù)出錯(cuò)，而并非大塊的數(shù)據(jù)產(chǎn)生錯(cuò)誤。在這個(gè)算法中，S1gSeed的選取就考慮到了這個(gè)問題。SigSeed與算法配合，能夠涵蓋90％可能出現(xiàn)的ROM1的數(shù)據(jù)錯(cuò)誤。盡可能的使錯(cuò)誤在16位的校驗(yàn)碼中有所反映，達(dá)到最優(yōu)的ROM1自測(cè)試的效率。誤判率是評(píng)價(jià)算法糾錯(cuò)能力的一個(gè)指標(biāo)，如果單純追求算法的糾錯(cuò)能力，誤判率可以達(dá)到比較低的數(shù)值，但是會(huì)使自測(cè)試的速度大大降低；而如果單純追求運(yùn)算的速度，自測(cè)試的速度加快的同時(shí)，也可能導(dǎo)致誤判的概率比較高。所以效率才是關(guān)鍵。本算法平衡考慮了可靠性與速度，有比較高的效率。
在所有的數(shù)據(jù)參與運(yùn)算并得到16位的校驗(yàn)碼之后，運(yùn)算操作數(shù)SigAna中的數(shù)據(jù)通過RomTstOut串行輸出，至此完成了一次16K ROM的測(cè)試。
ROM1測(cè)試的核心功能是檢測(cè)ROM1中數(shù)據(jù)的正確與否，因此含有一個(gè)算法，把每一個(gè)地址的數(shù)據(jù)加以邏輯運(yùn)算，最后得到一個(gè)16位的數(shù)，放在運(yùn)算操作數(shù)SigAna中。在初始狀態(tài)操作數(shù)SigAna為‘0’，當(dāng)控制信號(hào)RomTstEn＝‘1’開始測(cè)試后，產(chǎn)生新的SigAna值，由3部分構(gòu)成，SigAna[15]是把上一個(gè)時(shí)鐘周期產(chǎn)生的SigAna和SigSeed與操作之后縮位異或而成，SigAna[148]是上一個(gè)時(shí)鐘周期產(chǎn)生的SigAna[159]移位而成，SigAna[70]是上一個(gè)時(shí)鐘周期產(chǎn)生的SigAna[81]和當(dāng)前RomData相異或得到的值。計(jì)算完畢后再用下一個(gè)RomData來產(chǎn)生下一個(gè)SigAna值。這樣循環(huán)計(jì)算，直至ROM1中的每一個(gè)數(shù)運(yùn)算完畢，得到一個(gè)16位的結(jié)果。因此，利用這種方法可以檢測(cè)ROM1中是否存在錯(cuò)誤數(shù)據(jù)。
權(quán)利要求1.一種測(cè)試只讀存儲(chǔ)器的電路，包括只讀存儲(chǔ)器(1)，其特征在于還包括只讀存儲(chǔ)器控制信號(hào)端(2)，讀只讀存儲(chǔ)器信號(hào)的控制電路(3)，只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)，輸出電路(5)；所述的只讀存儲(chǔ)器控制信號(hào)端(2)與讀只讀存儲(chǔ)器信號(hào)的控制電路(3)的輸入端、只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)的第一輸入端、輸出電路(5)的第一輸入端連接；所述的讀只讀存儲(chǔ)器信號(hào)的控制電路(3)的輸出端將只讀存儲(chǔ)器的讀控制信號(hào)輸出到所述的只讀存儲(chǔ)器(1)的輸入端；所述的只讀存儲(chǔ)器(1)的輸出端將只讀存儲(chǔ)器的數(shù)據(jù)輸出到只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)的第二輸入端；只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)的輸出端將運(yùn)算操作數(shù)輸出到所述的輸出電路(5)的第二輸入端；輸出電路(5)將測(cè)試結(jié)果的數(shù)據(jù)輸出。
2.根據(jù)權(quán)利要求1所述的一種測(cè)試只讀存儲(chǔ)器的電路，其特征在于所述的讀只讀存儲(chǔ)器信號(hào)的控制電路(3)包括地址寄存器(31)，第一多路選擇器(32)，第一觸發(fā)器(33)，時(shí)鐘(34)；所述的地址寄存器(31)和只讀存儲(chǔ)器控制信號(hào)端(2)分別與多路選擇器(32)的第一、第二輸入端連接；所述的時(shí)鐘(34)和多路選擇器(32)的輸出端分別與觸發(fā)器(33)的第一、第二輸入端連接，所述的觸發(fā)器(33)的輸出端與只讀存儲(chǔ)器(1)的輸入端連接，以控制只讀存儲(chǔ)器(1)的讀信號(hào)。
3.根據(jù)權(quán)利要求1所述的一種測(cè)試只讀存儲(chǔ)器的電路，其特征在于所述的只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)包括時(shí)鐘(34)，與運(yùn)算、縮位異或運(yùn)算電路(41)，移位運(yùn)算電路(42)，異或運(yùn)算電路(43)；所述的與運(yùn)算、縮位異或運(yùn)算電路(41)是運(yùn)算操作數(shù)第16位由上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)和運(yùn)算種子數(shù)與操作之后縮位異或而成的電路；所述的移位運(yùn)算電路(42)是第9位到第15位由上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第10位到第16位移位而成的電路；所述的異或運(yùn)算電路(43)是第1位到第8位是上一個(gè)時(shí)鐘周期的運(yùn)算操作數(shù)第2位到第9位和當(dāng)前只讀存儲(chǔ)器(1)中的數(shù)據(jù)相異或而成的電路；所述的與運(yùn)算、縮位異或運(yùn)算電路(41)，移位運(yùn)算電路(42)，異或運(yùn)算電路(43)在時(shí)鐘(34)和只讀存儲(chǔ)器控制信號(hào)端(2)的控制下，輸出運(yùn)算操作數(shù)。
4.根據(jù)權(quán)利要求1所述的一種測(cè)試只讀存儲(chǔ)器的電路，其特征在于所述的輸出電路(5)包括地址寄存器(31)，第二多路選擇器(52)，第二觸發(fā)器(53)，時(shí)鐘(34)；所述的地址寄存器(31)與第二多路選擇器(52)輸入端連接；所述的第二多路選擇器(52)輸出端與第二觸發(fā)器(53)的第一輸入端連接，所述的只讀存儲(chǔ)器控制信號(hào)端(2)與第二觸發(fā)器(53)的第二輸入端連接，所述的時(shí)鐘(34)與第二觸發(fā)器(53)的第三輸入端連接，以控制將運(yùn)算操作數(shù)第0位的數(shù)據(jù)輸出。
5.根據(jù)權(quán)利要求2所述的一種測(cè)試只讀存儲(chǔ)器的電路，其特征在于所述的地址寄存器(31)是15位的地址寄存器。
專利摘要本實(shí)用新型涉及一種測(cè)試只讀存儲(chǔ)器的電路，通過只讀存儲(chǔ)器控制信號(hào)端(2)，讀只讀存儲(chǔ)器信號(hào)的控制電路(3)，只讀存儲(chǔ)器數(shù)據(jù)運(yùn)算電路(4)和輸出電路(5)對(duì)只讀存儲(chǔ)器(1)的測(cè)試以及對(duì)測(cè)試結(jié)果的數(shù)據(jù)輸出的判斷，以檢驗(yàn)只讀存儲(chǔ)器(1)內(nèi)固化的COS(片內(nèi)操作系統(tǒng))數(shù)據(jù)是否正確，保證了IC卡的安全使用。
文檔編號(hào)G06F11/14GK2615770SQ03231629
公開日2004年5月12日 申請(qǐng)日期2003年5月30日 優(yōu)先權(quán)日2003年5月30日
發(fā)明者尚為兵, 孫恩強(qiáng), 印義言 申請(qǐng)人:上海華園微電子技術(shù)有限公司