專利名稱：用于修復(fù)集成電路設(shè)計缺陷的備用單元結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及修理集成電路的方法和裝置。特別地，本發(fā)明涉及備用單元結(jié)構(gòu)及其在集成邏輯電路中的放置和連接。
背景技術(shù)：
雖然已有多種工具和技術(shù)可在新的集成電路(IC)設(shè)計交付到生產(chǎn)線上進行批量生產(chǎn)之前對其進行檢查和驗證，但是仍有些設(shè)計缺陷到設(shè)計被完全實施、制造以及在晶片和/或模塊層次測試后才能檢測出來。在存儲和邏輯電路中，冗余可構(gòu)建在其設(shè)計里，這樣備用單元就可用于修理目的。一旦驗證出設(shè)計缺陷，就不得不將其隔離并替換，或者以不同的方式或途徑連接。該隔離一般采用一聚焦離子束(FIB)來實現(xiàn)，所述的聚焦離子束(FIB)通過離子射濺切斷與缺陷單元的連接。通過增加反應(yīng)氣體和調(diào)節(jié)操作參數(shù)，還可以進行導(dǎo)體材料的離子誘導(dǎo)沉積。這使得芯片設(shè)計者們能以較高的效費比在金屬層改變設(shè)計之前評估修改的結(jié)果，因為設(shè)計者們可以在生成一新的金屬層之前用聚焦離子束(FIB)設(shè)備來證實這一修改。
替換以通常分散在集成電路中的備用單元的形式出現(xiàn)。修理邏輯電路中這種設(shè)計缺陷的常用方法是將冗余邏輯門，如“與”門和“或”門分散在電路周圍作為替換。只要被替換的有缺陷電路元件也是簡單的“與”門或者“或”門，就可采用這種方法。當(dāng)替換單元需用于較復(fù)雜的邏輯功能時，就變得復(fù)雜了。例如，為了替換一個異或功能，就需要將兩個“與”門和一個“或”門連接在一起的替換單元。然而，因為簡單的邏輯門一般都是單獨分散在電路周圍，所以將它們連起來的接線就會非常曲折。而且，當(dāng)越來越多的元件被封裝在越來越小的芯片空間中，就越難找到走線路徑以將這些簡單的替換門接在一起而形成一更高級的門，并且越難使缺陷邏輯的輸入和輸出改道。另一種方法是將一完整的邏輯功能程序庫分散在整個電路中。但是，這不是一個高效費比的方案，因為程序庫中僅有少量功能會被用到，而大部分功能將被閑置。
更通用的方案提倡利用多個可配置邏輯塊。例如，Wong等人的美國專利6,255,845號揭示了一個或多個變極器與一個可配置邏輯塊，如多路轉(zhuǎn)換器的組合，以形成一可以配置的備用單元以執(zhí)行多種不同邏輯功能。最初，變極器的輸入和輸出與可配置邏輯塊不以任何特定方式連接在一起。在其處于備用狀態(tài)時，備用單元中所有電路的輸入都連接到集成電路(IC)的一參考電壓上，如Vcc或Vss。為使用備用單元，一個或多個連接在參考電壓的輸入被切斷，輸入和輸出有選擇地相互連接，和/或與芯片中預(yù)定義邏輯電路的信號和元件連接。Wong等人的揭示有助于減少所需的備用單元數(shù)量，同樣也可以減少為形成高級門所需的連接數(shù)量。然而，在有些情況下，需要尋找走線通道將變極器橋接在再配置邏輯塊上，以及，如有必要，從再配置邏輯塊接到觸發(fā)器。由于大部分集成電路(IC)芯片都采用密集的電路使得難以找到走線通道，并且由于采用FIB進行電連接是一個較慢的過程，所以本發(fā)明的目的是提供無需激活很多內(nèi)部連接的備用單元結(jié)構(gòu)。Wong等人的專利中所闡述的備用單元邏輯沒有考慮用于任何邏輯方程的走線通道，而這可由備用單元來實現(xiàn)。
IC布線工程師面臨的另一個重要的問題是需要有一平衡的時鐘樹以此來保證同步邏輯。然而，通過不確定長度的走線通道將多個觸發(fā)器的時鐘針腳連接到現(xiàn)有時鐘樹上的需求會很容易破壞精密的時鐘樹。因此，本發(fā)明的另一個目的就是提供一種備用單元結(jié)構(gòu)，這種備用單元結(jié)構(gòu)不會擾亂預(yù)設(shè)的平衡時鐘樹。

發(fā)明內(nèi)容
上述目的通過可配置組合網(wǎng)絡(luò)(CCN)形式的備用單元而實現(xiàn)，可配置組合網(wǎng)絡(luò)(CCN)策略性地放置在專用IC中以作為備用單元。通過金屬層的修改將電源或接地連接到特定的位置上，以對這種備用單元進行配置以執(zhí)行多種積和邏輯功能(例如“異或”(XOR)，“非或”(NOR)或者更復(fù)雜的邏輯功能)，而無需額外的變極器。供給CCN的輸入總線有兩種功能性輸入總線和方程輸入總線；每路總線具有不同的功能。CCN的輸出與D觸發(fā)器(DFF)連接，其時鐘針腳連接在預(yù)定義的時鐘樹上。功能性輸入總線承載用于CCN的數(shù)據(jù)，而方程輸入總線承載規(guī)定CCN功能的配置控制信號。
為便于有效的FIB修理，(在集成電路設(shè)計階段)備用單元CCN和D觸發(fā)器都放置在邏輯區(qū)域附近，這個區(qū)域被認(rèn)為缺陷單元的替換可能性非常高。一備用單元與附近邏輯區(qū)域的連接路徑是保證自動替換接線在所需邏輯區(qū)域的附近，這樣CCN的激活不會擾亂精確平衡的時鐘樹。


圖1是本發(fā)明備用單元一較佳實施例的邏輯電路圖表，其形式為可配置組合網(wǎng)絡(luò)(CCN)以及相關(guān)的D觸發(fā)器(DFF)。
圖2是一框圖，示出了不用D觸發(fā)器而將備用單元與預(yù)定義邏輯區(qū)域連接的一種方法。
圖3是一框圖，示出了用D觸發(fā)器將備用單元與預(yù)定義邏輯區(qū)域連接的另一種方法。
具體實施例方式
在本發(fā)明的較佳實施例中，如圖1所示，備用單元11由多個具有第一和第二輸入的“或”門組成，作為用于第一和第二功能輸入端FIN1 10和FIN2 12以及方程輸入總線端子EqIN14的輸入門，該方程輸入總線端子EqIN 14負(fù)載一第一方程輸入信號線EQIN
、一第二方程輸入信號線EQIN[1]、一第三方程輸入信號線EQIN[2]、一第四方程輸入線EQIN[3]、一第五方程輸入線EQIN[4]、一第六方程輸入線EQIN[5]、一第七方程輸入線EQIN[6]和一第八方程輸入信號線EQIN[7]。方程輸入線EQIN[7:0]由第一組八個變極器13進行“非”運算，每個變極器對應(yīng)一根方程輸入線。第一功能輸入端10與第一的第二“或”門16、24的第一輸入端以及第二變極器44的輸入端連接。第二變極器44的輸出與第三和第四“或”門18、26的第一輸入連接。第二功能輸入端12與第五和第六“或”門20、28的第一輸入端以及第三變極器46的輸入端連接。第三變極器的輸出端與第七和第八“或”門22、30的第一輸入端連接。第一方程輸入信號線EQIN
與第一“或”門16的第二輸入端連接。第二方程輸入信號線EQIN[1]與第三“或”門18的第二輸入端連接。第三方程輸入信號線EQIN[2]與第五“或”門20的第二輸入端連接。第四方程輸入信號線EQIN[3]與第七“或”門22的第二輸入端連接。第五方程輸入信號線EQIN[4]與第二“或”門24的第二輸入端連接。第六方程輸入信號線EQIN[5]與第四“或”門26的第二輸入端連接。第七方程輸入信號線EQIN[6]與第六“或”門28的第二輸入端連接。第八方程輸入信號線EQIN[7]與第八“或”門30的第二輸入端連接。前四個方程輸入信號線EQIN[3:0]還與第一個4-輸入端“與非”門15連接，后四個方程輸入信號線EQIN[7:4]還與第二個4-輸入端“與非”門17連接。第一、第三、第五和第七個二輸入“或”門16、18、20、22的輸出，以及第一個4-輸入端“與非”門15的輸出端都與第一個5-輸入端“與”門32連接。第二、第四、第六和第八個“或”門24、26、28、30的輸出端，以及第二個4-輸入端“與非”門17的輸出端都與第二個五輸入“與”門34連接。第一、第二個5-輸入端“與”門32、34的輸出端和第九個2-輸入端“或”門36的輸入端連接。在輸出端需要D觸發(fā)器的應(yīng)用中，第九個2-輸入端“或”門36的輸出端將與D觸發(fā)器38的輸入端連接。在可能需要缺陷修復(fù)的預(yù)定義邏輯區(qū)域中，D觸發(fā)器38的時鐘針腳與現(xiàn)有的時鐘樹連接。D觸發(fā)器搜索數(shù)據(jù)輸入針腳可以與預(yù)定義邏輯的邏輯搜索鏈連接。
本發(fā)明的強項之一在于可配置組合網(wǎng)絡(luò)CCN遵循給定公式，這將在以下實例中描述，其中，替換需要一唯一的“或”(“異或”XOR)門?！爱惢颉遍T的邏輯方程表達式可表述如下
OUT=(FIN1FIN2‾)+(FIN1‾FIN2)]]>如下所示，以上方程式轉(zhuǎn)換成可配置組合網(wǎng)絡(luò)CCN方程式OUT
=(FIN2‾+EQIN‾[7])·(FIN2+EQIN‾[6])·(FIN1‾+EQIN‾[5])·]]>(FIN1+EQIN‾[4])·(EQIN[7]+EQIN[6]+EQIN[5]+EQIN[4])]]>+(FIN1‾+EQIN‾[3])·(FIN2+EQIN‾[2])·]]>(FIN1‾+EQIN‾[1])·(FIN1+EQIN‾
)·]]>(EQIN[3]+EQIN[2]+EQIN[1]+EQIN
)]]>這表示第一、第二個5-輸入端“與”門32和34的輸出分別必須為 和 為了產(chǎn)生這樣的輸出，第一個5-輸入端“與”門32的輸入端應(yīng)該是FIN1和 以及3個1，而第二個5-輸入端“與”門34的輸入端應(yīng)該是 和FIN2以及3個1。為了使輸入第一個5-輸入端“與”門32的是FIN1而非 第一個2一輸入端“或”門16的方程輸入EOIN
必須是‘0’，第三個2-輸入端“或”門18的方程輸入EQIN[1]必須是‘1’。出于同樣的原因，為了使輸入第一個5-輸入端“與”門32的是 而非FIN2，第五個2一輸入端“或”門20的方程輸入EQIN[2]必須是‘1’，第七個2一輸入端“或”門18的方程輸入EQIN[3]必須是‘0’。由于四個方程輸入信號線中至少一個是1，所以第一個4-輸入端“與非”門15的輸出必將是1。為了在第二個5-輸入端“與”門34的輸出上提供 其輸入必須包括一個 一個FIN2和三個1，這可以通過向第二個2-輸入端“或”門24的方程輸入EQIN[4]發(fā)送一個‘1’，向第四個“或”門26的方程輸入EQIN[5]發(fā)送一個‘0’，向第六個“或”門28的方程輸入EQIN[6]發(fā)送一個‘0’，以及向第二八個“或”門30的方程輸入EQIN[7]發(fā)送一個‘1’來實現(xiàn)。因為四個方程輸入信號線中至少一個是1，所以第二個4-輸入端“與非”門17的輸出也必將是1。所以，概括的說，為了把CCN配置成一“異或”門，并且考慮到第一變極器13，八個2-輸入端“或”門[7:0]的方程輸入處的信號必須具有以下順序0110 1001。
第一個和第二個2-輸入端“與非”門15、17對產(chǎn)生類似“與”和“非”的簡單功能是有用的。例如，為了將CCN轉(zhuǎn)換成一簡單的“與”門，所采用的公式是OUT＝FIN1·FIN2在方程輸入信號線EQIN[7:0]處產(chǎn)生的信號將是00000101。EQIN[7:4]的四個1確保一個0從第二個4-輸入端“與非”門17輸出，反過來也確保一個0從第二個5-輸入端“與”門34輸出。
這些用于方程輸入的方程輸入信號14能夠在缺陷單元的替換過程中產(chǎn)生，即采用FIB系統(tǒng)將總線中第二、第三、第五和第八線路連接在電源上，并將其余線路接地。為了進一步最小化FIB修理或金屬層再生，可以將輸入總線與預(yù)定義邏輯的具有特殊功能寄存器連接，這種寄存器能以任何串行或并行的方式，如掃描(SCAN)、邊界掃描技術(shù)(JTAG)和軟件用戶界面，加載特殊的八位二進制數(shù)。
在如今高度模塊化的集成電路中，常見的微控制器可能包括一處理器核心、一存儲模塊、一外部總線界面、程序塊、內(nèi)部總線、多個定時模塊，以及各種串行和并行外圍模塊，例如通用同步異步收發(fā)器(USART)，通用串行總線架構(gòu)(USB)和并行總線架構(gòu)。這些模塊通常處于不同的開發(fā)階段。有些模塊設(shè)計在各種電路中被重復(fù)使用，因此對缺陷單元替換的需求較少，而有些電路則剛研發(fā)出來第一次被應(yīng)用，需要缺陷修復(fù)的機會就多些。因此，戰(zhàn)略性地在后一種類型模塊附近放置一些備用單元將顯著減小走線距離并提高缺陷修復(fù)效率。然而，現(xiàn)有的布局-走線工具傾向于隨機放置未連接的備用單元，并且所有輸入都接地。萬一需要金屬層修理，布局-走線工程師不得不去尋找走線路徑。本發(fā)明獨特的輸入分離方式可以使設(shè)計者無需修改預(yù)定義功能，就可以將備用單元的功能輸入連接到缺陷單元替換高發(fā)區(qū)域，同時還能保持方程輸入接地。用這種方法，在缺陷單元替換可能性最大的區(qū)域附近，布局-走線工具可以自動地替換備用單元。
圖2示出了一集成電路芯片60，這種芯片包括多個外圍功能模塊，如通用同步異步收發(fā)器(USART)62、通用串行總線架構(gòu)(USB)64和串行外圍接口(SPI)66。一旦確認(rèn)USB64是一個非?？赡苄枰毕輪卧鎿Q的模塊，那么在設(shè)計階段，備用單元的功能輸入68將與USB64邏輯區(qū)域的已有的功能信號(連續(xù)的或組合的門輸出)連接，這個邏輯區(qū)域需要缺陷單元替換的可能性最高。因此，不僅具有用于功能輸入68的預(yù)設(shè)走線路徑可以用來缺陷單元的替換，而且布局-走線工具也可以自動地將CCN 72靠近USB 64模塊放置，以此減小用于CCN 72輸出的走線路徑距離。
如圖3所示，對于缺陷單元的替換要求輸出由一D觸發(fā)器產(chǎn)生，另一種連接也是可能的。在圖3中，備用門單元80中D觸發(fā)器84的時鐘針腳74可以與USB64備用狀態(tài)中的時鐘樹82的一個分支連接，因此，當(dāng)需要替換缺陷單元時，省去了可能產(chǎn)生時鐘樹不平衡的連接時鐘針腳的需要。而且，由于時鐘針腳的連接74迫使布局-走線工具把D觸發(fā)器84設(shè)置在緊靠芯片區(qū)域，即缺陷單元替換可能性高的區(qū)域，以及因為CCN 86的輸出與D觸發(fā)器84連接，所以功能輸入76位于缺陷單元替換區(qū)域，從而減小了功能輸入76可能的走線距離。
雖然在前述段落中僅介紹了一種可配置組合邏輯的實施方案，但是在本領(lǐng)域普通技術(shù)人員在閱讀了本發(fā)明的揭示之后，很容易意識到，采用簡單的組合邏輯單元，還有其它方法來實現(xiàn)積之和邏輯功能。可以將多個CCN連接在一起以形成單個備用門單元。
權(quán)利要求
1.一具有多個互連邏輯單元的集成電路，大致包括至少一缺陷邏輯單元，多個分散在所述集成電路中用于替換所述缺陷單元的備用單元，各所述備用單元包括一可配置組合網(wǎng)絡(luò)(CCN)，執(zhí)行任一多個積和邏輯功能，所述CCN具有多個的方程輸入端，所述方程輸入端接收使CCN配置成可執(zhí)行一個或多個規(guī)定邏輯功能的多個控制信號，多個功能輸入端和一個或多個輸出端有選擇地連接在集成電路中以替換缺陷單元，以在所述功能輸入端接受來自所述集成電路的不同數(shù)據(jù)的信號并且向所述集成電路輸出根據(jù)所述數(shù)據(jù)信號所執(zhí)行規(guī)定邏輯功能的結(jié)果。
2.如權(quán)利要求1所述的備用門單元，其特征在于，各所述備用單元還包括一D觸發(fā)器，所述CCN的一輸出端連接到所述D觸發(fā)器的一輸入端上，所述D觸發(fā)器的一輸出端選擇性地與所述集成電路連接。
3.如權(quán)利要求2所述的備用門單元，其特征在于，所述D觸發(fā)器的一時鐘針腳選擇性地與所述集成電路一個區(qū)域中已有時鐘樹連接，所述區(qū)域被確定為需要替換缺陷單元可能性較高。
4.如權(quán)利要求2所述的備用門單元，其特征在于，所述D觸發(fā)器的一掃描數(shù)據(jù)的輸入針腳選擇性地與所述集成電路的一區(qū)域中已有的時鐘樹連接，所述區(qū)域被確定為需要替換缺陷單元的可能性較高。
5.如權(quán)利要求1所述的備用門單元，其特征在于，所述多個功能性輸入端在備用狀態(tài)下至少有一個連接到所述集成電路的一區(qū)域中，所述區(qū)域被確定為需要替換缺陷單元的可能性較高。
6.如權(quán)利要求5所述的備用門單元，其特征在于，所述備用單元的一D觸發(fā)器連接到所述集成電路的相同區(qū)域的時鐘樹上以作為所述功能性輸入端。
7.如權(quán)利要求1所述的備用門單元，其特征在于，當(dāng)所述CCN處在備用狀態(tài)時，所述方程輸入端都可任意連接在電源端上或者電源接地端上，以及，當(dāng)所述CCN處在激活狀態(tài)時，通過金屬層修理，所述方程輸入端可選擇地連接在電源輸入端上，從而將所述CCN轉(zhuǎn)化成一特定的組合網(wǎng)絡(luò)。
8.如權(quán)利要求1所述的備用門單元，其特征在于，所述方程輸入端都連接在一寄存器上，通過存儲在所述寄存器中的一個值確定所述CCN的邏輯功能，可通過串行或并行的方式訪問所述寄存器。
9.如權(quán)利要求1所述的備用門單元，其特征在于，所述CCN包括一第一、第二、第三、第四、第五、第六、第七和第八2-輸入端“或”門，各所述二輸入端“或”門都有一第一和一第二輸入端以及一輸出端，還包括一第一和第二4-輸入端“與非”門，各所述4-輸入端“與非”門都有四個輸入端和一個輸出端，所述第一“或”門的所述第一輸入端連接在一第一功能輸入端上，所述第二“或”門的所述第一輸入端連接在所述第一功能輸入端的補充部分上，所述第三“或”門的所述第一輸入端連接在第二功能輸入端上，所述第四“或”門的所述第一輸入端連接在所述第二功能輸入端的補充部分上，所述第五“或”門的第一輸入端連接在所述第一功能輸入端上，所述第六“或”門的所述第一輸入端連接在所述第一功能輸入端的補充部分上，所述第七“或”門的所述第一輸入端連接在所述第二功能輸入端上，所述第八“或”門的所述第一輸入端連接在所述第二功能輸入端的補充部分上，第一、第二、第三、第四、第五、第六、第七和第八“或”門的第二輸入端連接到第一、第二、第三、第四、第五、第六、第七和第八方程輸入信號線上，所述各信號線通過一變極器連接在所述方程輸入端之一上，所述第一、第二、第三和第四方程輸入信號線連接在所述第一4-輸入端“與非”門上，所述第五、第六、第七和第八方程輸入信號線連接在所述第二4-輸入端“與非”門輸入端上，所述第一、第二、第三和第四2-輸入端“或”門和所述第一4-輸入端“或”門的輸出都連接在一第一5-輸入端“與”門上，所述第五、第六、第七和第八“或”門的輸出和所述4-輸入“或”門的輸出端都連接在一第二5-輸入端“與”門上，各所述第一和第二5-輸入“與”門都有五個輸入端和單一輸出端，所述第一和第二5-輸入端“與”門的每個輸出端都連接在具有兩個輸入端和一個輸出端的第九2-輸入端“或”門上，所述第九“與”門的所述輸出端連接在所述CCN的所述輸出端上，由于所選擇的方程輸入端與所述電源的連接，所述CCN在功能輸入端上執(zhí)行一規(guī)定的積和組合邏輯操作，并在所述CCN的所述輸出端輸出所述結(jié)果。
10.在一集成電路中，替換一缺陷邏輯單元的方法，包括驗證一集成電路中至少一個可能需要缺陷單元替換的區(qū)域；將具有可配置組合網(wǎng)絡(luò)的備用單元放置在可能需要替換缺陷單元的各區(qū)域中；把所述可配置組合網(wǎng)絡(luò)的任一功能輸入端連接在可能需要替換缺陷單元的邏輯區(qū)域中的任一已存的功能信號上；以及只要需要替換缺陷單元，就可配置并激活所述備用單元。
11.如權(quán)利要求10所述的方法，其特征在于，還包括使缺陷單元無效。
12.如權(quán)利要求10所述的方法，其特征在于，所述激活步驟是通過修改金屬層來實現(xiàn)的。
13.如權(quán)利要求11所述的方法，其特征在于，無效步驟通過金屬層修改而實現(xiàn)。
14.如權(quán)利要求10所述的方法，其特征在于，所述備用單元還包括一D觸發(fā)器。
15.如權(quán)利要求14所述的方法，其特征在于，還包括把所述D觸發(fā)器的時鐘針腳連接在可能需要替換缺陷單元區(qū)域中現(xiàn)有的時鐘樹上，當(dāng)D觸發(fā)器處于備用狀態(tài)時進行所述連接。
全文摘要
一完全自足配置備用門單元(11)，具有兩種類型的輸入功能輸入總線(FIN；10，12；68；76)和方程輸入總線(EQ.IN；70；78)，通過判定方程輸入總線上的某些信號，備用門單元可轉(zhuǎn)化成任一積和操作器。備用單元還可包括一D觸發(fā)器(38、84)。在備用狀態(tài)中，功能輸入總線與對缺陷修復(fù)有較高需求的預(yù)定義邏輯區(qū)域(64)連接。因此，在芯片設(shè)計的布局－走線(place－and－route)階段，備用單元被自動的放置在靠近缺陷－修復(fù)區(qū)域，這樣可以減少查找走線通道的需求。
文檔編號G06F11/20GK1714508SQ03825682
公開日2005年12月28日 申請日期2003年9月17日 優(yōu)先權(quán)日2002年10月25日
發(fā)明者A·韋爾涅 申請人:愛特梅爾股份有限公司