專利名稱：用于金融稅控收款機的磁卡數(shù)據(jù)讀取電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種用于金融稅控收款機的磁卡數(shù)據(jù)讀取電路，即涉及一種應(yīng)用金融稅控收款機的滿足簡單、低價要求的磁卡數(shù)據(jù)讀取電路。
背景技術(shù)：
在現(xiàn)有技術(shù)中，金融行業(yè)、稅控產(chǎn)品行業(yè)以及其它使用磁卡電路組成較復(fù)雜，其成本較高，目前，應(yīng)用于金融行業(yè)，稅控產(chǎn)品行業(yè)以及其它使用磁卡的行業(yè)都處于一種高度競爭的狀態(tài)，客戶對產(chǎn)品質(zhì)量的要求越來越高，因此對電路設(shè)計的要求就向簡單、穩(wěn)定方向發(fā)展，而客戶對產(chǎn)品價格的要求又促使電路設(shè)計成本向采購容易、價格低廉方向發(fā)展，因而需要對現(xiàn)有的磁卡數(shù)據(jù)讀取電路進行改進。

發(fā)明內(nèi)容
本實用新型的目的在于將磁頭讀取的微弱電信號轉(zhuǎn)換為CPU電路能夠識別的計數(shù)脈沖信號，實現(xiàn)簡單、穩(wěn)定、低價、通用的目的。
為了達到上述目的，本實用新型提供了如下的技術(shù)方案設(shè)計一種用于金融稅控收款機的磁卡數(shù)據(jù)讀取電路，該電路的磁卡數(shù)據(jù)讀取電路由兩個分別處理各個磁道之數(shù)據(jù)信號的連接方式相同的電路并聯(lián)組成，第一路信號由第一級運算放大器U16A輸入端U16-2與磁卡讀卡頭相連，其輸出端U16-1與第二級運算放大器U16B的輸入端U16-6相連，第二級運算放大器的輸出端U16-7與第三級運算放大器U11的輸入端U11-5相連，第三級運算放大器的輸出端U11-7與異或門芯片U13的第一級輸入端U13-1相連，其輸出端U13-3與異或門芯片的第二級輸入端U13-5相連，其輸出端U13-6直接連到CPU電路，第二路信號由第一級運算放大器U16C輸入端U16-9與磁卡讀卡頭相連，輸出端U16-11與第二級運算放大器U16D的輸入端U16-13相連，第二級運算放大器的輸出端U16-14與第三級運算放大器U11的輸入端U11-3相連，第三級運算放大器的輸出端U11-1與異或門芯片U13的第一級輸入端U13-9相連，其輸出端U13-8與異或門芯片的第二級輸入端U13-13相連，其輸出端U13-11直接連到CPU電路。簡而言之，該電路由兩個運算放大芯片和一個異或門芯片組成，是一種用于金融稅控收款機或其它類似設(shè)備中的能夠滿足磁卡數(shù)據(jù)讀取要求的數(shù)據(jù)處理電路。
本實用新型較好的技術(shù)方案是第一個磁道的數(shù)據(jù)讀取電路中的數(shù)據(jù)差分放大輸入電路由兩個并聯(lián)的電阻R3、R13組成，電阻R3、R13通過電容C1相連組成過濾干擾電路，放大倍數(shù)調(diào)整電路由電阻R3、R16組成并與運算放大器U16-2負極相連，電阻R23承擔鉗位，延遲電路由電阻R24、電容C16相連后與異或門芯片U13A相連構(gòu)成，運算放大器參考電壓電路由R39、R41、C20相連后與運算放大器U11A的負極相連構(gòu)成，初級放大電路由運算放大器U16A組成，其輸出端與電阻R18相連，構(gòu)成二級鉗位放大電路的運算放大器U16B的輸出端與電阻R20相連并通過電阻R20與波形整形電路的運算放大器U11B的正極相連，邊緣脈沖產(chǎn)生電路的異或門芯片U13A與反相電路的異或門芯片U13B直接相連；再者，第二個磁道的數(shù)據(jù)讀取電路中的數(shù)據(jù)差分放大輸入電路由兩個并聯(lián)的電阻R14、R33組成，電阻R14、R33通過與電容C18組成過濾干擾電路，放大倍數(shù)調(diào)整電路由R14、R17組成并與運算放大器U16C負極相連，鉗位電路由R43組成，延遲電路由R44、電容C21相連后與異或門芯片U13C相連構(gòu)成，構(gòu)成初級放大電路的運算放大器U16C輸出端與電阻R19相連，構(gòu)成二級鉗位放大電路的運算放大器U16D的輸出端與電阻R40相連并通過電阻R40與波形整形電路的運算放大器U11A的正極相連，邊緣脈沖產(chǎn)生電路的異或門芯片U13C組成與反相電路的異或門芯片U13D相連。兩個磁道的數(shù)據(jù)讀取電路構(gòu)成了本實用新型的完整的技術(shù)方案，可以方便用于金融稅控收款機的磁卡。
本實用新型的工作原理磁頭J6-1、J6-5送來的第一個磁道的磁頭信號經(jīng)電阻R3、R13、電容C1組成的輸入電路后進入運算放大器U16A的第2、第3腳進行第一級放大，輸入信號經(jīng)第1腳送給運算放大器U16B進行第二級鉗位放大，經(jīng)第二級放大后的輸出信號經(jīng)第7腳送給運算放大器U11B進行波形整形后由第7腳輸出，再送給異或門芯片U13A供觸發(fā)器產(chǎn)生脈沖信號，脈沖信號由第3腳輸出后送給異或門芯片U13B倒相后完成全部任務(wù)，即可直接送給CPU計數(shù)使用。
同理，磁頭J6-2、J6-4送來的第二個磁道的磁頭信號經(jīng)電阻R14、R33、電容C18組成的輸入電路后進入運算放大器U16C的第9、第10腳進行第一級放大，輸入信號經(jīng)第8腳送給運算放大器U16D進行第二級鉗位放大，經(jīng)第二級放大后的輸出信號經(jīng)第7腳送給運算放大器U11A進行波形整形后由第1腳輸出，再送給異或門芯片U13C供觸發(fā)器產(chǎn)生脈沖信號，脈沖信號由第8腳輸出后送給異或門芯片U13D倒相后完成全部任務(wù)，即可直接送給CPU計數(shù)使用。
與現(xiàn)有技術(shù)相比，本實用新型具有以下明顯優(yōu)點1、電路簡單、容易實現(xiàn)、體積??；2、性能穩(wěn)定、不易出現(xiàn)臨界現(xiàn)象、不需要復(fù)雜的調(diào)試；3、元器件通用性強，所有元器件價廉易得，且互換性好；4、應(yīng)用范圍廣，可以作為所有磁頭信號放大處理電路使用。


以下是本實用新型的附圖說明圖1是本實用新型的附圖說明。圖中，標明了兩個磁道的數(shù)據(jù)讀取電路的組成和連接方式。
具體實施方式
以下通過具體的實施方式對本實用新型進行更加詳細的描述參照圖1，磁卡數(shù)據(jù)讀取電路主要由運算放大器U16(LPV324)、運算放大器U11(LM358)、異或門U13(74HC86)組成，第一路磁頭信號由J6-1、J6-5通過R3、R13連接到U16A的第2、第3腳，經(jīng)U16A的第1腳連接到U16B的第6腳，經(jīng)U16B的第7腳輸出，然后連接到U11B的第5腳，由U11B的第7腳輸出后加載到U13A的第1、第2腳，其中第2腳的信號經(jīng)R24與C16延遲后加入，U13A的輸出信號經(jīng)第3腳加到U13B的第5腳，反相處理后由第6腳輸出。
參照圖1，第二路磁頭信號由J6-2、J6-4通過R14、R33連接到U16C的第9、第10腳，經(jīng)U16C的第8腳連接到U16D的第13腳，經(jīng)U16B的第14腳輸出，然后連接到U11A的第3腳，由U11A的第1腳輸出后加載到U13C的第9、第10腳，其中第10腳的信號經(jīng)R44與C21延遲后加入，U13C的輸出信號經(jīng)第8腳加到U13D的第13腳，反相處理后由第11腳輸出。
權(quán)利要求1.一種用于金融稅控收款機的磁卡數(shù)據(jù)讀取電路，其特征在于磁卡數(shù)據(jù)讀取電路由兩個分別處理各個磁道之數(shù)據(jù)信號的連接方式相同的電路并聯(lián)組成，第一路信號由第一級運算放大器U16A輸入端U16-2與磁卡讀卡頭相連，其輸出端U16-1與第二級運算放大器U16B的輸入端U16-6相連，第二級運算放大器的輸出端U16-7與第三級運算放大器U11的輸入端U11-5相連，第三級運算放大器的輸出端U11-7與異或門芯片U13的第一級輸入端U13-1相連，其輸出端U13-3與異或門芯片的第二級輸入端U13-5相連，其輸出端U13-6直接連到CPU電路，第二路信號由第一級運算放大器U16C輸入端U16-9與磁卡讀卡頭相連，輸出端U16-11與第二級運算放大器U16D的輸入端U16-13相連，第二級運算放大器的輸出端U16-14與第三級運算放大器U11的輸入端U11-3相連，第三級運算放大器的輸出端U11-1與異或門芯片U13的第一級輸入端U13-9相連，其輸出端U13-8與異或門芯片的第二級輸入端U13-13相連，其輸出端U13-11直接連到CPU電路。
2.根據(jù)權(quán)利要求1所述的磁卡數(shù)據(jù)讀取電路，其特征在于第一個磁道的數(shù)據(jù)讀取電路中的數(shù)據(jù)差分放大輸入電路由兩個并聯(lián)的電阻R3、R13組成，電阻R3、R13通過電容C1相連組成過濾干擾電路，放大倍數(shù)調(diào)整電路由電阻R3、R16組成并與運算放大器U16-2負極相連，電阻R23承擔鉗位，延遲電路由電阻R24、電容C16相連后與異或門芯片U13A相連構(gòu)成，運算放大器參考電壓電路由R39、R41、C20相連后與放大器U11A的負極相連構(gòu)成，初級放大電路由運算放大器U16A組成，其輸出端與電阻R18相連，構(gòu)成二級鉗位放大電路的運算放大器U16B的輸出端與電阻R20相連并通過電阻R20與波形整形電路的運算放大器U11B的正極相連，邊緣脈沖產(chǎn)生電路的異或門芯片U13A與反相電路的異或門芯片U13B直接相連。
3.根據(jù)權(quán)利要求1所述的磁卡數(shù)據(jù)讀取電路，其特征在于第二個磁道的數(shù)據(jù)讀取電路中的數(shù)據(jù)差分放大輸入電路由兩個并聯(lián)的電阻R14、R33組成，電阻R14、R33通過與電容C18組成過濾干擾電路，放大倍數(shù)調(diào)整電路由R14、R17組成并與運算放大器U16C負極相連，鉗位電路由R43組成，延遲電路由R44、電容C21相連后與異或門芯片U13C相連構(gòu)成，構(gòu)成初級放大電路的運算放大器U16C輸出端與電阻R19相連，構(gòu)成二級鉗位放大電路的運算放大器U16D的輸出端與電阻R40相連并通過電阻R40與波形整形電路的運算放大器U11A的正極相連，邊緣脈沖產(chǎn)生電路的異或門芯片U13C組成與反相電路的異或門芯片U13D相連。
專利摘要本實用新型公開了一種應(yīng)用于金融稅控收款機的滿足對磁頭讀卡信號放大處理要求的磁卡數(shù)據(jù)讀取電路，該電路由兩個運算放大器芯片和一個異或門芯片連接而成，其中第一路磁頭信號經(jīng)U16A、U16B、U11B、U13A、U13B各級電路處理后，即達到供CPU計數(shù)、識別的條件，第二路磁頭信號經(jīng)U16C、U16D、U11A、U13C、U13D各級電路處理后，同樣可以達到供CPU計數(shù)、識別的條件，解決了磁頭輸出的微弱信號放大、濾波、消除干擾、整形等問題，具有電路簡單、穩(wěn)定可靠、可通用互換和價格低廉等優(yōu)點，廣泛適用于各類磁頭讀取磁卡信號的處理設(shè)備中。
文檔編號G06K7/00GK2679763SQ20032012533
公開日2005年2月16日 申請日期2003年12月25日 優(yōu)先權(quán)日2003年12月25日
發(fā)明者劉祥 申請人:深圳市奧格立電子科技有限公司