專利名稱：一種異步數(shù)據(jù)通路平均性能分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子領(lǐng)域，具體地說，涉及一種異步數(shù)據(jù)通路平均性能分析方法。
背景技術(shù)：
最近的十幾年中，隨著集成電路制造技術(shù)和系統(tǒng)要求的提高，異步集成電路的研究又成為一個熱點。異步集成電路的研究也從單純學(xué)術(shù)上的理論研究發(fā)展成為致力于解決當前數(shù)字超大規(guī)模集成電路設(shè)計中存在的諸多挑戰(zhàn)。
異步集成電路具有功率效率高、電磁兼容性好、功耗低和沒有時鐘歪斜的特性，同時又具有潛在的高性能以及便于系統(tǒng)模塊化設(shè)計的優(yōu)勢。在設(shè)計高性能異步集成電路的時候，有兩個問題我們必須解決一是如何設(shè)計異步集成電路并優(yōu)化它的性能；二是如何評價異步集成電路的性能。后者因為沒有像同步集成電路那樣的系統(tǒng)時鐘而變得非常具有挑戰(zhàn)性。當前基于電路關(guān)鍵路徑的同步電路性能分析方法，對于與輸入數(shù)據(jù)相關(guān)的異步數(shù)據(jù)通路已經(jīng)無能為力。為了對異步集成電路進行相關(guān)的性能分析，這里提出了一種異步數(shù)據(jù)通路平均性能分析方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于多延遲模型和輸入數(shù)據(jù)統(tǒng)計特性，可以根據(jù)所需要的精度，有效地簡化工作量的異步數(shù)據(jù)通路平均性能分析方法。
為了實現(xiàn)上面所述目的，本發(fā)明一種異步數(shù)據(jù)通路平均性能分析方法，其特征在于，包括如下步驟步驟S01首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集分析不同輸入數(shù)據(jù)對異步集成電路產(chǎn)生的影響，將它們進行分類，要求每種類型擁有相似的延遲；步驟S02對于每種類型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表和工藝模型，使用SPICE進行仿真，得到這種數(shù)據(jù)類型下的典型延遲；步驟S03根據(jù)輸入數(shù)據(jù)的分類和每種類型的典型延遲，構(gòu)建多延遲模型；步驟S04對數(shù)據(jù)通路的輸入數(shù)據(jù)集進行統(tǒng)計分析，得到典型的數(shù)據(jù)結(jié)構(gòu)，并用VHDL描述子系統(tǒng)及其激勵；步驟S05利用多延遲模型和用VHDL描述的子系統(tǒng)及其激勵共同輸入VHDL仿真器對整個數(shù)據(jù)通路進行仿真，從而得到整個數(shù)據(jù)通路的典型響應(yīng)時間，最后得到異步數(shù)據(jù)通路的平均性能。
其中異步數(shù)據(jù)通路單元，采用了多延遲模型，在這個模型中，異步數(shù)據(jù)通路的延遲根據(jù)延遲量的大小被分成幾個離散值；每個離散值對應(yīng)一類延遲相似的輸入數(shù)據(jù)；輸入數(shù)據(jù)1和2經(jīng)過無延遲算子后，再根據(jù)不同的統(tǒng)計概率加上相應(yīng)的離散延遲。


為進一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實施例及附圖詳細說明如后，其中圖1是異步數(shù)據(jù)通路平均性能分析方法流程圖；圖2是異步數(shù)據(jù)通路單元的多延遲模型。
具體實施說明請參閱圖1所示，本發(fā)明一種異步數(shù)據(jù)通路平均性能分析方法，包括如下步驟步驟S01首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集2分析不同輸入數(shù)據(jù)對異步集成電路產(chǎn)生的影響，將它們進行分類4，要求每種類型擁有相似的延遲；步驟S02對于每種類型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表1和工藝模型3，使用SPICE5進行仿真，得到這種數(shù)據(jù)類型下的典型延遲6；步驟S03根據(jù)輸入數(shù)據(jù)的分類4和每種類型的典型延遲6，構(gòu)建多延遲模型7；步驟S04對數(shù)據(jù)通路的輸入數(shù)據(jù)集8進行統(tǒng)計分析9，得到典型的數(shù)據(jù)結(jié)構(gòu)，并用VHDL描述子系統(tǒng)及其激勵10；步驟S05利用多延遲模型7和用VHDL描述的子系統(tǒng)及其激勵10共同輸入VHDL仿真器11對整個數(shù)據(jù)通路進行仿真，從而得到整個數(shù)據(jù)通路的典型響應(yīng)時間12，最后得到異步數(shù)據(jù)通路的平均性能13。
其中異步數(shù)據(jù)通路單元，采用了多延遲模型，在這個模型中，異步數(shù)據(jù)通路的延遲根據(jù)延遲量的大小被分成幾個離散值；每個離散值對應(yīng)一類延遲相似的輸入數(shù)據(jù)；輸入數(shù)據(jù)1和2經(jīng)過無延遲算子后，再根據(jù)不同的統(tǒng)計概率加上相應(yīng)的離散延遲。
影響集成電路性能的主要因素是單元電路和互連線的延遲。異步集成電路的性能特點，很大程度上是通過數(shù)據(jù)通路的平均性能體現(xiàn)的。分析異步集成電路的性能，首先需要確定描述這個延遲的方法。在異步集成電路中，電路的延遲通常是與輸入的數(shù)據(jù)相關(guān)的。因此，要想進行完全的時序和性能分析必須采用與同步集成電路不同的技術(shù)方法。
數(shù)據(jù)通路是一種組合邏輯電路。同步數(shù)據(jù)通路在一個時鐘的有效跳變沿到來后開始工作，在下一個跳變沿到來之前完成工作。異步數(shù)據(jù)通路在請求信號的有效跳變沿后開始工作，在工作完成后產(chǎn)生相應(yīng)的完成信號。
響應(yīng)時間是異步集成電路性能分析時常用的度量標準。異步數(shù)據(jù)通路的性能分析主要是計算它的響應(yīng)時間。異步數(shù)據(jù)通路的響應(yīng)時間是指請求信號到完成信號之間的延遲。而平均響應(yīng)時間不僅與電路結(jié)構(gòu)有關(guān)，還與輸入的數(shù)據(jù)相關(guān)。
這里的異步數(shù)據(jù)通路分析方法是基于電路仿真和多延遲模型。電路的仿真可采用當前許多成熟的仿真工具，如SPICE和邏輯模擬器。多延遲模型中，異步數(shù)據(jù)通路的延遲，根據(jù)延遲量的大小被分成幾個離散值。延遲離散值的個數(shù)往往遠小于數(shù)據(jù)通路的所有輸入的個數(shù)，這樣，可以犧牲一小部分精度的情況下，減少建立和使用多延遲模型的工作量。
異步數(shù)據(jù)通路的分析步驟如圖1，首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集2分析不同輸入數(shù)據(jù)對異步集成電路產(chǎn)生的影響，將它們進行分類3，要求每種類型擁有相似的延遲。對于每種類型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表1和工藝模型3，使用SPICE5進行仿真，得到這種數(shù)據(jù)類型下的典型延遲6。根據(jù)輸入數(shù)據(jù)的分類4和每種類型的典型延遲6，構(gòu)建多延遲模型7。對數(shù)據(jù)通路的輸入數(shù)據(jù)集8進行統(tǒng)計分析9，得到典型的數(shù)據(jù)結(jié)構(gòu)。用VHDL描述的子系統(tǒng)及其激勵10和多延遲模型7共同輸入VHDL仿真器11對整個數(shù)據(jù)通路進行仿真，從而得到整個數(shù)據(jù)通路的典型響應(yīng)時間12，最后得到異步數(shù)據(jù)通路的平均性能13。
在建立數(shù)據(jù)通路時候，首先要建立數(shù)據(jù)通路單元的模型。因為它是分析的最低層，它的精度直接決定著最終整個數(shù)據(jù)通路的分析結(jié)果。對于異步數(shù)據(jù)單元來說，每個輸入數(shù)據(jù)從請求開始信號到結(jié)束信號都有特定的延遲。異步數(shù)據(jù)通路單元采用了如圖2所示的多延遲模型，在這個模型中，異步數(shù)據(jù)通路的延遲根據(jù)延遲量的大小被分成幾個離散值。每個離散值對應(yīng)一類延遲相似的輸入數(shù)據(jù)。輸入數(shù)據(jù)1和2在經(jīng)過無延遲算子后，再根據(jù)不同的統(tǒng)計概率加上相應(yīng)的離散延遲。使用這種模型，異步數(shù)據(jù)通路單元的性能分析主要完成兩個任務(wù)一是將輸入數(shù)據(jù)進行分類；二是計算每種類型的典型延遲。
此異步數(shù)據(jù)通路平均性能分析方法中，最主要的是建立合適的基本單元多延遲模型。建立多延遲模型時，需要在性能分析精度和分析時間方面做出權(quán)衡。因為，多延遲模型的分類越多，則性能分析精度越高，但是會增加分析過程的工作量，增加分析時間。所以，在建立多延遲模型時，原則是在對精度影響不大的情況下，使用盡可能少的延遲分類。
下面我們采用此方法以4比特異步有符號數(shù)比較器為例，具體分析一下它的性能。由于采用的是2的補碼進行運算，輸入的范圍為從1001～0111(-7～7)，共有225種組合。
在進行異步數(shù)據(jù)通路的平均性能分析時，多延遲模型將輸入數(shù)據(jù)分成下面5種情況，并分別得到響應(yīng)時間。再根據(jù)輸入數(shù)據(jù)進行統(tǒng)計分析，得到不同情況出現(xiàn)的概率，見表1。根據(jù)以上數(shù)據(jù)，最后得到平均響應(yīng)時間為0.828ns。
表14比特異步比較器的延遲分類和仿真數(shù)據(jù)

為了說明所得結(jié)果的精度，又采用了窮盡的方法，分別仿真得到了225種不同輸入組合的確切延遲，從而通過計算得到平均響應(yīng)時間為0.823ns?？梢?，本例分析結(jié)果的相對誤差為0.61％。
權(quán)利要求
1.一種異步數(shù)據(jù)通路平均性能分析方法，其特征在于，包括如下步驟步驟S01首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集分析不同輸入數(shù)據(jù)對異步集成電路產(chǎn)生的影響，將它們進行分類，要求每種類型擁有相似的延遲；步驟S02對于每種類型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表和工藝模型，使用SPICE進行仿真，得到這種數(shù)據(jù)類型下的典型延遲；步驟S03根據(jù)輸入數(shù)據(jù)的分類和每種類型的典型延遲，構(gòu)建多延遲模型；步驟S04對數(shù)據(jù)通路的輸入數(shù)據(jù)集進行統(tǒng)計分析，得到典型的數(shù)據(jù)結(jié)構(gòu)，并用VHDL描述子系統(tǒng)及其激勵；步驟S05利用多延遲模型和用VHDL描述的子系統(tǒng)及其激勵共同輸入VHDL仿真器對整個數(shù)據(jù)通路進行仿真，從而得到整個數(shù)據(jù)通路的典型響應(yīng)時間，最后得到異步數(shù)據(jù)通路的平均性能。
2.按照權(quán)利要求1所述的異步數(shù)據(jù)通路平均性能分析方法，其特征在于，其中異步數(shù)據(jù)通路單元，采用了多延遲模型，在這個模型中，異步數(shù)據(jù)通路的延遲根據(jù)延遲量的大小被分成幾個離散值；每個離散值對應(yīng)一類延遲相似的輸入數(shù)據(jù)；輸入數(shù)據(jù)1和2經(jīng)過無延遲算子后，再根據(jù)不同的統(tǒng)計概率加上相應(yīng)的離散延遲。
全文摘要
一種異步數(shù)據(jù)通路平均性能分析方法，包括如下步驟首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集分析不同輸入數(shù)據(jù)對異步集成電路產(chǎn)生的影響，進行分類，要求每種類型擁有相似的延遲；對于每種類型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表和工藝模型，使用SPICE進行仿真，得到這種數(shù)據(jù)類型下的典型延遲；根據(jù)輸入數(shù)據(jù)的分類和每種類型的典型延遲，構(gòu)建多延遲模型；對數(shù)據(jù)通路的輸入數(shù)據(jù)集進行統(tǒng)計分析，得到典型的數(shù)據(jù)結(jié)構(gòu)，并用VHDL描述子系統(tǒng)及其激勵；利用多延遲模型和用VHDL描述的子系統(tǒng)及其激勵共同輸入VHDL仿真器對整個數(shù)據(jù)通路進行仿真，從而得到整個數(shù)據(jù)通路的典型響應(yīng)時間，最后得到異步數(shù)據(jù)通路的平均性能。
文檔編號G06F17/50GK1641647SQ20041000201
公開日2005年7月20日 申請日期2004年1月9日 優(yōu)先權(quán)日2004年1月9日
發(fā)明者趙冰, 黑勇, 仇玉林 申請人:中國科學(xué)院微電子研究所