專利名稱：控制裝置以及數(shù)據(jù)寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及控制裝置以及數(shù)據(jù)寫入方法。
背景技術(shù)：
一般，在光盤驅(qū)動器等計算機外圍設(shè)備中，作為用于存儲對各電路進行控制用的微機動作程序(以下稱為微機控制軟件)的存儲器，裝載有ROM。近年來，作為該ROM，一般使用能電改寫數(shù)據(jù)的閃速ROM。這是因為根據(jù)外圍設(shè)備的開發(fā)中所進行的調(diào)試、外圍設(shè)備的功能提高用的升級(版本升級)，其外圍設(shè)備的微機控制軟件也必須更新的緣故。
在閃速ROM中寫入兩種軟件，它們是微機進行各電路的控制用的上述微機控制軟件和用于更新它的升級用程序。在外圍設(shè)備通常的動作時，微機依照寫入閃速ROM中的微機控制軟件對各電路進行控制。另一方面，當(dāng)微機控制軟件更新時，微機依照寫入閃速ROM中的升級用程序?qū)Υ鎯υ陂W速ROM中的微機控制軟件進行改寫。
以上的說明，是已經(jīng)在閃速ROM中寫入微機控制軟件或升級用程序的狀態(tài)的動作。但是，在完全初始的狀態(tài)下，閃速ROM中當(dāng)然不會寫入任何數(shù)據(jù)。即，為了將微機控制軟件寫入閃速ROM，至少必需先將升級用程序?qū)懭腴W速ROM，但是，在完全初始狀態(tài)下，連該程序也沒有寫入。
因此，以往都是委托閃速ROM廠家，利用ROM寫入機等在閃速ROM單體的狀態(tài)下，進行預(yù)先決定的初始數(shù)據(jù)(至少包含升級用程序的數(shù)據(jù))的寫入。然后，再將該寫入了初始微機控制軟件的閃速ROM的芯片用焊接等方法安裝到該機器的印刷線路板上。
專利文獻1特開平5-81012號公報但是，在上述方法中，在外圍設(shè)備上安裝閃速ROM的芯片前，必須另外進行初始的微機控制軟件的寫入操作，因而使工序復(fù)雜化，只會增加制造成本。
因此，在與上述方法不同的以往技術(shù)中，采用先安裝未寫入數(shù)據(jù)的閃速ROM，然后再進行微機控制軟件的寫入的方法。具體地講，在該機器中，至少內(nèi)置存儲了升級用程序的掩模ROM，且該掩模ROM連接在微機上。然后，按照掩模ROM的程序使微機動作，該微機通過ATA/ATAPI或SCSI等接口將從PC接收的微機控制軟件寫入閃速ROM。
然而，在該方法中，至少必須有存儲了升級用程序的掩模ROM，但該掩模ROM在通常的動作中并不使用。所以，裝載在通常的動作中完全沒有必要的掩模ROM，會使控制芯片(控制用集成電路)的芯片面積增大。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種既可以抑制電路面積的增大及制造成本的增加，又可以將控制電路的動作程序?qū)懭氪鎯ζ鲀?nèi)的控制裝置以及數(shù)據(jù)寫入方法。
為了解決上述問題點，本發(fā)明之第一形態(tài)是一種控制裝置，其內(nèi)置控制電路，響應(yīng)來自主計算機的指示，所述控制電路進行所定的動作控制，其主旨在于，具備連接所述主計算機，并存儲從主計算機傳送的命令及數(shù)據(jù)的第一寄存器；連接所述第一寄存器，并在存儲于所述第一寄存器中的命令為第一狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)的功能擴張用的第二寄存器；連接所述第一寄存器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)的第三寄存器；和連接所述第三寄存器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，通過所述第三寄存器，讀取存儲于所述第一寄存器中的數(shù)據(jù)，并實施規(guī)定的譯碼處理后提供給存儲器的譯碼器，讀入所述譯碼器的數(shù)據(jù)，包含所述控制電路的動作程序。
本發(fā)明之第二形態(tài)，在第一形態(tài)的控制裝置中，其主旨在于，所述譯碼器，在存儲于所述第一寄存器中的命令為第二狀態(tài)時，使所述控制電路休眠。
本發(fā)明之第三形態(tài)，是一種數(shù)據(jù)寫入方法，其響應(yīng)來自主計算機的指示，控制電路進行所定的動作控制，其主旨在于，具備連接所述主計算機，存儲從主計算機傳送的命令及數(shù)據(jù)的第一寄存器；連接所述第一寄存器，當(dāng)存儲于所述第一寄存器中的命令為第一狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)的功能擴張用的第二寄存器；連接于所述第一寄存器的第三寄存器；和連接于所述第三寄存器的譯碼器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，所述譯碼器通過所述第三寄存器讀取存儲于所述第一寄存器的數(shù)據(jù)，并實施所定的譯碼處理后提供給存儲器，讀入所述譯碼器的數(shù)據(jù)，包含所述控制電路的動作程序。
根據(jù)發(fā)明的第一形態(tài)，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，所述譯碼器通過所述第三寄存器，讀取存儲于所述第一寄存器中的數(shù)據(jù)，并實施所定的譯碼處理后提供給存儲器。由此，不需要在存儲器單體的狀態(tài)下預(yù)先寫入控制電路的動作程序再進行安裝等操作，因此也可以抑制制造成本的增加。
根據(jù)發(fā)明之第二形態(tài)，當(dāng)存儲于所述第一寄存器的命令為第二狀態(tài)時，由譯碼器使所述控制電路進入休眠狀態(tài)。因此，避免了向所述存儲器寫入數(shù)據(jù)(控制電路的動作程序)的處理由所述控制電路的動作妨礙的情況。
根據(jù)發(fā)明之第三形態(tài)，當(dāng)存儲于第一寄存器中的命令為第二狀態(tài)時，所述譯碼器通過所述第三寄存器，讀取存儲于所述第一寄存器中的數(shù)據(jù)，并實施所定的譯碼處理后提供給存儲器。這樣，不需要在存儲器單體的狀態(tài)下預(yù)先寫入控制電路的動作程序再進行安裝等操作，因此可以抑制制造成本的增加。
根據(jù)發(fā)明之第一形態(tài)～第三形態(tài)，既可以抑制電路面積的增大及制造成本的增大，又可以向存儲器寫入控制電路的動作程序。


圖1是表示本發(fā)明一實施方式的主要部分框圖。
圖2是一實施方式的詳細的主要部分框圖。
圖3是表示閃速存儲器(閃存)的命令的說明圖。
圖4是閃速存儲器的擦除動作的時間圖。
圖5是閃速存儲器的編程動作的時間圖。
圖中11-控制芯片，12-作為存儲器的閃速ROM，21-作為控制電路的CPU，22a-作為第一寄存器的ATA寄存器，22b-作為第二寄存器的ATAPI寄存器，23-譯碼器，25-作為第三寄存器的閃速ROM訪問寄存器，30-主計算機具體實施方式
以下參照圖1，對將本發(fā)明具體化的一實施方式進行說明。
圖1是表示如CD-ROM驅(qū)動裝置等計算機外圍設(shè)備的主要部分框圖。如該圖所示，該外圍設(shè)備具備控制芯片(控制用集成電路)11以及閃速ROM12。另外，控制芯片11具備CPU21、接口22、譯碼器23、接口24、閃速ROM訪問寄存器(以下簡稱訪問寄存器)25。接口22具有ATA任務(wù)寄存器(先進技術(shù)附屬任務(wù)文件寄存器)22a及ATAPI寄存器(先進技術(shù)附屬包接口寄存器)22b。而且，控制芯片11，在接口22的ATA寄存器22a中與主計算機30能通信地連接著。
ATA寄存器22a是按照規(guī)定主計算機30與外圍設(shè)備的信號的交換的ATA規(guī)格，用于進行信號(命令或讀寫的數(shù)據(jù))中介的8字節(jié)寄存器。ATA寄存器22a由命令寄存器以及數(shù)據(jù)寄存器等構(gòu)成，根據(jù)ATA的規(guī)格可以從主計算機30和CPU21寫入和讀出數(shù)據(jù)地構(gòu)成。
另一方面，ATAIP22b是為了能夠訪問硬盤以外的外圍設(shè)備，用于使在規(guī)格上被擴張了的功能進行動作而附加的12字節(jié)寄存器。主計算機30通過將持有由ATA規(guī)格所規(guī)定的碼值A(chǔ)0h(16進制)的命令寫入ATA寄存器22a的命令寄存器，從而可以通過ATA寄存器22a，將12字節(jié)的數(shù)據(jù)寫入ATAPI寄存器22b。以下，當(dāng)明示碼值時，在命令中附加該碼值。比如，將持有碼值A(chǔ)0h的命令作為命令碼A0h進行說明。即，在ATA寄存器22a中，通過將命令碼A0h的命令寫入命令寄存器，從而數(shù)據(jù)寄存器的信號去向被設(shè)定為ATAIP寄存器22b，并將這以后的12字節(jié)數(shù)據(jù)傳送到ATAIP寄存器22b。
該12字節(jié)的數(shù)據(jù)包含命令，CPU21對此進行譯碼并執(zhí)行它。由此，外圍設(shè)備根據(jù)寫入ATAIP寄存器22b的12字節(jié)的數(shù)據(jù)等進行動作。
閃速ROM12在工廠制造完成以后，不寫入初始數(shù)據(jù)(微機控制軟件以及升級用程序)，CPU21不能進行任何動作。
以下，對向本實施方式的閃速ROM12寫入初始數(shù)據(jù)的形態(tài)進行說明。
控制芯片11在接口22中與主計算機30連接，在主計算機30中存儲著初始數(shù)據(jù)。
該初始數(shù)據(jù)的寫入方式，通過將持有所定碼值的特殊命令(寫入方式設(shè)定命令)從主計算機30傳送到ATA寄存器22a而開始。該特殊命令，是在ATA寄存器22a上設(shè)定訪問寄存器25的窗口并可以進行來自主計算機30的訪問的命令，在本實施方式中，持有80h的碼值。接口22，響應(yīng)該特殊命令，將動作方式從通常方式切換成寫入方式。而且，接口22，將緊接該特殊命令傳送的最大256字節(jié)的數(shù)據(jù)去向指定為訪問寄存器25。
特殊命令是在ATA規(guī)格中沒有規(guī)定的命令，即廠家特有(VendorUnique)的命令，在ATA規(guī)格中，沒有設(shè)定持有80h～87h(十六進制)的范圍的碼值。廠家可以自己設(shè)定持有該范圍內(nèi)的碼值的命令并使用。
主計算機30通過將命令碼80h的命令寫入ATA寄存器22a的命令寄存器，從而可以通過ATA寄存器22a將數(shù)據(jù)寫入與此連接的訪問寄存器25。該數(shù)據(jù)量最大容許256字節(jié)。
這樣，從主計算機30通過ATA寄存器22a傳送到訪問寄存器25的數(shù)據(jù)，在譯碼器23中進行譯碼。由此，譯碼器23，通過接口24可以按照序列在閃速ROM12內(nèi)進行訪問，并且生成將所定的寫入數(shù)據(jù)寫入所定的寫入地址的控制信號，同時生成在寫入時使CPU21的動作休眠的控制信號。這樣，譯碼器23就不會受到CPU的阻礙，可以將所定的數(shù)據(jù)逐次寫入閃速ROM12的所定地址。
而且，若寫入所有的寫入數(shù)據(jù)(微機控制軟件)，則主計算機30通過接口24、譯碼器23、訪問寄存器25、ATA寄存器22a，對寫入閃速ROM的數(shù)據(jù)進行檢驗。檢驗后，主計算機30向ATA寄存器22a傳送結(jié)束寫入初始數(shù)據(jù)的命令。由此，關(guān)閉向譯碼器23的接口24的路徑以及向ATA寄存器22a的訪問寄存器25的路徑并結(jié)束寫入方式，同時，釋放由譯碼器23進行的CPU21的休眠狀態(tài)。
圖2是主要部分的詳細框圖。
ATA寄存器22a，具有多個區(qū)域(寄存器)，訪問這些區(qū)域以便寫入數(shù)據(jù)或設(shè)定值、讀出狀態(tài)(狀態(tài))。寄存器41是數(shù)據(jù)的寫入·讀出用的寄存器，稱之為數(shù)據(jù)寄存器41。寄存器42是用于寫入命令和讀出狀態(tài)的寄存器，在命令寫入時稱之為命令寄存器42，而在狀態(tài)讀出時稱之為狀態(tài)寄存器42。實際上，命令寄存器42與狀態(tài)寄存器42雖然為不同的區(qū)域，但是由于訪問地址一樣，故若主計算機30向這個地址寫入，則將數(shù)據(jù)寫入命令寄存器42，如果讀出這個地址，則是讀出狀態(tài)寄存器42的內(nèi)容。
主計算機30將相對外圍設(shè)備的數(shù)據(jù)寫入數(shù)據(jù)寄存器41，或者從數(shù)據(jù)寄存器41讀出外圍設(shè)備的數(shù)據(jù)。主計算機30將命令寫入命令寄存器42，外圍設(shè)備分析該寫入的命令并執(zhí)行之。主計算機30讀出狀態(tài)寄存器42的內(nèi)容，從而得知外圍設(shè)備的狀態(tài)。
訪問寄存器25，具有多個區(qū)域(寄存器)51～58，訪問各寄存器，以便進行動作方式的設(shè)定或地址·數(shù)據(jù)的寫入·讀出。這些訪問，在寫入方式時是通過ATA寄存器22a的數(shù)據(jù)寄存器41進行的。即，在各寄存器51～58中，通過ATA寄存器22a的數(shù)據(jù)寄存器41寫入從主計算機30輸出的數(shù)據(jù)。而且，各寄存器51～58內(nèi)的數(shù)據(jù)，通過數(shù)據(jù)寄存器41而由主計算機30讀出。
寄存器51～54是用于設(shè)定動作方式的寄存器。寄存器51是設(shè)定是否連續(xù)進行數(shù)據(jù)的寫入的寄存器。寄存器52是設(shè)定是否進行單一數(shù)據(jù)的寫入的寄存器，寄存器53是設(shè)定是否進行單一數(shù)據(jù)的讀出的寄存器。寄存器54是設(shè)定是否自動增加訪問的地址的寄存器。
寄存器55是存儲訪問閃速ROM12的地址的寄存器(訪問地址寄存器)，寄存器56是用于寄存寫入該地址的數(shù)據(jù)或者從該地址讀出的數(shù)據(jù)的寄存器(訪問數(shù)據(jù)寄存器)。
寄存器57，是寫入對閃速ROM的訪問所必需的周期數(shù)(計數(shù)值)的寄存器，設(shè)定對應(yīng)于閃速ROM12的電特性和時鐘信號的頻率的計數(shù)值(周期數(shù))。
閃速ROM12根據(jù)設(shè)置或保持的時間，在其訪問間隔中需要所定期間。比如，當(dāng)連續(xù)地向閃速ROM12寫入數(shù)據(jù)時，從寫入一個數(shù)據(jù)到寫入下一個數(shù)據(jù)為止必須等待所定期間。這個所定期間取決于閃速ROM12的電特性。
譯碼器23為了等待該時間而使用時鐘信號。即，譯碼器23通過對時鐘信號的脈沖數(shù)進行計數(shù)，從而測量所定期間(等待時間)。而且，時鐘信號的頻率根據(jù)裝載該控制芯片11的外圍設(shè)備不同而各不相同。所以，將對應(yīng)于來自主計算機30的閃速ROM12的電特性與時鐘信號頻率的計數(shù)值寫入寄存器57，譯碼器23根據(jù)由計數(shù)值測量的等待時間訪問閃速ROM12。
寄存器58是存儲對閃速ROM12進行動作用的命令組的寄存器。由多個區(qū)域構(gòu)成。用于使閃速ROM12動作(方式切換)的命令由多字節(jié)構(gòu)成，稱之為命令組。這是為了防止將閃速ROM12通常時寫入的數(shù)據(jù)或者噪音誤認為是命令。命令組由多對命令地址及命令數(shù)據(jù)構(gòu)成，不同的命令具有的對數(shù)也各不相同。
在這里，圖3所示是閃速存儲器的一般命令，圖4、圖5表示時間圖。如圖3所示，在擦除、寫入或者讀出動作之際，向閃速ROM12輸入由所定的地址及數(shù)據(jù)構(gòu)成的命令。輸入該命令需要幾個周期，該周期數(shù)根據(jù)命令而各不相同。
比如，在擦除動作時，如圖4所示，用六個周期依次輸入擦除用的命令地址和命令數(shù)據(jù)。而且，根據(jù)第六個周期內(nèi)輸入的擦除地址(扇區(qū)地址)及數(shù)據(jù)30h而開始擦除動作。
同樣，在寫入動作時，在圖5所示的4個周期中，依次輸入寫入用命令地址和命令數(shù)據(jù)。而且根據(jù)第四個周期所輸入的寫入地址及寫入數(shù)據(jù)，開始寫入動作。
比如，在如圖3所示的寫入命令的情況下，命令組由四對命令地址及命令數(shù)據(jù)構(gòu)成，主計算機30將他們存儲在八個寄存器內(nèi)，譯碼器23將其依次讀出并輸出到閃速ROM12。
如圖2所示，譯碼器23具有控制電路(控制電路)61、計數(shù)器(counter)62、觸發(fā)器(FlipFlop)63?？刂齐娐?1在連接計數(shù)器62的同時，通過觸發(fā)器63連接到接口24上。觸發(fā)器63設(shè)置為保持控制電路61與閃速ROM12之間的多個信號。
控制電路61根據(jù)寫入訪問寄存器25的內(nèi)容而動作，從主計算機30讀出寫入訪問寄存器25的程序，并且將其寫入閃速ROM12。而且，控制電路61將寫入寄存器57內(nèi)的計數(shù)值置于計數(shù)器62內(nèi)。
計數(shù)器62，例如是增量計數(shù)器，計算圖中未示出的基準時鐘信號的脈沖數(shù)。而且，計數(shù)器62在該計數(shù)器與控制電路61的設(shè)定值一致的情況下，向控制電路61輸出所定電平的計數(shù)完了信號，并將計數(shù)值復(fù)位。控制電路61應(yīng)答所定電平的計數(shù)完了信號，進行對閃速ROM12的下一個訪問。
接口24具有切換電路71、接口(I/F)電路72。I/F電路72及切換電路71對應(yīng)控制電路61和閃速ROM12之間的多個信號而設(shè)置。
切換電路71是切換閃速ROM12、CPU21和譯碼器23之間的連接的切換電路，根據(jù)控制芯片11的動作狀態(tài)，將閃速ROM12的連接對象切換為CPU21或譯碼器23。根據(jù)對ATA寄存器22a的命令的寫入來變更動作狀態(tài)。具體地講，切換電路71，在通常動作中，連接閃速ROM12和CPU21。再有，若為寫入方式，即主計算機30將命令碼80h寫入命令寄存器42，則切換電路71根據(jù)對應(yīng)其生成的控制信號S1，連接閃速ROM12和譯碼器23。另外，若為寫入方式的解除，即主計算機30將所定的命令碼(本實施方式是87h)寫入命令寄存器42，則切換電路71根據(jù)對應(yīng)其生成的控制信號S1，連接閃速ROM12和CPU21。
接著，根據(jù)圖2所示的構(gòu)成，說明向閃速ROM12寫入程序的方法。
1.從主計算機30寫入持有用于開始ATA寄存器22a的命令寄存器42的所定值(80h)的命令碼。由此，打開訪問寄存器25的窗口(可以通過數(shù)據(jù)寄存器41，從主計算機30對訪問寄存器25進行訪問)，并且由切換電路71將閃速ROM12的連接從CPU21切換到譯碼器23。
2.通過ATA寄存器22a的數(shù)據(jù)寄存器41，從主計算機30將訪問寄存器25中以下的數(shù)據(jù)寫入對應(yīng)的寄存器。
(1)將選擇寫程序方式的數(shù)據(jù)寫入寄存器51，將選擇增加地址的數(shù)據(jù)寫入寄存器54。
(2)將計數(shù)值寫入寄存器57。
(3)將用于向閃速ROM12寫入動作的初始化動作用的命令組寫入寄存器58。
(4)將訪問地址寫入寄存器55。
3.通過ATA寄存器22a的數(shù)據(jù)寄存器41，從主計算機30將(5)訪問數(shù)據(jù)寫入訪問寄存器25的寄存器內(nèi)。
4.譯碼器23的控制電路61應(yīng)答訪問數(shù)據(jù)的寫入，讀出訪問寄存器25的方式設(shè)定值。由于選擇的是寫程序方式，控制電路61，將用于向閃速ROM12寫入動作的初始化工作用的命令組依次讀出，并通過觸發(fā)器63、接口24訪問閃速ROM12。此時，控制電路61，在每次訪問中，等待由計數(shù)器在時鐘信號周期上乘以計數(shù)值的期間(所定期間)。
5.控制電路61，從寄存器55、56讀出用于向閃速ROM12寫入動作的訪問地址及訪問數(shù)據(jù)，并通過觸發(fā)器63、接口24訪問閃速ROM12。
6.主計算機30，在經(jīng)過將數(shù)據(jù)寫入閃速ROM12的期間(向閃速ROM12輸出命令組的期間及訪問數(shù)據(jù)的寫入所需要的期間)后，通過ATA寄存器22a的數(shù)據(jù)寄存器41，將下一個地址的訪問數(shù)據(jù)寫入訪問寄存器25的寄存器56。
7.控制電路61，應(yīng)答訪問數(shù)據(jù)的寫入，讀出訪問寫入動作的訪問地址25的方式設(shè)定值。由于選擇了寫程序方式，控制電路61依次讀出用于向閃速ROM12寫入動作的初始化動作用的命令組，并通過觸發(fā)器63、接口24訪問閃速ROM12。而且，由于選擇了地址增加方式，控制電路61將寄存器55的訪問地址增加(+1)。
8.控制電路61，讀出用于向閃速ROM12寫入動作的訪問數(shù)據(jù)，與已經(jīng)增加的訪問地址一起，通過觸發(fā)器63、接口24，訪問閃速ROM12。
9.控制裝置61反復(fù)執(zhí)行所述步驟6、7、8，直到所有的程序數(shù)據(jù)的寫入完成為止。
10.將持有用于結(jié)束的所定值(87h)的命令碼，從主計算機30寫入ATA寄存器22a的命令寄存器42。由此，在關(guān)閉訪問寄存器25的窗口的同時，將閃速ROM12的連接從譯碼器23切換到CPU21。
這樣，在閃速ROM12中，就寫入了CPU21用于控制外圍設(shè)備的各電路的微機控制軟件(控制電路的動作程序)和CPU21用于對微機控制程序進行更新的升級用程序的兩種程序。因此，CPU21通過接口24讀出寫入閃速ROM12的微機控制軟件，并根據(jù)它對各電路進行控制。比如，在外圍設(shè)備為CD-ROM驅(qū)動裝置時，將用于照射激光的拾光器移動到光盤的所定位置，或讀取激光的反射光，以讀出存儲在光盤上的數(shù)據(jù)。另一方面，在微機控制軟件的更新時，CPU21依照升級用程序，進行微機控制軟件的數(shù)據(jù)改寫。
如以上所詳述的，根據(jù)本實施方式，可以得到以下所示的效果。
(1)在本實施方式中，通過將命令碼80h等特殊命令從主計算機30傳送到ATA寄存器22a，從而通過ATA寄存器22a將從主計算機傳送來的數(shù)據(jù)傳送到訪問寄存器25。然后，用譯碼器23對傳送到訪問寄存器25的數(shù)據(jù)進行譯碼，生成用于向閃速ROM12進行寫入的寫入地址及寫入數(shù)據(jù)。這樣，通過向ATA寄存器22a傳送特殊的命令，從而以只設(shè)置存儲傳送到ATA寄存器22a的數(shù)據(jù)的訪問寄存器25及對該數(shù)據(jù)進行譯碼的譯碼器23的電路構(gòu)成，即可生成所述寫入地址及寫入數(shù)據(jù)，可以對閃速ROM12進行初始數(shù)據(jù)的寫入。即，只對以現(xiàn)存的接口為主體的若干電路進行變更，沒有必要設(shè)置用于寫入微機控制軟件的掩模ROM，可以抑制控制芯片11的電路面積的增大。而且，也不需要在閃速ROM12單體的狀態(tài)下預(yù)先寫入初始數(shù)據(jù)，然后再對其進行安裝等操作，因此可以抑制制造成本的增加。
(2)在本實施方式中，利用設(shè)定在ATA規(guī)格上的空置區(qū)域的數(shù)據(jù)處理(命令)，可以進行向閃速ROM12的數(shù)據(jù)(微機控制軟件)寫入。因而，也可以減輕用于微機控制軟件的寫入的電路設(shè)計的負擔(dān)。特別，由于主計算機30和控制芯片11，即使在進行所述初始數(shù)據(jù)寫入時也可以依照已有的規(guī)格進行連接，可以減輕開發(fā)專用接口的負擔(dān)。
(3)在本實施方式中，通過向ATA寄存器22a傳送特殊的命令，從而通過譯碼器23由訪問寄存器25使CPU21處于休眠狀態(tài)。因此，可以避免由CPU21的動作而干擾向閃速ROM12寫入微機控制軟件的處理。
(4)在本實施方式中，由于沒有必要在閃速ROM12中預(yù)先存儲數(shù)據(jù)，故例如可以一體地集成在一個控制芯片11中，這種情況下，可以減少作為外圍設(shè)備的電路面積。
(5)在本實施方式中，將連接于ATA寄存器的訪問寄存器25設(shè)置為不像ATAIP寄存器22b那樣受規(guī)格制約的專用寄存器。因此，可以最大限度地利用ATA寄存器22a的數(shù)據(jù)總線，將初始數(shù)據(jù)從訪問寄存器25寫入閃速ROM12。因此，在訪問寄存器25進行的微機控制軟件的寫入中，例如可以增加擴張能設(shè)定的功能(命令)等的自由度。
例如，在訪問寄存器25中，預(yù)先寫入在每次向閃速ROM12寫入數(shù)據(jù)時所需的數(shù)個字節(jié)的寫入用命令(用于寫入用命令的寫入地址及寫入數(shù)據(jù))、寫入用命令的周期時間以及寫入地址的初始值。于是，只要通過ATA寄存器22a從主計算機30將向閃速ROM12寫入的數(shù)據(jù)傳送到訪問寄存器25，譯碼器23就會生成每次寫入上述的數(shù)據(jù)所需的寫入用命令、用于寫入的被增量地址以及寫入數(shù)據(jù)，并向閃速ROM12進行寫入。
由此，由于沒有必要每次都通過ATA寄存器22a從主計算機30傳送每次寫入時所需的寫入用的命令及數(shù)據(jù)，因此可以高速地向閃速ROM12寫入初始數(shù)據(jù)。
此時，向閃速ROM12每寫入一個地址的數(shù)據(jù)的時間管理如下主計算機30只等待寫入動作充分進行的時間后立即送出下一個寫入數(shù)據(jù)?；蛘?，由譯碼器23用觸發(fā)位(toggle bit)或輪詢(polling)檢測閃速ROM12的寫入結(jié)束，并且通過ATA寄存器22a將此通知給主計算機30，接到這個通知以后，主計算機30再送出下一個寫入數(shù)據(jù)。另外，通過利用作為ATA規(guī)格的信號IORDY(圖中未示出)，可以消減從主計算機30向ATA寄存器22a傳送下一個寫入數(shù)據(jù)時的不必要的等待時間，從而使向閃速ROM12的寫入高速進行。
而且，本發(fā)明的實施方式并未不限于所述實施方式，可以有以下的變更。
在所述實施方式中，閃速ROM12也可以與控制芯片11一體地集成。這種情況下，可以減少作為外圍設(shè)備整體的電路面積。
在所述實施方式中，作為存儲器采用的是閃速ROM，但是只要是能夠?qū)懭霐?shù)據(jù)，也可以采用其它的PROM(可編程ROM)。
在所述實施方式中，作為寄存器采用的是ATA寄存器22a，但是，也可以采用遵循其它規(guī)格的寄存器。在這種情況下，也可以根據(jù)規(guī)格設(shè)定能進行同樣的數(shù)據(jù)處理的特殊命令。
在所述實施方式中，外圍設(shè)備不限于CD-ROM驅(qū)動裝置，只要與計算機連接且可以進行數(shù)據(jù)交換，任何設(shè)備都可以。比如，MD、DVD-RAM等光盤驅(qū)動裝置、MO那樣的光磁盤驅(qū)動裝置、硬盤那樣的磁盤驅(qū)動裝置等都可以。還有，也不限于這種信息記錄裝置，比如，打印機那樣的輸出裝置、掃描儀那樣的讀取裝置、調(diào)制解調(diào)器或LAN那樣的通信裝置等也可以。
權(quán)利要求
1.一種控制裝置，其內(nèi)置控制電路，并響應(yīng)來自主計算機的指示，所述控制電路進行所定動作的控制，其特征在于，具備第一寄存器，其連接所述主計算機，并存儲從主計算機傳送的命令及數(shù)據(jù)；第二寄存器，其連接所述第一寄存器，并在存儲于所述第一寄存器中的命令為第一狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)的功能擴張用；第三寄存器，其連接所述第一寄存器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)；和譯碼器，其連接所述第三寄存器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，通過所述第三寄存器，讀取存儲于所述第一寄存器中的數(shù)據(jù)，并實施所定的譯碼處理后提供給存儲器，讀入所述譯碼器的數(shù)據(jù)，包含所述控制電路的動作程序。
2.根據(jù)權(quán)利要求1所述的控制裝置，其特征在于，所述譯碼器，在存儲于所述第一寄存器中的命令為第二狀態(tài)時，使所述控制電路休眠。
3.一種數(shù)據(jù)寫入方法，其中應(yīng)答來自主計算機的指示，控制電路進行所定的動作控制，其特征在于，具備連接所述主計算機，并存儲從主計算機傳送的命令及數(shù)據(jù)的第一寄存器；其連接所述第一寄存器，在存儲于所述第一寄存器中的命令為第一狀態(tài)時，讀取存儲于所述第一寄存器中的數(shù)據(jù)的功能擴張用的第二寄存器；連接于所述第一寄存器的第三寄存器；和連接于所述第三寄存器的譯碼器，當(dāng)存儲于所述第一寄存器中的命令為第二狀態(tài)時，所述譯碼器通過所述第三寄存器讀取存儲于所述第一寄存器的數(shù)據(jù)，并實施所定的譯碼處理后提供給存儲器，讀入所述譯碼器的數(shù)據(jù)，包含所述控制電路的動作程序。
全文摘要
本發(fā)明提供一種既可以抑制電路面積的增大及制造成本的增加，又可以將控制電路的動作程序?qū)懭氪鎯ζ鲀?nèi)的控制裝置及數(shù)據(jù)寫入方法。ATA寄存器(22a)連接主計算機30。閃速ROM的訪問寄存器(25)連接ATA寄存器(22a)，通過從主計算機向ATA寄存器(22a)傳送命令碼(80h)的特殊命令，從而經(jīng)由ATA寄存器(22a)傳送從主計算機傳送來的數(shù)據(jù)(命令以及微機控制軟件)。譯碼器(23)將傳送到訪問寄存器(25)的數(shù)據(jù)進行譯碼，并生成用于向閃速ROM(12)寫入的微機控制軟件的格式、地址以及數(shù)據(jù)。
文檔編號G06F3/06GK1577255SQ20041004586
公開日2005年2月9日 申請日期2004年5月25日 優(yōu)先權(quán)日2003年6月26日
發(fā)明者鈴木貴之 申請人:三洋電機株式會社