專利名稱：時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，該電路可以作為寄存器上電時(shí)的時(shí)鐘同步復(fù)位信號(hào)控制電路。
背景技術(shù)：
當(dāng)本身帶有振蕩電路和時(shí)鐘產(chǎn)生電路的片上系統(tǒng)(SOC)，上電初始化過(guò)程中，需要保證系統(tǒng)不會(huì)產(chǎn)生不確定的輸出，以免導(dǎo)致系統(tǒng)功能紊亂。因此電路需要一個(gè)復(fù)位過(guò)程，該過(guò)程將系統(tǒng)中的寄存器復(fù)位到正確的初始狀態(tài)。復(fù)位分為同步復(fù)位和異步復(fù)位。
圖1(a)是一典型的同步復(fù)位電路，其中D1是需要被復(fù)位的寄存器，D是信號(hào)輸入端，CK是時(shí)鐘信號(hào)輸入端，reset(復(fù)位)是同步復(fù)位信號(hào)輸入端，Q是寄存器的輸出端。在時(shí)鐘的上升沿到來(lái)之后，reset保持有效，D1被復(fù)位。如果在時(shí)鐘的上升沿到來(lái)之前，reset已經(jīng)失效了，則D1不能被復(fù)位，它的狀態(tài)可能是不確定的，圖1(b)給出了有效的reset信號(hào)，圖1(c)給出了無(wú)效的reset信號(hào)。上電結(jié)束后需要將reset信號(hào)置為無(wú)效，保證電路正常工作。
由于芯片上的振蕩電路在上電后，需要一定的起振時(shí)間，因此時(shí)鐘可能會(huì)在工作電壓上電結(jié)束后的一段時(shí)間之后才能到達(dá)，因此對(duì)同步復(fù)位電路，在時(shí)鐘信號(hào)到來(lái)之前，復(fù)位信號(hào)必須一直保持有效。
如圖2所示，采用簡(jiǎn)單RC延時(shí)的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，osc是振蕩電路，電容C1和R1構(gòu)成RC延時(shí)電路。當(dāng)上電結(jié)束后，由于RC延時(shí)，Reset信號(hào)經(jīng)過(guò)一段時(shí)間后才能轉(zhuǎn)為高電平，如果在這段時(shí)間內(nèi)，osc振蕩電路開(kāi)始正常工作，時(shí)鐘已經(jīng)到達(dá)，則系統(tǒng)可以被正常復(fù)位；相反，如果在這段時(shí)間內(nèi)，osc振蕩模塊在這段時(shí)間內(nèi)還沒(méi)有正常工作，時(shí)鐘還沒(méi)有到達(dá)，則系統(tǒng)不能被正常復(fù)位。因此該復(fù)位電路有很大的限制，它仍不能保證電路被正常地復(fù)位。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，電路具有可靠性高，結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)。
本發(fā)明所提供的一種時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于，它包括開(kāi)關(guān)電容電路，該開(kāi)關(guān)電容電路的兩個(gè)輸入端連接與時(shí)鐘相關(guān)的控制信號(hào)，輸出端連接上電復(fù)位信號(hào)輸出電路；開(kāi)關(guān)控制信號(hào)產(chǎn)生電路，該電路的輸入端連接時(shí)鐘信號(hào)，輸出端分別連接開(kāi)關(guān)電容的非同相開(kāi)關(guān)控制端；上電復(fù)位信號(hào)輸出電路，該電路的輸入端連接開(kāi)關(guān)電容電路的輸出端，輸出端輸出Reset信號(hào)。
上述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其中，開(kāi)關(guān)電容電路由兩個(gè)開(kāi)關(guān)電容C1和C2、三個(gè)PMOS開(kāi)關(guān)M1、M2和M3及一個(gè)積分電容C3組成，其中開(kāi)關(guān)電容C1的下極板連接gnd，上極板和開(kāi)關(guān)M1的漏極、M2的源極連接于nc1點(diǎn)；開(kāi)關(guān)電容C2的下極板和gnd相連，上極板和開(kāi)關(guān)M2的漏極、開(kāi)關(guān)M3的源極相連于nc2點(diǎn)；積分電容C3的下極板和gnd相連，上極板和開(kāi)關(guān)M3的漏極相連，并且作為復(fù)位信號(hào)輸出控制電路的輸入端，連接到復(fù)位信號(hào)輸出控制電路；開(kāi)關(guān)M1的源極和阱連接到電源vdd上，柵極和開(kāi)關(guān)M3的柵極連接，并且一并連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1上；開(kāi)關(guān)M2的柵極連接到開(kāi)關(guān)信號(hào)控制信號(hào)產(chǎn)生電路的輸出端s2上，它的阱連接到電源vdd上；開(kāi)關(guān)M3的阱連接到電源vdd上。
上述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其中，開(kāi)關(guān)控制信號(hào)產(chǎn)生電路包括一個(gè)時(shí)鐘信號(hào)輸入端ck、一個(gè)兩分頻電路、一個(gè)斯密特觸發(fā)器、一個(gè)反相器組成和兩個(gè)開(kāi)關(guān)控制信號(hào)輸出端s1和s2，兩分頻電路由一個(gè)D觸發(fā)器構(gòu)成，D觸發(fā)器的反相輸出端nq連接到它的輸入端D，它的時(shí)鐘控制端CK連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的時(shí)鐘信號(hào)輸入端ck，它的輸出端q作為兩分頻電路的輸出端ck2；施密特觸發(fā)器由三個(gè)NMOS管M4、M5、M6和一個(gè)PMOS管M7組成，M4的源極連接gnd，它的漏極和M5的源極相連于n1點(diǎn)，它的柵極和M5、M7的柵極相連于s2點(diǎn)，然后連接到兩分頻電路的輸出端ck2；M5的漏極和M7的漏極、M6的柵極相連M7的源極和阱連接到電源vdd上；M6的漏極連接到電源vdd上，它的源極連接到n1點(diǎn)上，s2點(diǎn)作為斯密特觸發(fā)器的輸出點(diǎn)，同時(shí)也是開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端；反相器的輸入端連接到s2點(diǎn)，它的輸出端作為開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1。
上述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其中，上電復(fù)位信號(hào)輸出電路由一個(gè)斯密特觸發(fā)器、一個(gè)反相器、一個(gè)輸入端nc3和一個(gè)輸出端Reset組成，斯密特觸發(fā)器由三個(gè)NMOS管M8、M9、M10和一個(gè)PMOS管M11組成，M8的源極連接到gnd上，它的漏極和M9的源極、M10的源極相連于n2點(diǎn)，它的柵極和M9、M10的柵極相連作為輸入端nc3，連接到開(kāi)關(guān)電容電路的nc3點(diǎn)；M9的漏極和M10的柵極、M11的漏極相連于n3點(diǎn)，M11的源極和阱連接電源vdd；反相器的輸入端連接n3點(diǎn)，它的輸出端作為Reset輸出端。
上述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其中，開(kāi)關(guān)電容電路由一個(gè)開(kāi)關(guān)電容C1和一個(gè)積分電容C3，及兩個(gè)非同相開(kāi)關(guān)M1和M2組成。
由于采用了上述的技術(shù)解決方案，即本發(fā)明采用開(kāi)關(guān)電容代替圖2中的電阻，開(kāi)關(guān)電容在時(shí)鐘到來(lái)之前它的電阻無(wú)窮大，因此在積分電容上的電荷保持為零，當(dāng)時(shí)鐘到來(lái)以后，開(kāi)關(guān)電容的電阻被降低到一個(gè)有限值，在經(jīng)過(guò)幾個(gè)時(shí)鐘周期后，積分電容上的電壓升高到一定的值，其它后續(xù)電路反轉(zhuǎn)，復(fù)位信號(hào)轉(zhuǎn)為無(wú)效，完成上電復(fù)位過(guò)程。本發(fā)明電路具有可靠性高，結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。


圖1(a)～(c)分別是時(shí)鐘同步復(fù)位的典型電路和電路正確復(fù)位過(guò)程和錯(cuò)誤復(fù)位過(guò)程的示意圖；圖2采用簡(jiǎn)單RC延遲的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路；圖3本發(fā)明電路的原理圖；圖4本發(fā)明電路產(chǎn)生的時(shí)鐘同步上電復(fù)位信號(hào)示意圖。
具體實(shí)施例方式
如圖3所示，本發(fā)明，即時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，包括開(kāi)關(guān)電容電路、開(kāi)關(guān)控制信號(hào)產(chǎn)生電路和復(fù)位信號(hào)輸出控制電路。
開(kāi)關(guān)電容電路由兩個(gè)開(kāi)關(guān)電容C1、C2、三個(gè)PMOS開(kāi)關(guān)M1、M2和M3和一個(gè)積分電容C3所組成。開(kāi)關(guān)電容C1的下極板接地(gnd)，上極板和開(kāi)關(guān)M1的漏極、M2的源極連接于nc1點(diǎn)；開(kāi)關(guān)電容C2的下極板和gnd相連，上極板和開(kāi)關(guān)M2的漏極、開(kāi)關(guān)M3的源極相連于nc2點(diǎn)；積分電容C3的下極板和gnd相連，上極板和開(kāi)關(guān)M3的漏極相連，并且作為復(fù)位信號(hào)輸出控制電路的輸入端，連接到復(fù)位信號(hào)輸出控制電路；開(kāi)關(guān)M1的源極和阱連接到電源vdd上，柵極和開(kāi)關(guān)M3的柵極連接，并且一并連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1上；開(kāi)關(guān)M2的柵極連接到開(kāi)關(guān)信號(hào)控制信號(hào)產(chǎn)生電路的輸出端s2上，它的阱連接到電源vdd上；開(kāi)關(guān)M3的阱連接到電源vdd上。
開(kāi)關(guān)控制信號(hào)產(chǎn)生電路一個(gè)時(shí)鐘信號(hào)輸入端ck、一個(gè)兩分頻電路、一個(gè)斯密特觸發(fā)器、一個(gè)反相器組成和兩個(gè)開(kāi)關(guān)控制信號(hào)輸出端s1和s2。兩分頻電路由一個(gè)D觸發(fā)器構(gòu)成，D觸發(fā)器的反相輸出端nq連接到它的輸入端D，它的時(shí)鐘控制端CK連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的時(shí)鐘信號(hào)輸入端ck，它的輸出端q作為兩分頻電路的輸出端ck2；施密特觸發(fā)器由三個(gè)NMOS管M4、M5、M6和一個(gè)PMOS管M7組成，M4的源極連接gnd，它的漏極和M5的源極相連于n1點(diǎn)，它的柵極和M5、M7的柵極相連，然后連接到兩分頻電路的輸出端ck2；M5的漏極和M7的漏極、M6的柵極相連；M7的源極和阱連接到電源vdd上；M6的漏極連接到電源vdd上，它的源極連接到n1點(diǎn)上，s2點(diǎn)作為斯密特觸發(fā)器的輸出點(diǎn)，同時(shí)也是開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端；反相器Inv1的輸入端連接到s2點(diǎn)，它的輸出端作為開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1。
復(fù)位信號(hào)輸出控制電路由一個(gè)斯密特觸發(fā)器、一個(gè)反相器、一個(gè)輸入端nc3和一個(gè)輸出端reset組成。斯密特觸發(fā)器由三個(gè)NMOS管M8、M9、M10和一個(gè)PMOS管M11組成。M8的源極連接到gnd上，它的漏極和M9的源極、M10的源極相連于n2點(diǎn)，它的柵極和M9、M10的柵極相連作為輸入端nc3，連接到開(kāi)關(guān)電容電路的nc3點(diǎn)；M9的漏極和M10的柵極、M11的漏極相連于n3點(diǎn)，M11的源極和阱連接電源vdd；反相器Inv2的輸入端連接n3點(diǎn)，它的輸出端作為reset輸出端。
圖4給出了本發(fā)明電路的輸出波形。在電源達(dá)到正常狀態(tài)之后和時(shí)鐘到來(lái)之前，由于開(kāi)關(guān)控制信號(hào)控制模塊重的斯密特觸發(fā)器和反相器的作用，s1和s2的電位被拉到了確定的狀態(tài)“0”或“1”，s2是s1的反相，由于M1、M3和M2的控制信號(hào)是反相，因此積分電容c3上的電荷在時(shí)鐘信號(hào)到來(lái)之前是0；當(dāng)時(shí)鐘信號(hào)達(dá)到后，s1和s2的狀態(tài)翻轉(zhuǎn)，經(jīng)過(guò)幾個(gè)周期后，積分電容上的電壓達(dá)到一定數(shù)值，致使時(shí)鐘復(fù)位信號(hào)輸出模塊的斯密特觸發(fā)器產(chǎn)生翻轉(zhuǎn)，reset信號(hào)由低轉(zhuǎn)高，復(fù)位過(guò)程結(jié)束。
當(dāng)系統(tǒng)下電后，開(kāi)關(guān)管PMOS的阱電位電壓降到0，但是積分電容和開(kāi)關(guān)電容上的電壓都比較高，PMOS管的源阱PN結(jié)正向?qū)?，積分電容和開(kāi)關(guān)電容上的電壓被迅速地拉低，本發(fā)明電路可以快速地為下一次系統(tǒng)上電做好準(zhǔn)備。
本發(fā)明在系統(tǒng)工作電壓達(dá)到正常值后，此時(shí)時(shí)鐘信號(hào)可能還沒(méi)有到達(dá)，因此開(kāi)關(guān)電容的開(kāi)關(guān)控制信號(hào)可能為一個(gè)不確定的值，在實(shí)際電路中該不確定值可能為一個(gè)中間狀態(tài)，這個(gè)中間狀態(tài)可能將開(kāi)關(guān)電容的電阻降低到非常小的水平上，導(dǎo)致積分電容上的電荷在時(shí)鐘信號(hào)到來(lái)之前就達(dá)到了較高的水平，使后續(xù)電路反轉(zhuǎn)，復(fù)位信號(hào)轉(zhuǎn)為無(wú)效。為了防止這種中間狀態(tài)的出現(xiàn)，采用斯密特觸發(fā)器產(chǎn)生開(kāi)關(guān)控制信號(hào)，該電路能夠?qū)㈤_(kāi)關(guān)控制信號(hào)在時(shí)鐘到來(lái)之前保持在0或1的確定狀態(tài)上。
在系統(tǒng)下電后，需要快速地將積分電容上的電荷釋放。本發(fā)明電路采用PMOS作為開(kāi)關(guān)電容的開(kāi)關(guān)，在系統(tǒng)下電后，PMOS開(kāi)關(guān)的阱電位下降到0，但是它的源極電位保持在高電平，因此在源和阱之間形成了電壓差，這個(gè)電壓差對(duì)于源和阱之間的PN結(jié)來(lái)說(shuō)是正向壓差，PN結(jié)正向?qū)▽⒎e分電容上的電荷快速地釋放。
權(quán)利要求
1.一種時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于，它包括開(kāi)關(guān)電容電路、開(kāi)關(guān)控制信號(hào)產(chǎn)生電路和上電復(fù)位信號(hào)輸出電路，其中開(kāi)關(guān)電容電路，該開(kāi)關(guān)電容電路的兩個(gè)輸入端連接與時(shí)鐘相關(guān)的控制信號(hào)，輸出端連接上電復(fù)位信號(hào)輸出電路；開(kāi)關(guān)控制信號(hào)產(chǎn)生電路，該電路的輸入端連接時(shí)鐘信號(hào)，輸出端分別連接開(kāi)關(guān)電容的非同相開(kāi)關(guān)控制端；上電復(fù)位信號(hào)輸出電路，該電路的輸入端連接開(kāi)關(guān)電容電路的輸出端，輸出端輸出Reset信號(hào)。
2.如權(quán)利要求1所述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于所述的開(kāi)關(guān)電容電路由兩個(gè)開(kāi)關(guān)電容C1和C2、三個(gè)PMOS開(kāi)關(guān)M1、M2和M3及一個(gè)積分電容C3組成，其中開(kāi)關(guān)電容C1的下極板連接gnd，上極板和開(kāi)關(guān)M1的漏極、M2的源極連接于nc1點(diǎn)；開(kāi)關(guān)電容C2的下極板和gnd相連，上極板和開(kāi)關(guān)M2的漏極、開(kāi)關(guān)M3的源極相連于nc2點(diǎn)；積分電容C3的下極板和gnd相連，上極板和開(kāi)關(guān)M3的漏極相連，并且作為復(fù)位信號(hào)輸出控制電路的輸入端，連接到復(fù)位信號(hào)輸出控制電路；開(kāi)關(guān)M1的源極和阱連接到電源vdd上，柵極和開(kāi)關(guān)M3的柵極連接，并且一并連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1上；開(kāi)關(guān)M2的柵極連接到開(kāi)關(guān)信號(hào)控制信號(hào)產(chǎn)生電路的輸出端s2上，它的阱連接到電源vdd上；開(kāi)關(guān)M3的阱連接到電源vdd上。
3.如權(quán)利要求1所述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于所述的開(kāi)關(guān)控制信號(hào)產(chǎn)生電路包括一個(gè)時(shí)鐘信號(hào)輸入端ck、一個(gè)兩分頻電路、一個(gè)斯密特觸發(fā)器、一個(gè)反相器組成和兩個(gè)開(kāi)關(guān)控制信號(hào)輸出端s1和s2，兩分頻電路由一個(gè)D觸發(fā)器構(gòu)成，D觸發(fā)器的反相輸出端nq連接到它的輸入端D，它的時(shí)鐘控制端CK連接到開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的時(shí)鐘信號(hào)輸入端ck，它的輸出端q作為兩分頻電路的輸出端ck2；施密特觸發(fā)器由三個(gè)NMOS管M4、M5、M6和一個(gè)PMOS管M7組成，M4的源極連接gnd，它的漏極和M5的源極相連于n1點(diǎn)，它的柵極和M5、M7的柵極相連于s2點(diǎn)，然后連接到兩分頻電路的輸出端ck2；M5的漏極和M7的漏極、M6的柵極相連；M7的源極和阱連接到電源vdd上；M6的漏極連接到電源vdd上，它的源極連接到n1點(diǎn)上，s2點(diǎn)作為斯密特觸發(fā)器的輸出點(diǎn)，同時(shí)也是開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端；反相器的輸入端連接到s2點(diǎn)，它的輸出端作為開(kāi)關(guān)控制信號(hào)產(chǎn)生電路的輸出端s1。
4.如權(quán)利要求1所述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于所述的上電復(fù)位信號(hào)輸出電路由一個(gè)斯密特觸發(fā)器、一個(gè)反相器、一個(gè)輸入端nc3和一個(gè)輸出端Reset組成，斯密特觸發(fā)器由三個(gè)NMOS管M8、M9、M10和一個(gè)PMOS管M11組成，M8的源極連接到gnd上，它的漏極和M9的源極、M10的源極相連于n2點(diǎn)，它的柵極和M9、M10的柵極相連作為輸入端nc3，連接到開(kāi)關(guān)電容電路的nc3點(diǎn)；M9的漏極和M10的柵極、M11的漏極相連于n3點(diǎn)，M11的源極和阱連接電源vdd；反相器的輸入端連接n3點(diǎn)，它的輸出端作為Reset輸出端。
5.如權(quán)利要求2所述的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，其特征在于，所述的開(kāi)關(guān)電容電路由一個(gè)開(kāi)關(guān)電容C1和一個(gè)積分電容C3，及兩個(gè)非同相開(kāi)關(guān)M1和M2組成。
全文摘要
一種時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路，包括開(kāi)關(guān)電容電路，其兩個(gè)輸入端連接與時(shí)鐘相關(guān)的控制信號(hào)，輸出端連接上電復(fù)位信號(hào)輸出電路；開(kāi)關(guān)控制信號(hào)產(chǎn)生電路，其輸入端連接時(shí)鐘信號(hào)，輸出端分別連接開(kāi)關(guān)電容的非同相開(kāi)關(guān)控制端；上電復(fù)位信號(hào)輸出電路，其輸入端連接開(kāi)關(guān)電容電路的輸出端，輸出端輸出Reset信號(hào)。本發(fā)明采用開(kāi)關(guān)電容代替現(xiàn)有簡(jiǎn)單RC延時(shí)的時(shí)鐘同步上電復(fù)位信號(hào)產(chǎn)生電路中的電阻，開(kāi)關(guān)電容在時(shí)鐘到來(lái)之前它的電阻無(wú)窮大，在積分電容上的電荷保持為零，當(dāng)時(shí)鐘到來(lái)以后，開(kāi)關(guān)電容的電阻被降低到一個(gè)有限值，在經(jīng)過(guò)幾個(gè)時(shí)鐘周期后，積分電容上的電壓升高到一定的值，其它后續(xù)電路反轉(zhuǎn)，復(fù)位信號(hào)轉(zhuǎn)為無(wú)效，完成上電復(fù)位過(guò)程。本發(fā)明電路具有可靠性高，結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。
文檔編號(hào)G06F1/24GK1743999SQ20041005409
公開(kāi)日2006年3月8日 申請(qǐng)日期2004年8月30日 優(yōu)先權(quán)日2004年8月30日
發(fā)明者劉家洲 申請(qǐng)人:上海貝嶺股份有限公司