專利名稱：整合型pci接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PCI接口，尤指一種整合型PCI接口，其主要是將單功能芯片的要求信號接腳、應(yīng)許信號接腳、及裝置初始化選擇信號接腳連接到多功能芯片，并利用多功能芯片中的仲裁器進(jìn)行仲裁，可有效整合不同芯片并可大幅降低生產(chǎn)成本。
背景技術(shù)：
隨著信息科技的高度發(fā)展，信息產(chǎn)品不斷推陳出新，而多數(shù)的人們也希望購買一個(gè)產(chǎn)品能夠擁有較多的功能，于是多數(shù)的廠商也愿意將更多功能整合于一個(gè)產(chǎn)品的中，藉以爭取更多的商機(jī)。
以往，業(yè)界最常運(yùn)用的方式如圖1所示。其主要是于一設(shè)置有多個(gè)功能芯片的PCI接口12上設(shè)置一橋接器125，并利用橋接器125連接PCI總線10，再將該多個(gè)功能芯片(如第一芯片121與第二芯片123)分別以第一總線14與第二總線16連接到橋接器125。其中，第一總線14與第二總線16包含有與PCI總線10相同的信號線，各包含有裝置初始化選擇(Initialization device select；IDSEL)信號線(如IDSEL1信號線141、IDSL2信號線161)、要求(request；REQ)信號線(如REQ1信號線143、REQ2信號線163)、應(yīng)許(grant；GNT)信號線(如GNT1信號線145、GNT2信號線165)及其它如地址/數(shù)據(jù)總線(address/data bus；AD bus)與各式接口信號。
當(dāng)?shù)谝恍酒?21欲使用PCI總線10時(shí)，必須通過REQ1信號線143向橋接器125發(fā)出一要求信號，而由橋接器125內(nèi)部的仲裁器(未顯示)決定是否同意其使用PCI總線10；若同意，則通過GNT1信號線145發(fā)出一同意信號到第一芯片121，而由第一芯片121取得PCI總線10的使用權(quán)。
當(dāng)系統(tǒng)欲存取第一芯片121時(shí)，橋接器125通過IDSEL1信號線141發(fā)出一存取信號到第一芯片121，然后即可通過地址/數(shù)據(jù)總線與其它接口信號進(jìn)行一對第一芯片121存取的周期。當(dāng)?shù)诙酒?23欲使用PCI總線10或系統(tǒng)要對第二芯片123進(jìn)行存取時(shí)，則可經(jīng)由相同的程序進(jìn)行操作。
利用上述的技術(shù)，雖可達(dá)到整合多個(gè)芯片于同一PCI接口的目的，然而，目前業(yè)界大部分只在一PCI接口上整合兩種功能芯片，如此便需設(shè)置一個(gè)橋接器，不僅在功能上有所浪費(fèi)，而其制作成本亦相對較高。

發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種整合型PCI接口，可利用多功能芯片與單功能芯片的特性，藉以解決現(xiàn)有技術(shù)的缺憾。
本發(fā)明的次要目的，在于提供一種整合型PCI接口，其主要是變更多功能芯片仲裁器的設(shè)計(jì)，將其仲裁的數(shù)目加以擴(kuò)充，而可進(jìn)行整合后的仲裁工作。
本發(fā)明的又一目的，在于提供一種整合型PCI接口，可于多功能芯片增設(shè)腳位，藉以連接單功能芯片，可節(jié)省設(shè)置橋接器的成本。
為了達(dá)成上述及其它的目的，本發(fā)明提供一種整合型PCI接口，其主要構(gòu)造是包含有一多功能芯片，包含有多個(gè)功能電路與一仲裁器；一第一信號線組，包合有PCI接口的各種信號，將多功能芯片連接至一PCI總線；一單功能芯片；及一第二信號線組，包含有要求信號線、應(yīng)許信號線、裝置初始化選擇信號線及其它PCI接口所需的各種信號；其中，第二信號線組中的要求信號線、應(yīng)許信號線、裝置初始化選擇信號線連接單功能芯片與多功能芯片，而其它信號線則將單功能芯片連接至PCI總線，可達(dá)成整合不同芯片的目的并可降低制作成本。
另外，本發(fā)明尚可提供一種整合型PCI接口，其主要構(gòu)造是包含有一第一單功能芯片，包含有一功能電路與一仲裁器；一第一信號線組，包含有PCI接口的各種信號，將第一單功能芯片連接至一PCI總線；一第二單功能芯片；及一第二信號線組，包含有要求信號線、應(yīng)許信號線、裝置初始化選擇信號線及其它PCI接口所需的各種信號；其中，第二信號線組中的要求信號線、應(yīng)許信號線、裝置初始化選擇信號線連接第二單功能芯片與第一單功能芯片，而其它信號線則將第二單功能芯片連接至PCI總線，可達(dá)成整合不同芯片的目的并可降低制作成本。


下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)說明。
圖1為公知整合型PCI接口的電路構(gòu)造示意圖；圖2為本發(fā)明一較佳實(shí)施例的電路方塊示意圖；圖3為本發(fā)明另一實(shí)施例的電路方塊示意圖。
10 PCI總線12 PCI接口121 第一芯片 123 第二芯片125 橋接器 14 第一總線141 IDSEL1信號線 143 REQ1信號線145 GNT1信號線 16 第二總線161 IDSEL2信號線 163 REQ2信號線165 GNT2信號線20 PCI總線22 PCI接口24 第一芯片 24 第一功能電路243 第二功能電路 245 仲裁器247 緩存器 26 第二芯片28 第一信號線組 281 IDSEL信號線283 REQ信號線 285 GNT信號線
29 第二信號線組291 EXIDSEL信號線293 EXREQ信號線 295 EXGNT信號線32 第一芯片321 功能電路323 仲裁器 325 緩存器具體實(shí)施方式
首先，請參閱圖2，是本發(fā)明一較佳實(shí)施例的電路方塊示意圖。如圖2所示，本發(fā)明的PCI接口主要包含有一第一芯片24及一第二芯片26。其中，第一芯片24是一多功能芯片，包含有一仲裁器245、一緩存器247及多個(gè)功能電路。以兩個(gè)功能電路為例，如第一功能電路241及第二功能電路243，則仲裁器245的設(shè)計(jì)應(yīng)比功能電路的數(shù)目多一，而成為三對一的仲裁器。第一芯片24以第一信號線組28連接PCI總線20，其中包含有裝置初始化選擇(initialization device select；IDSEL)信號線281、要求(request；REQ)信號線283、應(yīng)許(grant；GNT)信號線285及其它如地址/數(shù)據(jù)總線(address/databus；AD bus)與各式接口信號。
第二芯片26則為一單功能芯片，以一第二信號線組29連接PCI總線20與第一芯片24。第二信號線組29同樣具備裝置初始化選擇(EXIDSEL)信號線29、要求(EXREQ)信號線293、應(yīng)許(EXGNT)信號線295及其它如地址/數(shù)據(jù)總線(address/adtabus；AD bus)與各式接口信號。其中，EXIDSEL信號線291、EXREQ信號線293與EXGNT信號線295連接于第一芯片24額外設(shè)置的三個(gè)腳位，而其它如地址/數(shù)據(jù)總線與各式接口信號則連接至PCI總線20。
由于多功能芯片的緩存器247中，原本就記錄芯片為多功能芯片，故系統(tǒng)在初始化時(shí)取得緩存器247中的記錄后，就會(huì)一一掃描存取PCI接口22上的各個(gè)功能電路。當(dāng)系統(tǒng)欲通過PCI總線20存取第一芯片24中的第一功能電路241或第二功能電路243時(shí)，可通過IDSEL信號線281向第一芯片24傳送一通知信號，并以地址/數(shù)據(jù)總線中第8到第IO位的信號線(AD[10:8])傳遞功能數(shù)(function number)信號，而仲裁器245則依譯碼所得的功能數(shù)將來自PCI總線20的存取動(dòng)作指向第一功能電路241(功能數(shù)為0時(shí))或第二功能電路(功能數(shù)為1時(shí))。各功能電路欲通過PCI總線20對系統(tǒng)傳輸數(shù)據(jù)時(shí)，則是先向仲裁器245發(fā)出要求信號，仲裁器245依其仲裁順序通過REQ信號線283向系統(tǒng)發(fā)出要求信號，待系統(tǒng)經(jīng)由GNT信號線285發(fā)出應(yīng)許信號后，再應(yīng)許該功能電路的要求，并把PCI總線20的使用權(quán)指定給該功能電路使用。
當(dāng)系統(tǒng)欲存取第二芯片26，同樣以IDSEL信號線向第一芯片24傳送一通知信號，并傳遞功能數(shù)2。此時(shí)，仲裁器245通過EXIDSEL信號線291將通知信號轉(zhuǎn)送至第二芯片26，第二芯片26將被致能(enable)，而系統(tǒng)則可通過第二信號線組29對第二芯片26進(jìn)行存取的動(dòng)作。第二芯片26欲通過PCI總線20對系統(tǒng)傳輸數(shù)據(jù)時(shí)，則是先以EXREQ信號線293向第一芯片24的仲裁器245發(fā)出要求信號，仲裁器245依其仲裁順序通過REQ信號線283向系統(tǒng)發(fā)出要求信號，待系統(tǒng)經(jīng)由GNT信號線285發(fā)出應(yīng)許信號后，再將應(yīng)許信號以EXGNT信號線295轉(zhuǎn)送到第二芯片26。如此，第二芯片26即可獲得PCI總線20的使用權(quán)。
利用相同的原理，亦可在PCI接口22上同時(shí)整合多個(gè)單功能芯片(未顯示)，將連接各單功能芯片的裝置初始化選擇信號線、要求信號線及應(yīng)許信號線分別連接到第一芯片24，并對應(yīng)修改第一芯片24中仲裁器245的仲裁數(shù)目，即可使整合多個(gè)單功能芯片的接口正確運(yùn)作。
最后，請參閱圖3，是本發(fā)明另一實(shí)施例的電路方塊示意圖。如圖3所示，其主要架構(gòu)與圖2所示實(shí)施例大致相同，惟其第一芯片32是一單功能芯片，故其內(nèi)部僅包含有一個(gè)功能電路321。為了適應(yīng)第二芯片26整合后的需求而需增設(shè)一仲裁器323，藉以進(jìn)行二對一的仲裁，而其緩存器325中的記錄則應(yīng)修改為多功能芯片。
利用此一構(gòu)造，系統(tǒng)在初始化時(shí)讀取緩存器325中的記錄，即可得知PCI接口22為多功能接口，進(jìn)而一一掃描存取接口上存在的功能電路。當(dāng)系統(tǒng)欲通過PCI總線20存取第一芯片32中的功能電路321時(shí)，可通過IDSEL信號線281向第一芯片32傳送一通知信號，并以地址/數(shù)據(jù)總線傳遞功能數(shù)0，而仲裁器323則將來自PCI總線20的存取動(dòng)作指向功能電路321。第一芯片32欲通過PCI總線20對系統(tǒng)傳輸數(shù)據(jù)時(shí)，則是先由功能電路321向仲裁器323發(fā)出要求信號，仲裁器323依其仲裁順序通過REQ信號線283向系統(tǒng)發(fā)出要求信號，等系統(tǒng)經(jīng)由GNT信號線285發(fā)出應(yīng)許信號后，再應(yīng)許功能電路321的要求，并把PCI總線20的使用權(quán)指定給功能電路321使用。
當(dāng)系統(tǒng)欲存取第二芯片26，同樣以IDSEL信號線向第一芯片32傳送一通知信號，并傳遞功能數(shù)1。此時(shí)，仲裁器323通過EXIDSEL信號線291將通知信號轉(zhuǎn)送至第二芯片26，第二芯片26將被致能，而系統(tǒng)則可通過第二信號線組29對第二芯片26進(jìn)行存取的動(dòng)作。第二芯片26欲通過PCI總線20對系統(tǒng)傳輸數(shù)據(jù)時(shí)，則是先以EXREQ信號線293向第一芯片32的仲裁器323發(fā)出要求信號，仲裁器323依其仲裁順序通過REQ信號線283向系統(tǒng)發(fā)出要求信號，待系統(tǒng)經(jīng)由GNT信號線285發(fā)出應(yīng)許信號后，再將應(yīng)許信號以EXGNT信號線295轉(zhuǎn)送到第二芯片26。如此，第二芯片26即可獲得PCI總線20的使用權(quán)。
同樣的，本實(shí)施例的原理亦可運(yùn)用于整合多個(gè)單功能芯片(未顯示)的實(shí)施例，將連接各單功能芯片的裝置初始化選擇信號線、要求信號線及應(yīng)許信號線分別連接到第一芯片32，并對應(yīng)修改第一芯片32中仲裁器323的仲裁數(shù)目，即可使整合多個(gè)單功能芯片的接口正確運(yùn)作。
利用上述的構(gòu)造，即可在不使用橋接器的情況下，經(jīng)由功能芯片中部份設(shè)計(jì)簡單的變更，即可達(dá)到整合不同芯片的效果，可大幅降低產(chǎn)品的制作成本。另外，上述各實(shí)施例中的第二芯片26，或是其它整合的單功能芯片，若采用不具譯碼功能數(shù)的設(shè)計(jì)，則可進(jìn)一步避免系統(tǒng)因譯碼功能數(shù)而發(fā)生錯(cuò)誤的機(jī)會(huì)。
綜上所述，本發(fā)明是有關(guān)于一種PCI接口，尤指一種整合型PCI接口，其主要是將單功能芯片的要求信號接腳、應(yīng)許信號接腳、及裝置初始化選擇信號接腳連接到多功能芯片，并利用多功能芯片中的仲裁器進(jìn)行仲裁，可有效整合不同芯片并可大幅降低生產(chǎn)成本。
惟以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用來限定本發(fā)明實(shí)施的范圍，即凡依本發(fā)明申請專利要求范圍所述的形狀、構(gòu)造、特征、精神及方法所為的均等變化與修飾，均應(yīng)包括于本發(fā)明的專利要求范圍內(nèi)。
權(quán)利要求
1.一種整合型PCI接口，其特征在于，該P(yáng)CI接口主要構(gòu)造是包含有一多功能芯片，包含有多個(gè)功能電路與一仲裁器；一第一信號線組，包含有PCI接口的各種信號，將多功能芯片連接至一PCI總線；一單功能芯片；及一第二信號線組，包含有要求信號線、應(yīng)許信號線、裝置初始化選擇信號線及其它PCI接口所需的各種信號；其中，第二信號線組中的要求信號線、應(yīng)許信號線、裝置初始化選擇信號線連接單功能芯片與多功能芯片，而其它信號線則將單功能芯片連接至PCI總線。
2.按照權(quán)利要求1所述的整合型PCI接口，其特征在于，其中該多功能芯片的仲裁器可仲裁的數(shù)目比多功能芯片的功能數(shù)目多一。
3.按照權(quán)利要求1所述的整合型PCI接口，其特征在于，其中該單功能芯片不譯碼功能數(shù)。
4.按照權(quán)利要求1所述的整合型PCI接口，其特征在于，可整合至少一單功能芯片。
5.按照權(quán)利要求4所述的整合型PCI接口，其特征在于，其中該仲裁器可仲裁的數(shù)目是對應(yīng)于多功能芯片的功能電路數(shù)目與單功能芯片數(shù)目的總合。
6.一種整合型PCI接口，其特征在于，該P(yáng)CI接口主要構(gòu)造是包含有一第一單功能芯片，包含有一功能電路與一仲裁器；一第一信號線組，包含有PCI接口的各種信號，將第一單功能芯片連接至一PCI總線；一第二單功能芯片；及一第二信號線組，包含有要求信號線、應(yīng)許信號線、裝置初始化選擇信號線及其它PCI接口所需的各種信號；其中，第二信號線組中的要求信號線、應(yīng)許信號線、裝置初始化選擇信號線連接第二單功能芯片與第一單功能芯片，而其它信號線則將第二單功能芯片連接至PCI總線。
7.按照權(quán)利要求6所述的整合型PCI接口，其特征在于，其中該第二單功能芯片不譯碼功能數(shù)。
8.按照權(quán)利要求6所述的整合型PCI接口，其特征在于，其中該第一單功能芯片包含有一緩存器，該緩存器記錄第一單功能芯片為一多功能芯片。
9.按照權(quán)利要求6所述的整合型PCI接口，其特征在于，可整合至少一單功能芯片。
10.按照權(quán)利要求9所述的整合型PCI接口，其特征在于，其中該仲裁器可仲裁的數(shù)目是對應(yīng)于功能芯片的數(shù)目。
全文摘要
本發(fā)明涉及了一種PCI接口，尤指一種整合型PCI接口，其主要構(gòu)造是包含有一多功能芯片、一第一信號線組、一單功能芯片及一第二信號線組，其中多功能芯片包含有多個(gè)功能電路與一仲裁器；第一及第二信號線組各包含有PCI接口的各種信號；第一信號線組將多功能芯片連接至一PCI總線；第二信號線組中，要求信號線、應(yīng)許信號線、及裝置初始化選擇信號線連接多功能芯片與單功能芯片，而其它信號線則將單功能芯片連接到PCI總線；利用多功能芯片中的仲裁器而可達(dá)到整合功效，并可大幅降低生產(chǎn)成本。
文檔編號G06F13/40GK1601505SQ20041008075
公開日2005年3月30日 申請日期2004年10月8日 優(yōu)先權(quán)日2004年10月8日
發(fā)明者賴清蒼, 徐榮燦 申請人:威盛電子股份有限公司