專利名稱：外圍設(shè)備互連總線除錯(cuò)裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種除錯(cuò)裝置及方法，尤指一種外圍設(shè)備互連(PCI)總線的除錯(cuò)裝置及方法。
背景技術(shù)：
圖1所示的是在2003年2月25日公告的US Pat No.6526525專利中揭露的計(jì)算機(jī)系統(tǒng)使用PCI的一種硬件架構(gòu)圖。中央處理器10經(jīng)由主橋接器(host bridge)12耦接到PCI總線14。PCI總線14則可以耦接多個(gè)PCI相容的周邊設(shè)備的主控器(master)，其可以為如圖所示的圖形適配器13a，擴(kuò)展總線橋接器13b與小型計(jì)算機(jī)系統(tǒng)主總線適配器(SCSI hostbus adapter)13c等等。每一主控器均可以送出請(qǐng)求信號(hào)(request，RST)請(qǐng)求適用PCI總線14，而主橋接器12中的仲裁器(arbiter)則可送出同意信號(hào)(grant，GNT)給主控器，同意其使用PCI總線14。
PCI相容裝置(如主控器或晶片集chipset中的北橋)之間的數(shù)據(jù)傳送主要由下列的控制信號(hào)所控制。周期幀(cycle frame，F(xiàn)RAME)由起始器(其可以使主控器或北橋)所送出，用以指示一存取操作的開(kāi)始與持續(xù)期間。FRAME信號(hào)送出時(shí)，表示通過(guò)PCI總線的數(shù)據(jù)交易開(kāi)始進(jìn)行。此時(shí)，地址線AD便會(huì)在地址周期期間送出有效地址(validaddress)，同時(shí)會(huì)在命令字節(jié)致能信號(hào)(command/byte enable，C/BE[3:0])線送出有效的總線命令(滿足PCI規(guī)格)，用以對(duì)目標(biāo)裝置指出起始器所要求的數(shù)據(jù)交易形態(tài)，其中命令字節(jié)致能信號(hào)線以4位編碼構(gòu)成16種不同的命令，其在PCI規(guī)格中有詳細(xì)定義。緊接所送出的有效地址后，地址線AD便送出要傳送的數(shù)據(jù)，此期間成為數(shù)據(jù)周期，同時(shí)于C/BE線送出字節(jié)致能信號(hào)，藉以傳送數(shù)據(jù)。當(dāng)FRAME信號(hào)停止送出，就表示交易狀態(tài)為最后一筆數(shù)據(jù)傳送，或是已經(jīng)完成數(shù)據(jù)傳送。起始器備妥信號(hào)(initiator ready，IRDY)與目標(biāo)備妥信號(hào)(target ready，TRDY)兩者配合使用，用以分別指示起始裝置與目標(biāo)裝置已經(jīng)備妥而可以進(jìn)行數(shù)據(jù)傳送。在一讀取動(dòng)作進(jìn)行時(shí)，IRDY信號(hào)表示起始器準(zhǔn)備好接收數(shù)據(jù)；而在進(jìn)行一寫(xiě)入操作時(shí)，TRDY信號(hào)表示目標(biāo)裝置準(zhǔn)備好接收數(shù)據(jù)。停止信號(hào)(stop，STOP)，用以指示目標(biāo)裝置要求起始器停止目前的數(shù)據(jù)交易行為。
圖2是在2003年2月25日公告的US Pat No.6526525專利中揭露的PCI在進(jìn)行讀取操作時(shí)各種控制信號(hào)的一時(shí)序圖。以PCI總線進(jìn)行并完成數(shù)據(jù)轉(zhuǎn)移的期間稱為一總線交易周期(bus transaction)20，其包括一地址周期(address phase)22與多個(gè)數(shù)據(jù)周期(data phase)，如24a，24b與24c。每一個(gè)數(shù)據(jù)周期24a/b/c又分別分為等待周期(wait cycle)26a/b/c與資料轉(zhuǎn)移周期(data transfer cycle)28a/b/c。參照第2圖的時(shí)序圖，以一讀取操作簡(jiǎn)單說(shuō)明PCI總線上的操作以及第一圖所述的PCI規(guī)格控制信號(hào)的作用。
在周期T1時(shí)，起始器送出FRAME信號(hào)，表示一數(shù)據(jù)轉(zhuǎn)移將開(kāi)始進(jìn)行，并在AD線送出開(kāi)始地址(start address)，用以指定一目標(biāo)裝置，同時(shí)于C/BE線送出一讀取命令。緊接著送出的讀取命令，C/BE線會(huì)送出字節(jié)致能信號(hào)，此字節(jié)致能信號(hào)在整個(gè)數(shù)據(jù)周期期間(包括24a，24b與24c)會(huì)一直持續(xù)送出。在周期T2時(shí)，起始器送出備妥信號(hào)IRDY，表示可以開(kāi)始收送數(shù)據(jù)，然此時(shí)目標(biāo)裝置并未能備妥，此時(shí)期為數(shù)據(jù)周期24a的等待周期26a，即起始器等待目標(biāo)裝置將資料備妥。在周期T3時(shí)，目標(biāo)裝置已經(jīng)被妥并且送出備妥信號(hào)TRDY，因此在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28a期間，起始器從目標(biāo)裝置讀取數(shù)據(jù)。目標(biāo)裝置在周期T4結(jié)束送出TRDY信號(hào)，以表示結(jié)束數(shù)據(jù)傳送，并且開(kāi)始準(zhǔn)備第二筆數(shù)據(jù)，此時(shí)為數(shù)據(jù)周期24b的等待周期26b。在周期T5時(shí)，TRDY再度送出，表示數(shù)據(jù)已經(jīng)備妥，并在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28b期間，起始器從目標(biāo)裝置讀取數(shù)據(jù)。當(dāng)起始器來(lái)不及讀取數(shù)據(jù)時(shí)，起始器與周期T6結(jié)束送出IRDY信號(hào)，此時(shí)因?yàn)門(mén)RDY信號(hào)仍送出，所以此等待周期26c由起始器所發(fā)送。等起始器備妥后，于周期T7再送出IRDY信號(hào)，此時(shí)在IRDY與TRDY信號(hào)均送出的數(shù)據(jù)轉(zhuǎn)移周期28c期間，起始器從目標(biāo)裝置讀取數(shù)據(jù)。至此，完成一讀取操作。
對(duì)于一計(jì)算機(jī)系統(tǒng)，在接通電源后利用主板中BIOS的自我檢查程序即上電自檢(Power On Self Test)對(duì)系統(tǒng)內(nèi)的設(shè)備進(jìn)行檢測(cè)。當(dāng)設(shè)備出現(xiàn)故障或系統(tǒng)無(wú)法正常運(yùn)作時(shí)，一般通過(guò)傳統(tǒng)的除錯(cuò)卡來(lái)解決。在傳統(tǒng)的除錯(cuò)卡上，設(shè)有顯示器以及驅(qū)動(dòng)信號(hào)呈高低電壓的線路，以適時(shí)地暫停系統(tǒng)的運(yùn)作。透過(guò)除錯(cuò)卡上的顯示器，顯示出總線上的資料內(nèi)容，從而順序地檢測(cè)出計(jì)算機(jī)系統(tǒng)的問(wèn)題所在。然而該傳統(tǒng)的除錯(cuò)卡均應(yīng)用在工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線(Industry Standard Architecture BUS)上，通過(guò)一用來(lái)結(jié)束ISA總線周期的IOCHRDY信號(hào)強(qiáng)迫維持在低電平，以達(dá)到延長(zhǎng)該總線周期的目的，從而將總線上的信號(hào)內(nèi)容顯示在顯示器上進(jìn)行檢視。
但現(xiàn)今ISA總線將逐漸被PCI總線所取代，從而導(dǎo)致傳統(tǒng)的ISA總線除錯(cuò)卡無(wú)從適用。而且目前在市面上出現(xiàn)的PCI顯示卡并沒(méi)有中斷功能，仍必須借助ISA總線周期的IOCHRDY信號(hào)來(lái)實(shí)現(xiàn)。如果碰到?jīng)]有ISA總線插槽的主板則無(wú)法進(jìn)行除錯(cuò)維修，因此，研發(fā)應(yīng)用于PCI總線上的除錯(cuò)卡成了必然趨勢(shì)。
所以，針對(duì)越來(lái)越廣泛應(yīng)用的PCI總線，以及滿足用戶即時(shí)檢視、診斷系統(tǒng)設(shè)備的要求，需要提供一種PCI總線除錯(cuò)裝置及方法，使得總線周期期間鎖存的地址、數(shù)據(jù)等信號(hào)狀態(tài)得以一直顯示于顯示器上，從而為系統(tǒng)設(shè)備除錯(cuò)提供依據(jù)。

發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種外圍設(shè)備互連(PCI)總線除錯(cuò)裝置，使得總線周期期間鎖存的地址、數(shù)據(jù)等信號(hào)狀態(tài)得以一直顯示于顯示器上，從而為系統(tǒng)設(shè)備除錯(cuò)提供依據(jù)。該裝置包括一地址/數(shù)據(jù)鎖存&譯碼電路、一地址/數(shù)據(jù)譯碼電路、一單步運(yùn)行電路及一系統(tǒng)資料顯示電路。地址/數(shù)據(jù)鎖存及譯碼電路，用于鎖存在PCI總線周期內(nèi)上電自檢產(chǎn)生的二進(jìn)制地址及數(shù)據(jù)，并將該二進(jìn)制地址及數(shù)據(jù)進(jìn)行譯碼。單步運(yùn)行控制電路，用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路的執(zhí)行，使得譯碼后的地址及數(shù)據(jù)處于顯示并保持狀態(tài)。系統(tǒng)資料顯示電路，用于將來(lái)自地址/數(shù)據(jù)鎖存及譯碼電路的地址及數(shù)據(jù)進(jìn)行顯示。
本發(fā)明還提供一種外圍設(shè)備互連(PCI)總線除錯(cuò)方法，該方法包括以下步驟(a)將PCI總線控制信號(hào)Frame#維持在低電平；(b)產(chǎn)生一第一、第二低電平單步運(yùn)行控制信號(hào)Change#、Same#進(jìn)行PCI總線上地址及數(shù)據(jù)的鎖存與譯碼；(c)顯示并保持譯碼后的PCI總線上地址及數(shù)據(jù)；(d)產(chǎn)生一第三高電平單步運(yùn)行控制信號(hào)End及(e)將第三單步運(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖?；?f)將第三單步運(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖角耶a(chǎn)生一第四低電平單步運(yùn)行控制信號(hào)Toggle#。
利用本發(fā)明實(shí)現(xiàn)總線周期期間鎖存的地址、數(shù)據(jù)等信號(hào)狀態(tài)得以一直顯示于顯示器上，從而為系統(tǒng)設(shè)備除錯(cuò)提供依據(jù)。

圖1是計(jì)算機(jī)系統(tǒng)中使用PCI的一種硬件架構(gòu)圖。
圖2是PCI在進(jìn)行讀取操作時(shí)各種控制信號(hào)的一時(shí)序圖。
圖3是本發(fā)明PCI總線除錯(cuò)裝置與計(jì)算機(jī)系統(tǒng)的連接關(guān)系圖。
圖4是本發(fā)明PCI總線除錯(cuò)裝置的主要構(gòu)成部件圖。
圖5是本發(fā)明PCI總線除錯(cuò)裝置中單步運(yùn)行控制電路針對(duì)特定地址除錯(cuò)時(shí)所產(chǎn)生的控制信號(hào)及狀態(tài)變換圖。
圖6是本發(fā)明PCI總線除錯(cuò)裝置中單步運(yùn)行控制電路針對(duì)任意地址除錯(cuò)時(shí)所產(chǎn)生的控制信號(hào)及狀態(tài)變換圖。
圖7是本發(fā)明PCI總線除錯(cuò)方法針對(duì)特定地址除錯(cuò)的主要作業(yè)流程圖。
圖8是本發(fā)明PCI總線除錯(cuò)方法針對(duì)任意地址除錯(cuò)的主要作業(yè)流程圖。
具體實(shí)施方式如圖3所示，是本發(fā)明PCI總線除錯(cuò)裝置與計(jì)算機(jī)系統(tǒng)的連接關(guān)系圖。計(jì)算機(jī)系統(tǒng)包括一中央處理器10，一系統(tǒng)存儲(chǔ)器11，一北橋12，及一PCI插槽13。中央處理器10用于控制計(jì)算機(jī)系統(tǒng)的操作，例如指令的讀取、指令的執(zhí)行、系統(tǒng)存儲(chǔ)器11的訪問(wèn)、數(shù)據(jù)的輸入/輸出等。系統(tǒng)存儲(chǔ)器11用于存儲(chǔ)系統(tǒng)指令及數(shù)據(jù)。北橋12用于同步中央處理器10與其它系統(tǒng)設(shè)備之間的通信。PCI插槽13用于提供一PCI總線界面進(jìn)行功能擴(kuò)展，例如接入網(wǎng)卡、繪圖卡或PCI除錯(cuò)裝置14。在本發(fā)明中PCI插槽13接入PCI除錯(cuò)裝置14進(jìn)行系統(tǒng)設(shè)備除錯(cuò)。
如圖4所示，是本發(fā)明PCI總線除錯(cuò)裝置的主要構(gòu)成部件圖。PCI除錯(cuò)裝置14包括一地址/數(shù)據(jù)鎖存及譯碼電路140，一單步運(yùn)行控制電路141及一系統(tǒng)資料顯示電路142。地址/數(shù)據(jù)鎖存及譯碼電路140用于鎖存在PCI總線周期內(nèi)POST產(chǎn)生的二進(jìn)制地址及數(shù)據(jù)，并將該二進(jìn)制地址及數(shù)據(jù)譯碼成16進(jìn)制地址及數(shù)據(jù)傳送給系統(tǒng)資料顯示電路142。單步運(yùn)行控制電路141用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路140的執(zhí)行，使得譯碼后的16進(jìn)制地址及數(shù)據(jù)處于顯示并保持狀態(tài)，從而為測(cè)試人員進(jìn)行除錯(cuò)提供依據(jù)。該單步運(yùn)行控制電路141包括一單步控制信號(hào)產(chǎn)生電路1410，一地址比較電路1411及一切換開(kāi)關(guān)1413。單步控制信號(hào)產(chǎn)生電路1410用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)如Change#，Same#，End_cycle#，Toggle#，控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路140的執(zhí)行。每個(gè)單步運(yùn)行控制信號(hào)各有兩個(gè)值即為0與1，其中Change#，Same#，Toggle#為0表示該單步運(yùn)行控制信號(hào)有效，反之為無(wú)效；End_cycle#為0表示該單步運(yùn)行控制信號(hào)無(wú)效，反之為有效。單步運(yùn)行狀態(tài)包括一起始狀態(tài)S0，一抓值狀態(tài)S1，一偵錯(cuò)狀態(tài)S2及一重置狀態(tài)S3。單步運(yùn)行控制信號(hào)與單步運(yùn)行狀態(tài)之間的具體控制變換關(guān)系參照?qǐng)D5與圖6。地址比較電路1411用于在抓值狀態(tài)S1時(shí)比較PCI總線上抓取的地址與預(yù)先設(shè)定的地址是否相同，如果不同則單步運(yùn)行控制信號(hào)產(chǎn)生電路產(chǎn)生Change#＝0及Same#＝1信號(hào)，將當(dāng)前抓值狀態(tài)S1變換到起始狀態(tài)S0；如果相同則單步運(yùn)行控制信號(hào)產(chǎn)生電路產(chǎn)生Change#＝0及Same#＝0信號(hào)，將當(dāng)前抓值狀態(tài)S1變換到偵錯(cuò)狀態(tài)S2。切換開(kāi)關(guān)1413用于在重置狀態(tài)S3時(shí)觸發(fā)單步運(yùn)行控制信號(hào)產(chǎn)生電路產(chǎn)生Toggle#＝0及End_cycle#＝0信號(hào)，將當(dāng)前重置狀態(tài)S3變換到起始狀態(tài)S0，即表示一個(gè)完整的單步運(yùn)行結(jié)束，下一個(gè)新的單步運(yùn)行開(kāi)始。系統(tǒng)資料顯示電路142用于將地址/數(shù)據(jù)鎖存及譯碼電路140產(chǎn)生的16進(jìn)制地址及數(shù)據(jù)通過(guò)其上的七段顯示管(圖中未標(biāo)示)進(jìn)行顯示。
如圖5所示，是本發(fā)明PCI總線除錯(cuò)裝置中單步運(yùn)行控制電路針對(duì)特定地址除錯(cuò)時(shí)所產(chǎn)生的控制信號(hào)及狀態(tài)變換圖。在起始狀態(tài)S0，PCI總線控制信號(hào)Frame#為高電平無(wú)效，即為1。當(dāng)Frame#變?yōu)榈碗娖接行Ъ礊?，且Change#＝1時(shí)，當(dāng)前狀態(tài)由起始狀態(tài)S0進(jìn)入抓值狀態(tài)S1。當(dāng)Change#＝0且Same#＝1時(shí)，當(dāng)前狀態(tài)由抓值狀態(tài)S1返回起始狀態(tài)S0；當(dāng)Change#＝0且Same#＝0時(shí)，當(dāng)前狀態(tài)由抓值狀態(tài)S1進(jìn)入偵錯(cuò)狀態(tài)S2。在偵錯(cuò)狀態(tài)S2，PCI總線控制信號(hào)Frame#由低電平有效變?yōu)楦唠娖綗o(wú)效即為1。當(dāng)PCI總線控制信號(hào)由高電平無(wú)效變?yōu)榈碗娖接行r(shí)，當(dāng)前狀態(tài)由偵錯(cuò)狀態(tài)S2進(jìn)入重置狀態(tài)S3。在重置狀態(tài)S3，End_cycle#為1。當(dāng)End_cycle#為0時(shí)，當(dāng)前狀態(tài)由重置狀態(tài)S3進(jìn)入起始狀態(tài)S0。
如圖6所示，是本發(fā)明PCI總線除錯(cuò)裝置中單步運(yùn)行控制電路針對(duì)任意地址除錯(cuò)時(shí)所產(chǎn)生的控制信號(hào)及狀態(tài)變換圖。在起始狀態(tài)S0，PCI總線控制信號(hào)Frame#為高電平無(wú)效，即為1。當(dāng)Frame#變?yōu)榈碗娖接行Ъ礊?，且Change#＝1時(shí)，當(dāng)前狀態(tài)由起始狀態(tài)S0進(jìn)入抓值狀態(tài)S1。當(dāng)Change#＝0且Same#＝0時(shí)，當(dāng)前狀態(tài)由抓值狀態(tài)S1進(jìn)入偵錯(cuò)狀態(tài)S2。在偵錯(cuò)狀態(tài)S2，PCI總線控制信號(hào)Frame#由低電平有效變?yōu)楦唠娖綗o(wú)效即為1。當(dāng)PCI總線控制信號(hào)由高電平無(wú)效變?yōu)榈碗娖接行r(shí)，當(dāng)前狀態(tài)由偵錯(cuò)狀態(tài)S2進(jìn)入重置狀態(tài)S3。在重置狀態(tài)S3，End_cycle#為1。當(dāng)End_cycle#＝0且Toggle#＝1時(shí)，當(dāng)前狀態(tài)由重置狀態(tài)S3返回偵錯(cuò)狀態(tài)S2；當(dāng)End_cycle#＝0且Toggle#＝0時(shí)，當(dāng)前狀態(tài)由重置狀態(tài)S3進(jìn)入起始狀態(tài)S0。
如圖7所示，是本發(fā)明PCI總線除錯(cuò)方法針對(duì)特定地址除錯(cuò)的主要作業(yè)流程圖。首先，主板產(chǎn)生一RST#復(fù)位信號(hào)，同時(shí)PCI總線控制信號(hào)Frame#初始為高電平無(wú)效即為1，此時(shí)處于起始狀態(tài)S0(步驟S70)。PCI總線控制信號(hào)Frame#由高電平變?yōu)榈碗娖接行Ъ从?變?yōu)?，標(biāo)示一個(gè)PCI總線周期的開(kāi)始，此時(shí)變換到抓值狀態(tài)S1(步驟S71)。在抓值狀態(tài)S1，單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生一Change#＝1信號(hào)保持抓值狀態(tài)S1(步驟S72)。地址比較電路1411將PCI總線上的地址與預(yù)先設(shè)定的地址(例如80H)進(jìn)行比較(步驟S73)。如果PCI總線上的地址與預(yù)先設(shè)定的地址不相同，則單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生Change#＝0及Same#＝1信號(hào)，將當(dāng)前抓值狀態(tài)S1變換到起始狀態(tài)S0，即返回步驟S70(步驟S74)。如果PCI總線上的地址與預(yù)先設(shè)定的地址相同，則單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生Change#＝0及Same#＝0信號(hào)控制地址/數(shù)據(jù)鎖存及譯碼電路140對(duì)PCI總線上的地址及數(shù)據(jù)進(jìn)行鎖存并譯碼，將當(dāng)前抓值狀態(tài)S1變換到偵錯(cuò)狀態(tài)S2(步驟S75)。在偵錯(cuò)狀態(tài)S2，PCI總線控制信號(hào)Frame#處于高電平無(wú)效即為1保持偵錯(cuò)狀態(tài)S2，地址/數(shù)據(jù)鎖存及譯碼電路140將譯碼后的16進(jìn)制地址及數(shù)據(jù)經(jīng)過(guò)系統(tǒng)資料顯示電路142進(jìn)行顯示并保持，從而為測(cè)試人員除錯(cuò)提供依據(jù)(步驟S76)。PCI總線控制信號(hào)Frame#由高電平無(wú)效變?yōu)榈碗娖接行Ъ礊?，將當(dāng)前偵錯(cuò)狀態(tài)S2變換為重置狀態(tài)S3(步驟S77)。單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生End_cycle#＝1信號(hào)保持重置狀態(tài)S3(步驟S78)。單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生End_cycle#＝0信號(hào)將當(dāng)前重置狀態(tài)S3變換為起始狀態(tài)S0，即返回步驟S70表示一個(gè)完整的該單步運(yùn)行結(jié)束(步驟S79)。
如圖8所示，是本發(fā)明PCI總線除錯(cuò)方法針對(duì)任意地址除錯(cuò)的主要作業(yè)流程圖。首先，主板產(chǎn)生一RST#復(fù)位信號(hào)，同時(shí)PCI總線控制信號(hào)Frame#初始為高電平無(wú)效即為1，此時(shí)處于起始狀態(tài)S0(步驟S80)。PCI總線控制信號(hào)Frame#由高電平變?yōu)榈碗娖接行Ъ从?變?yōu)?，標(biāo)示一個(gè)PCI總線周期的開(kāi)始，此時(shí)變換到抓值狀態(tài)S1(步驟S81)。在抓值狀態(tài)S1，單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生一Change#＝1信號(hào)保持抓值狀態(tài)S1(步驟S82)。單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生Change#＝0及Same#＝0信號(hào)控制地址/數(shù)據(jù)鎖存及譯碼電路140對(duì)PCI總線上的地址及數(shù)據(jù)進(jìn)行鎖存并譯碼，將當(dāng)前抓值狀態(tài)S1變換到偵錯(cuò)狀態(tài)S2(步驟S83)。在偵錯(cuò)狀態(tài)S2，PCI總線控制信號(hào)Frame#處于高電平無(wú)效即為1保持偵錯(cuò)狀態(tài)S2，地址/數(shù)據(jù)鎖存及譯碼電路140將譯碼后的16進(jìn)制地址及數(shù)據(jù)經(jīng)過(guò)系統(tǒng)資料顯示電路142進(jìn)行顯示并保持，從而為測(cè)試人員除錯(cuò)提供依據(jù)(步驟S84)。PCI總線控制信號(hào)Frame#由高電平無(wú)效變?yōu)榈碗娖接行Ъ礊?，將當(dāng)前偵錯(cuò)狀態(tài)S2變換為重置狀態(tài)S3(步驟S85)。單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生End_cycle#＝1信號(hào)保持重置狀態(tài)S3(步驟S86)。單步運(yùn)行控制信號(hào)產(chǎn)生電路1410判斷切換開(kāi)關(guān)1413是否被觸發(fā)(步驟S87)。如果切換開(kāi)關(guān)1413未被觸發(fā)，則單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生End_cycle#＝0及Toggle#＝1信號(hào)將當(dāng)前重置狀態(tài)S3變換為偵錯(cuò)狀態(tài)S2，即返回步驟S84(步驟S88)。如果切換開(kāi)關(guān)1413被觸發(fā)，則單步運(yùn)行控制信號(hào)產(chǎn)生電路1410產(chǎn)生End_cycle#＝0及Toggle#＝0信號(hào)將當(dāng)前重置狀態(tài)S3變換為起始狀態(tài)S0，即返回步驟S80表示一個(gè)完整的該單步運(yùn)行結(jié)束(步驟S89)。
權(quán)利要求
1.一種外圍設(shè)備互連(PCI)總線除錯(cuò)裝置，可以將總線周期期間鎖存的地址、數(shù)據(jù)顯示并保持，從而為除錯(cuò)提供依據(jù)，其特征在于，該裝置包括一地址/數(shù)據(jù)鎖存及譯碼電路，用于鎖存在PCI總線周期內(nèi)上電自檢產(chǎn)生的二進(jìn)制地址及數(shù)據(jù)，并將該二進(jìn)制地址及數(shù)據(jù)進(jìn)行譯碼；單步運(yùn)行控制電路，用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路的執(zhí)行，使得譯碼后的地址及數(shù)據(jù)處于顯示并保持狀態(tài)；及一系統(tǒng)資料顯示電路，用于將來(lái)自地址/數(shù)據(jù)鎖存及譯碼電路譯碼后的地址及數(shù)據(jù)進(jìn)行顯示。
2.如權(quán)利要求1所述的PCI總線除錯(cuò)裝置，其特征在于，其中單步運(yùn)行控制電路包括一單步控制信號(hào)產(chǎn)生電路用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路的執(zhí)行。
3.如權(quán)利要求1所述的PCI總線除錯(cuò)裝置，其特征在于，其中單步運(yùn)行控制電路還包括一地址比較電路用于比較PCI總線上的地址與預(yù)先設(shè)定的地址是否相同。
4.如權(quán)利要求1所述的PCI總線除錯(cuò)裝置，其特征在于，其中單步運(yùn)行控制電路還包括一切換開(kāi)關(guān)用于觸發(fā)單步運(yùn)行控制信號(hào)產(chǎn)生電路產(chǎn)生單步運(yùn)行結(jié)束信號(hào)。
5.如權(quán)利要求1所述的PCI總線除錯(cuò)裝置，其特征在于，其中譯碼后的地址及數(shù)據(jù)可為16進(jìn)制。
6.如權(quán)利要求1所述的PCI總線除錯(cuò)裝置，其特征在于，其中單步運(yùn)行狀態(tài)包括一起始狀態(tài)、一抓值狀態(tài)、一偵錯(cuò)狀態(tài)及一重置狀態(tài)。
7.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在起始狀態(tài)PCI總線控制信號(hào)Frame#為高電平無(wú)效。
8.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在抓值狀態(tài)PCI總線控制信號(hào)Frame#為低電平有效，同時(shí)一單步運(yùn)行控制信號(hào)Change#＝1保持抓值狀態(tài)。
9.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在抓值狀態(tài)當(dāng)一單步運(yùn)行控制信號(hào)Change#＝0及Same#＝0時(shí)，地址/數(shù)據(jù)鎖存及譯碼電路鎖存并譯碼地址及數(shù)據(jù)。
10.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在偵錯(cuò)狀態(tài)PCI總線控制信號(hào)Frame#處于高電平無(wú)效，地址/數(shù)據(jù)鎖存及譯碼電路將譯碼后的地址及數(shù)據(jù)經(jīng)過(guò)系統(tǒng)資料顯示電路進(jìn)行顯示并保持。
11.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在重置狀態(tài)當(dāng)?shù)刂?數(shù)據(jù)鎖存及譯碼電路鎖存的地址為特定地址且一單步運(yùn)行控制信號(hào)End_cycle#＝0時(shí)，當(dāng)前狀態(tài)由重置狀態(tài)進(jìn)入起始狀態(tài)，表示一個(gè)單步運(yùn)行結(jié)束。
12.如權(quán)利要求6所述的PCI總線除錯(cuò)裝置，其特征在于，其中在重置狀態(tài)當(dāng)?shù)刂?數(shù)據(jù)鎖存及譯碼電路鎖存的地址為任意地址且一單步運(yùn)行控制信號(hào)End_cycle#＝0且Toggle#＝0時(shí)，當(dāng)前狀態(tài)由重置狀態(tài)進(jìn)入起始狀態(tài)，表示一個(gè)單步運(yùn)行結(jié)束。
13.一種外圍設(shè)備互連(PCI)總線除錯(cuò)方法，可以將總線周期期間鎖存的地址、數(shù)據(jù)顯示并保持，從而為除錯(cuò)提供依據(jù)，其特征在于，該方法包括如下步驟將PCI總線控制信號(hào)Frame#維持在低電平；產(chǎn)生一第一、第二低電平單步運(yùn)行控制信號(hào)Change#、Same#進(jìn)行PCI總線上地址及數(shù)據(jù)的鎖存與譯碼；顯示并保持譯碼后的PCI總線上地址及數(shù)據(jù)；產(chǎn)生一第三高電平單步運(yùn)行控制信號(hào)End_cycle#；及將第三單步運(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖?；或?qū)⒌谌龁尾竭\(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖角耶a(chǎn)生一第四低電平單步運(yùn)行控制信號(hào)Toggle#。
14.如權(quán)利要求13所述的PCI總線除錯(cuò)方法，其特征在于，其中鎖存的PCI總線上地址可為特定地址或任意地址。
15.如權(quán)利要求14所述的PCI總線除錯(cuò)方法，其特征在于，還包括步驟當(dāng)要鎖存的地址為特定地址時(shí)，比較PCI總線上地址與一預(yù)定地址，如果PCI總線上地址與預(yù)定地址不同則不鎖存該P(yáng)CI總線上地址，如果PCI總線上地址與預(yù)定地址相同則鎖存該P(yáng)CI總線上地址。
16.如權(quán)利要求14所述的PCI總線除錯(cuò)方法，其特征在于，其中當(dāng)鎖存的PCI總線上地址為特定地址且第三單步運(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖綍r(shí)，表示一個(gè)單步運(yùn)行結(jié)束。
17.如權(quán)利要求14所述的PCI總線除錯(cuò)方法，其特征在于，其中當(dāng)鎖存的PCI總線上地址為任意地址同時(shí)第三單步運(yùn)行控制信號(hào)End_cycle#變?yōu)榈碗娖角耶a(chǎn)生一第四低電平單步運(yùn)行控制信號(hào)Toggle#時(shí)，表示一個(gè)單步運(yùn)行結(jié)束。
全文摘要
一種外圍設(shè)備互連(PCI)總線除錯(cuò)裝置及方法。該裝置包括一地址/數(shù)據(jù)鎖存及譯碼電路、一地址/數(shù)據(jù)譯碼電路、一單步運(yùn)行電路及一系統(tǒng)資料顯示電路。地址/數(shù)據(jù)鎖存及譯碼電路，用于鎖存在PCI總線周期內(nèi)上電自檢產(chǎn)生的二進(jìn)制地址及數(shù)據(jù)，并將該二進(jìn)制地址及數(shù)據(jù)進(jìn)行譯碼。單步運(yùn)行控制電路，用于在PCI總線周期內(nèi)產(chǎn)生單步運(yùn)行控制信號(hào)控制單步運(yùn)行狀態(tài)的變換以及地址/數(shù)據(jù)鎖存及譯碼電路的執(zhí)行，使得譯碼后的地址及數(shù)據(jù)處于顯示并保持狀態(tài)。系統(tǒng)資料顯示電路，用于將來(lái)自地址/數(shù)據(jù)鎖存及譯碼電路的地址及數(shù)據(jù)進(jìn)行顯示。本裝置可實(shí)現(xiàn)總線周期期間鎖存的地址、數(shù)據(jù)顯示并保持于顯示器上，從而為系統(tǒng)設(shè)備除錯(cuò)提供依據(jù)。
文檔編號(hào)G06F11/32GK1797354SQ20041009186
公開(kāi)日2006年7月5日 申請(qǐng)日期2004年12月24日 優(yōu)先權(quán)日2004年12月24日
發(fā)明者王輝 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司