專利名稱：一種主機(jī)板構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種插座構(gòu)造與主機(jī)板構(gòu)造，尤指應(yīng)用于一計(jì)算機(jī)主機(jī)與一外部信號(hào)線間的插座構(gòu)造與主機(jī)板構(gòu)造。
背景技術(shù)：
請(qǐng)參見(jiàn)圖1A，是一目前常見(jiàn)計(jì)算機(jī)主機(jī)板的部份功能方塊位置配置示意圖，其中主要表示出主機(jī)板1上中央處理單元10、芯片組11(包含北橋芯片111、南橋芯片112)、高速以太網(wǎng)絡(luò)端口插座12(通常簡(jiǎn)稱為RJ-45，其構(gòu)造示意圖請(qǐng)參見(jiàn)圖1B所示)以及實(shí)體層芯片(PHY chip)13的位置配置。由圖中可清楚看出，為避開(kāi)中央處理單元10高速運(yùn)作所產(chǎn)生的高熱與噪聲干擾，實(shí)體層芯片(PHY chip)13在主機(jī)板1上的位置往往必須以盡可能遠(yuǎn)離中央處理單元10為前提，而使得實(shí)體層芯片13與高速以太網(wǎng)絡(luò)端口插座12有一段不小的距離，進(jìn)而造成其間接線131(trace)的長(zhǎng)度過(guò)長(zhǎng)。而由于該接線131(trace)上用以傳送高頻模擬信號(hào)，因此過(guò)長(zhǎng)的傳輸線(transmission line)將造成其設(shè)計(jì)時(shí)阻抗控制上的困難，無(wú)論是逆程損失(return loss)、插入損失(insertion loss)都必須列入考慮，而主機(jī)板上的交換式電源供應(yīng)器(圖中未示出)也容易對(duì)其上傳送的高頻模擬信號(hào)產(chǎn)生干擾。因此，如何改善上述現(xiàn)有手段所造成的缺陷，是發(fā)展本案的主要目的。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種主機(jī)板構(gòu)造，能夠有效縮短實(shí)體層電路與該插座間的接線距離，從而解決過(guò)長(zhǎng)的傳輸線造成的設(shè)計(jì)時(shí)阻抗控制上的困難。
為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種主機(jī)板構(gòu)造，其中，該主機(jī)板構(gòu)造包含一主機(jī)板主體；一插座，設(shè)置于該主機(jī)板主體上，其可供一信號(hào)線的插頭置入；一核心邏輯電路芯片，設(shè)置于該主機(jī)板主體上；以及一電路，設(shè)置于該主機(jī)板主體上，其電性連接于該插座與該核心邏輯電路芯片之間，該電路的位置緊鄰于該插座而設(shè)置。
如上所述的主機(jī)板構(gòu)造，其中，該插座為一網(wǎng)絡(luò)端口插座，該信號(hào)線為一網(wǎng)絡(luò)信號(hào)線，而該電路為一實(shí)體層電路。
如上所述的主機(jī)板構(gòu)造，其中，該實(shí)體層電路位于該網(wǎng)絡(luò)端口插座內(nèi)部。
如上所述的主機(jī)板構(gòu)造，其中，該插座為一高頻信號(hào)插座，該信號(hào)線為一高頻信號(hào)線，而該電路為一模擬電路。
如上所述的主機(jī)板構(gòu)造，其中，該模擬電路芯片位于該網(wǎng)絡(luò)端口插座內(nèi)部。
本實(shí)用新型還提供了一種插座構(gòu)造，其應(yīng)用于一電子產(chǎn)品與一信號(hào)線之間，該插座構(gòu)造包含一殼體，可固定于該電子產(chǎn)品的外殼上，其上具有一插座供該信號(hào)線的插頭置入；多個(gè)信號(hào)接腳，露出該殼體之外，可插置于該電子產(chǎn)品的一內(nèi)部電路上，進(jìn)而與該內(nèi)部電路完成電性連接；以及一電路板，設(shè)置于該殼體中，其上具有一電路，該電路電性連接至該插座與該多個(gè)信號(hào)接腳之間。
如上所述的插座構(gòu)造，其中，該插座為一網(wǎng)絡(luò)端口插座，該信號(hào)線為一網(wǎng)絡(luò)信號(hào)線，而該電路為一實(shí)體層電路。
如上所述的插座構(gòu)造，其中，該插座為一高頻信號(hào)插座，該信號(hào)線為一高頻信號(hào)線，而該電路為一模擬電路。
如上所述的插座構(gòu)造，其中，該實(shí)體層電路是通過(guò)該多個(gè)信號(hào)接腳與一媒體獨(dú)立接口來(lái)電性連接至該內(nèi)部電路的一芯片組。
如上所述的插座構(gòu)造，其中，該模擬電路是通過(guò)該多個(gè)信號(hào)接腳與一數(shù)字信號(hào)線來(lái)電性連接至該內(nèi)部電路上的一芯片組。
本實(shí)用新型的有益效果是，通過(guò)將該電路設(shè)置在插座內(nèi)或者主機(jī)板上接近插座的位置，可有效降低高頻模擬信號(hào)傳送時(shí)所經(jīng)過(guò)的信號(hào)線長(zhǎng)度，進(jìn)而可簡(jiǎn)化其設(shè)計(jì)時(shí)關(guān)于阻抗控制上的問(wèn)題，另外可有效降低高頻信號(hào)傳送時(shí)所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機(jī)板上交換式電源供應(yīng)器對(duì)其上傳送的高頻模擬信號(hào)所產(chǎn)生的干擾。


圖1A是一目前常見(jiàn)計(jì)算機(jī)主機(jī)板的部份功能方塊位置配置示意圖；圖1B是現(xiàn)有網(wǎng)絡(luò)端口插座的構(gòu)造剖面示意圖；圖2是改善現(xiàn)有計(jì)算機(jī)主機(jī)板配置的缺陷所發(fā)展出來(lái)的一較佳實(shí)施例功能方塊示意圖；圖3A、圖3B是本案所發(fā)展出的網(wǎng)絡(luò)端口插座一較佳實(shí)施例構(gòu)造剖面示意圖；圖4A、圖4B是分別將IEEE1394控制芯片與音效模擬電路芯片整合于IEEE1394信號(hào)線插座及聲音訊號(hào)線插座中的功能方塊示意圖。
其中，附圖標(biāo)記說(shuō)明如下主機(jī)板主體1 中央處理單元10芯片組11 北橋芯片111南橋芯片112 高速以太網(wǎng)絡(luò)端口插座12實(shí)體層芯片13 接線131主機(jī)板主體2 中央處理單元20芯片組21 網(wǎng)絡(luò)端口插座22北橋芯片211 南橋芯片212實(shí)體層芯片23 數(shù)字信號(hào)線24插孔3插座殼體39電路板30 耐高壓電容31變壓器32 實(shí)體層芯片33接腳34 通用串接總線插座35發(fā)光二極管指示器38 接腳36IEEE1394信號(hào)線插座40 聲音訊號(hào)線插座41IEEE1394控制芯片401 音效模擬電路芯片411IEEE1394數(shù)字信號(hào)線42 音效數(shù)字信號(hào)線43
具體實(shí)施方式
請(qǐng)參見(jiàn)圖2，是改善現(xiàn)有計(jì)算機(jī)主機(jī)板配置的缺陷所發(fā)展出來(lái)的較佳實(shí)施例功能方塊示意圖，由圖中所示的主機(jī)板主體2上的電路方塊配置可清楚看出，本案主要是將實(shí)體層芯片(PHY chip)23緊鄰于網(wǎng)絡(luò)端口插座22(如高速以太網(wǎng)絡(luò)端口插座、簡(jiǎn)稱為RJ-45)而設(shè)，(并且，雖未顯示于圖2，本案甚至也可以將實(shí)體層芯片23直接置入網(wǎng)絡(luò)端口插座22的殼體中)，進(jìn)而有效縮短實(shí)體層芯片(PHY chip)23與網(wǎng)絡(luò)端口插座22的距離，進(jìn)而可簡(jiǎn)化其設(shè)計(jì)時(shí)關(guān)于阻抗控制上的問(wèn)題，另外可有效降低高頻信號(hào)傳送時(shí)所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機(jī)板上交換式電源供應(yīng)器(圖中未示出)對(duì)其上傳送的高頻模擬信號(hào)所產(chǎn)生的干擾。而且由于實(shí)體層芯片(PHY chip)23與芯片組21中南橋芯片212間的數(shù)字信號(hào)線24(例如媒體獨(dú)立接口(Media Independent Interface，簡(jiǎn)稱MII))的傳輸品質(zhì)較不受傳輸線長(zhǎng)度的影響，因此本案的技術(shù)手段將可有效改善現(xiàn)有手段的缺陷。顯然地，本案針對(duì)模擬信號(hào)線較數(shù)字信號(hào)線容易受到干擾的問(wèn)題，由改變實(shí)體層芯片23的位置來(lái)縮短模擬信號(hào)線的長(zhǎng)度(甚至改變其出現(xiàn)的位置)，來(lái)盡可能降低干擾。
再請(qǐng)參見(jiàn)圖3A，圖3B，是本案所發(fā)展出的網(wǎng)絡(luò)端口插座較佳實(shí)施例構(gòu)造剖面示意圖，圖3A所示的網(wǎng)絡(luò)端口插座殼體39內(nèi)的電路板30上除了原本就設(shè)置的耐高壓電容31與變壓器32外，還將實(shí)體層芯片(PHY chip)33設(shè)置其上，以縮短其模擬信號(hào)線的長(zhǎng)度，進(jìn)而有效改善現(xiàn)有手段的缺陷。
另外，本案設(shè)計(jì)的網(wǎng)絡(luò)端口插座與主機(jī)板(圖中未示出)的接腳34，其已并非進(jìn)行現(xiàn)有手段的模擬信號(hào)傳送，而是改用以傳送實(shí)體層芯片(PHYchip)33所輸出的媒體獨(dú)立接口(MII)數(shù)字信號(hào)，但因原始媒體獨(dú)立接口(MII)所需的接腳高達(dá)16根，顯然超出目前網(wǎng)絡(luò)端口插座常用的8根接腳甚多。因此，若在不欲變更網(wǎng)絡(luò)端口插座殼體外接腳數(shù)的情況下，可改用縮減型媒體獨(dú)立接口(Reduced Media Independent Interface，簡(jiǎn)稱RMII)或是來(lái)源同步媒體獨(dú)立接口(Source Synchronous Media Independent Interface，簡(jiǎn)稱SSMII)等接腳數(shù)為5根或6根的數(shù)字信號(hào)傳輸接口規(guī)格。
至于圖3B所示的構(gòu)造，其主要的是與通用串接總線(USB)插座35共享插座殼體39與電路板30，如此將有較大的面積來(lái)放置耐高壓電容31、變壓器32與實(shí)體層芯片(PHY chip)33，同樣可有效改善現(xiàn)有手段的缺陷。另外，由于實(shí)體層芯片(PHY chip)33已設(shè)置于插座殼體中，因此原用以傳送實(shí)體層芯片33工作狀態(tài)至網(wǎng)絡(luò)端口插座上的發(fā)光二極管指示器38的接腳36，也可改為傳送實(shí)體層芯片(PHY chip)33所輸出數(shù)字信號(hào)，進(jìn)而達(dá)到不增加接腳數(shù)目的功效。
綜上所述，本案的構(gòu)想與技術(shù)手段尚可轉(zhuǎn)用到其它類似的外部高頻信號(hào)線與計(jì)算機(jī)主機(jī)板的連結(jié)上(或說(shuō)是處理模擬信號(hào)線與模擬電路芯片的干擾防治問(wèn)題)，請(qǐng)參見(jiàn)圖4A、圖4B，其是將IEEE1394控制芯片401與音效模擬電路芯片411整合于IEEE1394信號(hào)線插座40及聲音訊號(hào)線插座41中的功能方塊示意圖，如此同樣可有效降低高頻模擬信號(hào)傳送時(shí)所經(jīng)過(guò)的信號(hào)線長(zhǎng)度，進(jìn)而可簡(jiǎn)化其設(shè)計(jì)時(shí)關(guān)于阻抗控制上的問(wèn)題，另外可有效降低高頻信號(hào)傳送時(shí)所產(chǎn)生的逆程損失(return loss)與插入損失(insertion loss)，也可去除主機(jī)板上交換式電源供應(yīng)器(圖中未示出)對(duì)其上傳送的高頻模擬信號(hào)所產(chǎn)生的干擾。而額外增長(zhǎng)的IEEE1394數(shù)字信號(hào)線42與音效數(shù)字信號(hào)線43并不會(huì)影響信號(hào)傳輸品質(zhì)。
除此之外，本案的構(gòu)想與技術(shù)手段也可以應(yīng)用來(lái)形成一種主機(jī)板構(gòu)造，應(yīng)用于一計(jì)算機(jī)中。此主機(jī)板構(gòu)造包含一主機(jī)板主體；一網(wǎng)絡(luò)端口插座，設(shè)置于主機(jī)板主體上并可供一網(wǎng)絡(luò)信號(hào)線之插頭置入；一核心邏輯電路芯片，設(shè)置于該主機(jī)板主體上；以及一實(shí)體層電路，設(shè)置于主機(jī)板主體上并電性連接于網(wǎng)絡(luò)端口插座與核心邏輯電路芯片之間。在此，一大特征是實(shí)體層電路的位置緊鄰于網(wǎng)絡(luò)端口插座而設(shè)置或甚至位于網(wǎng)絡(luò)端口插座內(nèi)部，以有效縮短該實(shí)體層電路與該網(wǎng)絡(luò)端口插座間的接線長(zhǎng)度。當(dāng)然，此主機(jī)板也可以應(yīng)用到任何的外部高頻信號(hào)線、模擬信號(hào)線或模擬電路芯片的干擾防治。換句話說(shuō)，本案可以是一種主機(jī)板構(gòu)造，至少包含一主機(jī)板主體；一高頻信號(hào)插座，設(shè)置于主機(jī)板主體上并可供一高頻信號(hào)線的插頭置入；一核心邏輯電路芯片，設(shè)置于主機(jī)板主體上；以及一模擬電路芯片，設(shè)置于該主機(jī)板主體上并電性連接于網(wǎng)絡(luò)端口插座與核心邏輯電路芯片之間。在此，一大特征在于模擬電路芯片位置緊鄰于網(wǎng)絡(luò)端口插座而設(shè)置，以有效縮短模擬電路芯片與網(wǎng)絡(luò)端口插座間的接線長(zhǎng)度。
本實(shí)用新型可由本技術(shù)領(lǐng)域的普通技術(shù)人員作出等效結(jié)構(gòu)變換，但是均不脫離本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種主機(jī)板構(gòu)造，其特征在于，該主機(jī)板構(gòu)造包含一主機(jī)板主體；一插座，設(shè)置于該主機(jī)板主體上，其可供一信號(hào)線的插頭置入；一核心邏輯電路芯片，設(shè)置于該主機(jī)板主體上；以及一電路，設(shè)置于該主機(jī)板主體上，其電性連接于該插座與該核心邏輯電路芯片之間，該電路的位置緊鄰于該插座而設(shè)置。
2.如權(quán)利要求1所述的主機(jī)板構(gòu)造，其特征在于，該插座為一網(wǎng)絡(luò)端口插座，該信號(hào)線為一網(wǎng)絡(luò)信號(hào)線，而該電路為一實(shí)體層電路。
3.如權(quán)利要求2所述的主機(jī)板構(gòu)造，其特征在于，該實(shí)體層電路位于該網(wǎng)絡(luò)端口插座內(nèi)部。
4.如權(quán)利要求1所述的主機(jī)板構(gòu)造，其特征在于，該插座為一高頻信號(hào)插座，該信號(hào)線為一高頻信號(hào)線，而該電路為一模擬電路。
5.如權(quán)利要求4所述的主機(jī)板構(gòu)造，其特征在于，該模擬電路芯片位于該網(wǎng)絡(luò)端口插座內(nèi)部。
專利摘要本實(shí)用新型公開(kāi)了一種主機(jī)板構(gòu)造，屬于電子計(jì)算機(jī)及其電連接器的技術(shù)領(lǐng)域。本實(shí)用新型所要解決的技術(shù)問(wèn)題是有效縮短主機(jī)板上實(shí)體層電路與主機(jī)板插座之間的接線距離，從而解決過(guò)長(zhǎng)的傳輸線造成的設(shè)計(jì)時(shí)阻抗控制上的困難。其技術(shù)方案為提供一計(jì)算機(jī)主機(jī)板，該主機(jī)板構(gòu)造包含一主機(jī)板主體；一插座，設(shè)置于該主機(jī)板主體上，其可供一信號(hào)線的插頭置入；一核心邏輯電路芯片，設(shè)置于該主機(jī)板主體上；以及一電路，設(shè)置于該主機(jī)板主體上，其電性連接于該插座與該核心邏輯電路芯片之間，該電路的位置緊鄰于該插座而設(shè)置。通過(guò)將該電路緊鄰該插座設(shè)置的主機(jī)板構(gòu)造，有效地縮短了該電路與該插座間的模擬信號(hào)的接線距離。
文檔編號(hào)G06F1/16GK2738300SQ20042011663
公開(kāi)日2005年11月2日 申請(qǐng)日期2003年8月18日 優(yōu)先權(quán)日2003年8月18日
發(fā)明者彭習(xí)之, 李秀娟 申請(qǐng)人:威盛電子股份有限公司