專利名稱：用于計算機系統(tǒng)中的功率管理的方法和設備的制作方法
技術(shù)領域：
本發(fā)明涉及計算技術(shù)，更具體而言，涉及計算機系統(tǒng)中的功率管理。
背景技術(shù)：
在典型的計算機系統(tǒng)中，該系統(tǒng)的中央處理單元(CPU)支持不同的功率狀態(tài)以允許系統(tǒng)中穩(wěn)健的功率管理。例如，CPU可以支持五種功率狀態(tài)，比如C0、C1、C2、C3和C4狀態(tài)。在一個系統(tǒng)中，C0狀態(tài)是其中CPU執(zhí)行指令的有功功率(active power)狀態(tài)，而其余的狀態(tài)，即C1、C2、C3和C4狀態(tài)是睡眠狀態(tài)。與C0狀態(tài)相比，在睡眠狀態(tài)中CPU消耗較少的功率且散發(fā)較少的熱量，因為CPU在睡眠狀態(tài)下時不執(zhí)行任何指令。此外，在C4狀態(tài)下的功耗一般小于在C3狀態(tài)下的功耗，因為當CPU進入C4狀態(tài)時CPU電源電壓下降。
每一種睡眠狀態(tài)都具有與進入和退出相關(guān)聯(lián)的延遲并且與每一種狀態(tài)下的節(jié)能有關(guān)。通常，越是停止更多的電路或邏輯以節(jié)省更多的功率，越是耗費更多的工作和更長的退出延遲來重新使該停止的電路和/或邏輯通電。例如，當CPU處于C3或C4狀態(tài)下時，可以使該CPU的鎖相環(huán)路(PLL)和輸入/輸出(IO)停止工作以節(jié)省更多的電力，這是因為CPU在處于C3或C4狀態(tài)下時不監(jiān)測。然而，通常在CPU退出C3或C4狀態(tài)之后其花費很久來重新使PLL和IO通電。
在示例性的系統(tǒng)中，CPU能夠在C0狀態(tài)期間存取存儲器，或者當在C1或C2狀態(tài)下時監(jiān)測總線主控器啟動的存儲器通信量(traffic)?？偩€主控器是在規(guī)定時刻能控制總線的外圍設備，例如諸如是外部圖形核心。因此，經(jīng)由總線從一個設備到另一個設備的數(shù)據(jù)移動被稱為總線主控事件。相反，在C3或C4狀態(tài)下，CPU中止監(jiān)測或存儲器存取以作為深度睡眠狀態(tài)的一部分。為了監(jiān)測總線主控器啟動的存儲器通信量，處于C3或C4狀態(tài)下的CPU不得不退出C3或C4狀態(tài)。由于C3和C4狀態(tài)的高退出延遲，該系統(tǒng)不得不核實是否存在來自于系統(tǒng)中任何外圍設備的正在進行的總線主控事件，所述事件可能需要CPU在進入C3或C4之前監(jiān)聽。如果存在正在進行的總線主控事件，則CPU必須安排為與C3、C4狀態(tài)相比具有較高功耗但較短退出延遲的功率狀態(tài)(例如，C1或C2)。
至于外圍設備，它可以通過串行互連(interconnect)經(jīng)根綜合設備而耦合于CPU，比如PCI Express互連。根綜合設備包括宿主網(wǎng)橋和一個或多個根端口。根綜合設備的例子包括存儲器控制器或IO控制器功能的設備?；ミB是將一個設備耦合于另一個設備的基礎結(jié)構(gòu)。PCIExpress是高速、點對點串行互連標準。例如，PCI Express互連的第一代支持每通路數(shù)據(jù)傳輸速率2.5Gb/sec。在一個示例性的系統(tǒng)中，圖形設備經(jīng)由16通路的PCI Express互連而耦合于系統(tǒng)的芯片組(例如，存儲器控制器集線器)。
此外，PCI Express通過支持帶信用的記帳方案，來經(jīng)由PCIExpress互連允許流控制以便跟蹤通信量。所述信用表示在設備中經(jīng)由互連的各種類型的事務處理(transaction)的可用緩沖。例如，通過在許多寄存器中寫入信息，存儲器控制器能夠向軟件報告根綜合設備的傳輸數(shù)據(jù)的能力。根據(jù)PCI Express協(xié)議，存在對應不同事務處理的許多規(guī)定信用，比如讀請求、寫請求、完成等等。例如，當圖形設備向根綜合設備發(fā)出事務處理(例如，讀請求)并且這些事務處理是待決的時，消耗信用以反映待決事務處理在存儲器控制器中占據(jù)的緩存區(qū)量。當存儲器控制器處理或撤銷這些事務處理時，信用被解除或者釋放。消耗的信用所反映的待決事務處理的數(shù)量表示可能禁止進入C3或C4狀態(tài)的總線主控事件的可能性。
表示正在進行的總線主控通信量的現(xiàn)有技術(shù)使用了邊帶信號。例如，圖形設備將信號AGP_BUSY發(fā)送到計算機系統(tǒng)的根綜合設備以表示連接有使用加速圖形接口(AGP)的圖形設備的系統(tǒng)正在進行的總線主控通信量。然而，邊帶信號是成本高的，因為它們每一個設備上的每個邊帶信號都需要一個額外的管腳。此外，即便將來的技術(shù)創(chuàng)新可能根本不使用這樣的邊帶信號，也必須為系統(tǒng)中的邊帶信號提供永久性連接器基礎結(jié)構(gòu)。
附圖簡要說明 根據(jù)下列詳細說明并根據(jù)附圖將更充分地理解本發(fā)明，然而，不應該將其視作為將所附的權(quán)利要求限制為所示的具體實施例，而是僅僅用來解釋和理解。


圖1A示出了用于管理計算機系統(tǒng)中的功率過程的一個實施例的流程圖。
圖1B示出了用于管理計算機系統(tǒng)中的功率的過程的一個實施例的流程圖。
圖2A舉例說明了進入閾值的一個實施例。
圖2B舉例說明了退出閾值的一個實施例。
圖3A-3C舉例說明芯片組分區(qū)的不同實施例。
圖4示出了計算機系統(tǒng)的示例性實施例。
詳細說明 在下面的描述，闡述了許多的具體的細節(jié)。然而，可以理解的是本發(fā)明的實施例可以在沒有這些具體的細節(jié)的情況下時加以實施。在其它情況下，為了不混淆對這種描述的理解，未詳細地示出眾所周知的電路、結(jié)構(gòu)和技術(shù)。
說明書中的對“一個實施例”或“一實施例”的引用是指結(jié)合該實施例所述的特定的特征、結(jié)構(gòu)或特性被包含在本發(fā)明的至少一個實施例中。短語“在一個實施例中”在說明書中的不同地方的出現(xiàn)未必全都是指同一個實施例。
一種用于計算機系統(tǒng)中的功率管理的方法和設備已被公開。在一個實施例中，所述方法包括監(jiān)測計算機處理系統(tǒng)中在連接芯片組設備和外圍設備的互連上的事務處理，所述事務處理是根據(jù)流控制協(xié)議在外圍設備和芯片組設備之間傳輸?shù)?，該協(xié)議允許芯片組設備跟蹤所述事務處理。所述實施例還進一步包括如果芯片組設備的緩沖器中的多個相關(guān)待決事務處理超出預定的閾值則令計算機系統(tǒng)中的處理器退出功率狀態(tài)。在具體實施例中，流控制協(xié)議是PCI Express。根據(jù)附圖和下述詳細說明，其它特征將變得明顯。
圖1A示出了用于在計算機系統(tǒng)中管理功率的過程的一個實施例的流程圖。所述過程是通過可以包括硬件(例如，電路、專用邏輯等)、軟件(比如，運行在通用計算機系統(tǒng)或?qū)Ｓ脵C器上的)或兩者組合的處理邏輯來執(zhí)行的。正如上面所論述的那樣，示例性的CPU當在C3或C4狀態(tài)下時可以不啟動存儲器存取或監(jiān)測總線主控器啟動的通信量。因此，響應于CPU請求以進入C3或C4狀態(tài)(處理塊101)，處理邏輯執(zhí)行一系列操作以判斷系統(tǒng)中的外圍設備是否很可能請求CPU監(jiān)測總線主控或者直接在不監(jiān)測的情況下存取系統(tǒng)存儲器。外圍設備的例子包括外部圖形核心、以太網(wǎng)控制器等等。處理邏輯可以從其中一個外圍設備中接收事務處理103(處理塊104)。所述事務處理103可以是相關(guān)的或者不相關(guān)的。相關(guān)的事務處理涉及在CPU的高速緩存中當前或可能正在被使用或修改的數(shù)據(jù)。相反，不相關(guān)的事務處理涉及來自于存儲器的數(shù)據(jù)并且該數(shù)據(jù)當前在CPU的高速緩存中沒有被存儲、使用或修改。
參照圖1A，處理邏輯檢查所接收到的事務處理103是否是相關(guān)的或者檢查在計算機系統(tǒng)中的存儲器控制器中是否存在任何待決的相關(guān)事務處理(處理塊110)。如果任何一個為真，則處理邏輯斷言(assert)總線主控指示符以防止CPU進入C3或C4狀態(tài)(處理塊130)。在一個實施例中，CPU繼而進入默認狀態(tài)，所述狀態(tài)可以是C1或C2狀態(tài)。
然而，如果所接收到的事務處理103是不相關(guān)的并且在根綜合設備中沒有待決的相關(guān)交易，則處理邏輯消耗大量信用以反映不相關(guān)事務處理103占據(jù)了存儲器控制器中的部分緩沖器并且保持該事務處理103為待決的(處理塊112)。處理邏輯可以檢查所消耗的信用總數(shù)是否超出或者等于進入閾值(處理塊120)。如果所消耗的信用總數(shù)超出或者等于進入閾值，則被待決事務處理充滿的根綜合設備中的緩沖器部分已經(jīng)超出某個與進入閾值相對應的水平。由于存儲器控制器中較少的可用緩沖區(qū)，外圍設備很少會向存儲器控制器發(fā)送其它的事務處理。因此，CPU很少會被請求進行監(jiān)測，由此CPU可以進入C3或C4狀態(tài)。其結(jié)果是，處理邏輯解除斷言(de-assert)總線主控指示符以允許CPU進入C3或C4狀態(tài)(處理塊129)。
另一方面，如果所消耗的信用總數(shù)小于進入閾值，則處理邏輯可以檢查定時器是否已經(jīng)期滿(處理塊122)。如果定時器已經(jīng)期滿，則處理邏輯解除斷言總線主控指示符以允許CPU進入C3或C4狀態(tài)(處理塊130)。否則，處理邏輯重復處理塊110。可替換地，處理邏輯可以根本不檢查定時器并且可以依據(jù)所消耗信用的總數(shù)小于進入閾值的判定來簡單地重復處理塊110。
圖2A舉例說明了進入閾值的一個實施例。即使是當在根綜合設備中有待決的不相關(guān)事務處理時，也可以設置進入閾值210以便修改總線主控指示符以令示例性的CPU進入C3或C4狀態(tài)。換言之，事務處理可以有意地在存儲器控制器中保持待決狀態(tài)而無服務嘗試直至所消耗的信用數(shù)量超出或者等于進入閾值210以便延期向CPU斷言總線主控指示符。其結(jié)果是，CPU具有更多的機會進入C3或C4狀態(tài)以降低平均的CPU功耗。對于高性能敏感應用，比如圖形應用，可以將進入閾值210設置為0％。
然而，在比如膝上型計算機的移動系統(tǒng)中，當系統(tǒng)在僅用電池運行時，可以依據(jù)系統(tǒng)的一個或多個電池中所留有的電荷量將進入閾值設置為不同的值。應當注意較低CPU功耗的折衷方案可能是降低的CPU性能狀態(tài)。此外，在一個實施例中，使用定時器來限定多久停止服務初始的待決事務處理以便減輕折衷方案對一些延遲敏感應用的影響。如果定時器在達到進入閾值210之前期滿，那么對于少量通信量或空閑的情況，可以重置總線主控指示符以允許CPU進入C3或C4狀態(tài)。
圖1B示出了用于在計算機系統(tǒng)中管理功率的過程的一個實施例的流程圖。所述過程是由處理邏輯執(zhí)行的，所述處理邏輯可以包括硬件(例如，電路、專用邏輯等)、軟件(比如，運行在通用計算機系統(tǒng)或?qū)Ｓ脵C器上的)或者上述兩者的組合。當CPU處于C3或C4狀態(tài)(處理塊105)時，處理邏輯可以從外圍設備中接收相關(guān)事務處理(處理塊140)。外圍設備的例子包括外部圖形核心、以太網(wǎng)控制器等等。當接收到相關(guān)的事務處理時，處理邏輯消耗大量信用以反映被所接收的相關(guān)事務處理占據(jù)的部分緩沖器(處理塊142)。繼而，處理邏輯檢查相關(guān)事務處理所消耗的信用的總數(shù)是否超出或者等于退出閾值(處理塊144)。如果所消耗信用的總數(shù)超出或者等于退出閾值，處理邏輯令CPU退出C3或C4狀態(tài)(處理塊150)。處理邏輯可以向CPU發(fā)送信號以指示CPU退出C3或C4狀態(tài)。在退出C3或C4狀態(tài)之后，在一個實施例中，所述CPU進入C0狀態(tài)。
然而，如果所消耗的信用的總數(shù)不超過或者等于退出閾值，處理邏輯檢查定時器是否已經(jīng)期滿(處理塊146)。如果定時器已經(jīng)期滿，處理邏輯令CPU退出C3或者C4狀態(tài)(處理塊150)。否則，處理邏輯排隊等候事務處理(處理塊148)并且重復處理塊140?？商鎿Q地，處理邏輯可以根本不檢查定時器并且可以簡單地排隊等候事務處理(處理塊148)并且依據(jù)所消耗信用的總數(shù)小于退出閾值的判定結(jié)果重復處理塊140。
圖2B舉例說明了退出閾值的一個實施例。參照圖2B，設置閾值250以決定何時設置總線主控指示符以令示例性CPU退出C3或C4狀態(tài)。當CPU處于C3或C4狀態(tài)可以排隊等候事務處理以允許CPU在C3或C4狀態(tài)下花費確定的一段時間以便實現(xiàn)節(jié)能的確定水平。如果所消耗信用的數(shù)量小于退出閾值250，則CPU被延遲告知已出現(xiàn)退出條件。在一個實施例中，如果應用是延遲敏感的，則使用定時器來限定停止服務最初的待決事務處理多長時間。一旦定時器期滿，即使與待決的相關(guān)事務處理相對應的所消耗信用總數(shù)小于退出閾值250，也發(fā)送信號以令CPU退出C3或C4狀態(tài)。同樣，對于一些高性能敏感應用，可以將退出閾值250設置為0％以便滿足這種應用的性能規(guī)定。此外，在一些實施例中，當電池獨自給系統(tǒng)供電時，根據(jù)系統(tǒng)中的剩余電池蓄電量，將退出閾值250設置為不同的值。
人們應該認識到的是，有多種方式來定義進入和退出閾值。在一個實施例中，進入閾值實質(zhì)上等于退出閾值。例如，為了運行面向性能的應用，可以將進入和退出閾值硬布線成單一值0％。
在可替換實施例中，將進入和退出閾值設置為不同的值。例如，進入閾值可能比退出閾值更高。此外，允許在工作中將進入和退出閾值設置成不同值，使CPU能根據(jù)剩余的電池蓄電量調(diào)節(jié)性能。另外，所述CPU可以通過閾值修改來自適應改變CPU的進入和退出行為。由于可能與C3或C4狀態(tài)進入判定的計時同時發(fā)生的確定的定期通信量，進入和退出閾值的自適應改變使得CPU擺脫低功率狀態(tài)的頻繁振擺。另一個優(yōu)點就是在C3或C4狀態(tài)下提供不對稱的進入和退出行為以調(diào)諧和增加CPU的駐留周期。例如，CPU可能會用數(shù)百微秒來退出C3或C4狀態(tài)，在此期間CPU的鎖相環(huán)路可能會消耗兩倍于在最初十微秒期間的功率以加快旋轉(zhuǎn)(spin up)。因此，如果CPU的C3或C4駐留小于退出延遲，凈效果可能會是很少或者可忽略的節(jié)能，或者更糟、是更多功耗。
圖3A-3C舉例說明了計算機系統(tǒng)中的芯片組分區(qū)的不同實施例。圖3A示出了存儲器控制器310、輸入/輸出控制器320和功率管理電路330。功率管理電路330位于存儲器控制器310和輸入/輸出控制器320兩者之外。存儲器控制器310經(jīng)由鏈路315耦合于輸入/輸出控制器320。所述鏈路315可以包括數(shù)字媒體接口(DMI)鏈路。存儲器控制器310還經(jīng)由一條或多條總線或采用具有基于信用的流控制記帳方案的協(xié)議的互連(例如，諸如是PCI Express)(未示出)而耦合于一個或多個外圍設備(未示出)。
在一個實施例中，功率管理電路330經(jīng)由邊帶信號322和324而與存儲器控制器310和/或輸入/輸出控制器320相通信。所述邊帶信號332和334表明是否有來自于外圍設備的任何總線主控活動，比如高級圖形端口(AGP)。所述邊帶信號332和334通常表示為XX_BUSY。例如，與AGP相對應的邊帶信號表示為AGP_BUSY。人們應該認識到的是，邊帶信號可以包括一個或多個共享信號。
在一個實施例中，存儲器控制器310和輸入/輸出控制器320的其中之一充當中央代理以便通過在存儲器控制器310與輸入/輸出控制器320之間發(fā)送的一個或多個消息分組來漸次增加總線主控活動信息。所述消息分組可以包括DMI消息分組325。然而，中央代理還經(jīng)由邊帶信號334和332的其中之一與功率管理電路330相通信。
圖3B示出了計算機系統(tǒng)中的芯片組分區(qū)的可替換實施例。圖3B中的芯片組包括經(jīng)由鏈路345彼此耦合的存儲器控制器340和輸入/輸出控制器350，所述鏈路可以包括DMI鏈路。然而，人們應該認識到的是，芯片組的一些實施例包括未示出的附加設備。存儲器控制器340還經(jīng)由采用基于信用的流控制記帳方案的互連(例如，諸如是PCIExpress)(未示出)而耦合于外圍設備(未示出)。所述外圍設備可以包括外部圖形核心、以太網(wǎng)控制器等等。輸入/輸出控制器350包括用于監(jiān)視互連上的數(shù)據(jù)通信量的功率管理電路352。由于功率管理電路352位于輸入/輸出控制器350內(nèi)部，因而存儲器控制器340必須向輸入/輸出控制器350傳達有關(guān)外圍設備在互連上是否具有任何正在進行的通信量。在一個實施例中，存儲器控制器340設置經(jīng)由鏈路345發(fā)送到輸入/輸出控制器350的消息分組347中的一位或多位。所述消息分組347可以是DMI分組。與邊帶信號(例如，圖3A中的邊帶信號332和334)相反，設置消息分組347中的一位或多位也稱為總線主控指示信號的帶內(nèi)虛擬化，因為所述信號被提取以除去控制器340和350兩者上的引腳和連接器基礎結(jié)構(gòu)。此外，功率管理電路352也可以監(jiān)視來自經(jīng)由其它互連(未示出)而耦合于輸入/輸出控制器350的其它外圍設備(未示出)的總線主控活動。
圖3C示出了計算機系統(tǒng)中的芯片組分區(qū)的可替換實施例。圖3C中所示的芯片組包括集成的存儲器和輸入/輸出控制器360。所述集成的存儲器和輸入/輸出控制器360包括內(nèi)部功率管理電路365。由于功率管理電路365屬于集成控制器360的一部分，耦合于控制器360的外圍設備的總線主控指示可以通過控制器360內(nèi)的邏輯電路內(nèi)部地被寄存。
人們應該認識到的是，僅僅示出圖3A-3C中的芯片組分區(qū)的不同實施例僅僅以舉例說明所公開的技術(shù)。所公開的技術(shù)可以被應用于計算機芯片組分區(qū)的其它實施例。
圖4示出了計算機系統(tǒng)400的示例性實施例。所述計算機系統(tǒng)400包括中央處理單元(CPU)410、存儲器控制器(MCH)420、許多雙列直插式存儲器模塊(DIMM)425、許多存儲器427、PCI Express圖形端口430、輸入/輸出控制器(ICH)440、許多通用串行總線(USB)端口445、音頻編解碼器(AUDIO CODEC)460、超級輸入/輸出(超級I/O)450和固件集線器(FWH)470。
在一個實施例中，CPU 410、PCI Express圖形端口430、DIMM425和ICH 440都耦合于MCH 420。MCH 420和ICH 440之間的鏈路435可以包括DMI鏈路。MCH 420經(jīng)由許多DIMM 425向存儲器427路由數(shù)據(jù)和從存儲器427路由數(shù)據(jù)。所述存儲器427可以包括各種類型的存儲器，例如諸如是動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)、雙倍數(shù)據(jù)速率(DDR)SDRAM或快閃存儲器。在一個實施例中，每一個DIMM 425都經(jīng)由DIMM連接器(未示出)被安裝在同一個主板(未示出)上以便耦合于MCH 420。在一個實施例中，USB端口445、AUDIO CODEC460和超級I/O 450都耦合于ICH 440。所述超級I/O 450還可以進一步耦合于固件集線器470、軟盤驅(qū)動器451、數(shù)據(jù)輸入設備453(比如鍵盤、鼠標等)、許多串行端口455和許多并行端口457。
在一個實施例中，ICH 440包括用于監(jiān)視將ICH 440和MCH 420耦合于外圍設備(例如，諸如是PCI Express圖形端口430)的不同互連上的數(shù)據(jù)通信量的功率管理電路442。所述功率管理電路442可以產(chǎn)生將要作為消息分組437內(nèi)的虛擬化信號經(jīng)由鏈路435從MCH 420發(fā)送到ICH 440的總線主控指示符?？商鎿Q地，MCH 420和ICH 440可以集成到具有功率管理電路的單一控制器中以便總線主控指示符可以通過邏輯內(nèi)部地被寄存。
在可替換的實施例中，MCH 420和ICH 440保持為獨立的裝置，并且功率管理電路位于MCH 420和ICH 440之外。MCH 420和ICH 440的其中任何一個都可以充當中央代理以便從使用控制器420和440之間發(fā)送的消息分組的其它控制器漸次增加來自系統(tǒng)400中的外圍設備的總線通信量的信息。此外，中央代理可以將所述信息經(jīng)由一個或多個邊帶信號傳達到外部功率管理電路。
注意圖4中舉例說明的任何或全部組件以及相關(guān)的硬件都可以用在計算機系統(tǒng)400的不同實施例中。然而，應該認識到的是計算機系統(tǒng)的其它結(jié)構(gòu)可以包括一個或多個在圖4中未示出的附加設備。此外，人們應該認識到的是，所公開的技術(shù)適用于不同類型的系統(tǒng)環(huán)境，比如多站環(huán)境或點對點環(huán)境。同樣，所公開的技術(shù)既適用于移動系統(tǒng)又適用于桌上計算系統(tǒng)。
上面的論述僅僅描述了本發(fā)明的一些示例性實施例。本領域的技術(shù)人員將從這種論述、附圖和權(quán)利要求容易地認識到，在不脫離所附權(quán)利要求的精神和范圍的情況下能夠作出各種修改。因此，應將所述說明書視作為說明性的而非限制性的。
權(quán)利要求
1.一種用于管理系統(tǒng)中的功率的方法，所述方法包括監(jiān)視將系統(tǒng)中的芯片組設備和外圍設備耦合的互連上的事務處理，所述事務根據(jù)流控制協(xié)議在外圍設備與芯片組設備之間傳輸，該流控制協(xié)議允許芯片組設備跟蹤所述事務處理；以及如果芯片組設備的緩沖器中待決的多個相關(guān)事務處理超出第一閾值，則令系統(tǒng)中的處理器退出一種功率狀態(tài)。
2.根據(jù)權(quán)利要求1所述的方法，還包括如果緩沖器中待決的多個相關(guān)事務處理不超過第一閾值，則判斷是否已經(jīng)經(jīng)過了預定的時間周期；以及如果已經(jīng)經(jīng)過了預定的時間周期，令處理器退出所述功率狀態(tài)。
3.根據(jù)權(quán)利要求1所述的方法，還包括響應于來自于處理器的進入所述功率狀態(tài)的請求，如果芯片組設備的緩沖器中待決的多個不相關(guān)事務處理超出第二閾值，則解除斷言消息分組內(nèi)的指示符以允許處理器進入所述功率狀態(tài)。
4.根據(jù)權(quán)利要求3所述的方法，還包括如果芯片組設備的緩沖器中待決的多個不相關(guān)事務處理超出第二閾值，則斷言消息分組內(nèi)的指示符以防止處理器進入所述功率狀態(tài)。
5.根據(jù)權(quán)利要求3所述的方法，還包括如果芯片組設備的緩沖器中待決的多個不相關(guān)事務處理小于第二閾值，則確定是否已經(jīng)經(jīng)過了第二預定時間周期；以及如果已經(jīng)經(jīng)過了第二預定時間周期，則解除斷言消息分組內(nèi)的指示符以允許處理器進入所述功率狀態(tài)。
6.根據(jù)權(quán)利要求3所述的方法，其中第一閾值實質(zhì)上等于第二閾值。
7.根據(jù)權(quán)利要求3所述的方法，其中第一閾值小于第二閾值。
8.根據(jù)權(quán)利要求3所述的方法，其中第一閾值大于第二閾值。
9.根據(jù)權(quán)利要求1所述的方法，其中，流控制協(xié)議是外設部件互連(PCI)Express。
10.根據(jù)權(quán)利要求1所述的方法，其中，芯片組設備包括存儲器控制器。
11.根據(jù)權(quán)利要求1所述的方法，其中，芯片組設備包括輸入/輸出控制器。
12.一種計算系統(tǒng)中的設備，所述設備包括功率管理電路，用于監(jiān)視將計算系統(tǒng)中的根綜合設備和外圍設備耦合的互連上的事務處理，所述事務處理根據(jù)流控制協(xié)議在外圍設備與根綜合設備之間傳輸，以允許根綜合設備跟蹤所傳輸?shù)氖聞仗幚?；和耦合到根綜合設備的數(shù)字媒體接口，用于如果根綜合設備的緩沖器中待決的多個相關(guān)事務處理超出第一閾值，則將第一消息分組發(fā)送到根綜合設備以令計算系統(tǒng)中的處理器退出一種功率狀態(tài)。
13.根據(jù)權(quán)利要求12所述的設備，其中響應于來自于處理器的進入所述功率狀態(tài)的請求，如果根綜合設備的緩沖器中待決的多個不相關(guān)事務處理超出第二閾值，則所述功率管理電路解除斷言第二消息分組內(nèi)的指示符以允許處理器進入所述功率狀態(tài)。
14.根據(jù)權(quán)利要求13所述的設備，其中響應于來自于處理器的請求，如果根綜合設備的緩沖器中待決的多個不相關(guān)事務處理小于第二閾值，則所述功率管理電路斷言第二消息分組內(nèi)的指示符以防止處理器進入所述功率狀態(tài)。
15.根據(jù)權(quán)利要求14所述的設備，還包括定時器，其中如果定時器已經(jīng)期滿則所述功率管理電路斷言第二消息分組內(nèi)的指示符以防止處理器進入所述功率狀態(tài)。
16.根據(jù)權(quán)利要求14所述的設備，其中，第一閾值實質(zhì)上等于第二閾值。
17.根據(jù)權(quán)利要求12所述的設備，其中，流控制協(xié)議是外設部件互連(PCI)Express。
18.一種計算系統(tǒng)中的半導體芯片，所述半導體芯片包括存儲器控制器，耦合到計算系統(tǒng)中的外圍設備；耦合到存儲器控制器的功率管理電路，用于監(jiān)視外圍設備和存儲器控制器之間的事務處理；和駐留在具有存儲器控制器的共同襯底上的輸入/輸出控制器，用于如果存儲器控制器的緩沖器中待決的多個不相關(guān)事務處理超出進入閾值則響應于來自于處理器的進入一種功率狀態(tài)的請求，允許計算系統(tǒng)中的處理器進入所述功率狀態(tài)，而如果多個不相關(guān)事務處理小于進入閾值則防止處理器進入所述功率狀態(tài)。
19.根據(jù)權(quán)利要求18所述的半導體芯片，其中如果存儲器控制器的緩沖器中待決的多個相關(guān)事務處理超出退出閾值，則所述輸入/輸出控制器令處理器退出所述功率狀態(tài)。
20.根據(jù)權(quán)利要求19所述的半導體芯片，其中進入閾值實質(zhì)上等于退出閾值。
21.根據(jù)權(quán)利要求19所述的半導體芯片，其中進入和退出閾值是可自適應修改的。
22.根據(jù)權(quán)利要求18所述的半導體芯片，其中所述外圍設備經(jīng)由外設部件互連(PCI)Express互連而耦合到存儲器控制器。
23.根據(jù)權(quán)利要求18所述的半導體芯片，其中所述外圍設備經(jīng)由總線耦合到存儲器控制器。
24.一種系統(tǒng)，包括處理器；耦合到處理器的存儲器控制器；圖形芯片；將圖形芯片耦合到存儲器控制器的互連；耦合到存儲器控制器的輸入/輸出控制器，其包括功率管理電路，用于監(jiān)視互連上的事務處理，所述事務處理根據(jù)流控制協(xié)議在圖形芯片與存儲器控制器之間傳輸；和耦合到存儲器控制器的數(shù)字媒體接口，用于如果存儲器控制器的緩沖器中待決的多個相關(guān)事務處理超出第一閾值則將第一消息分組發(fā)送到存儲器控制器以令處理器退出一種功率狀態(tài)。
25.根據(jù)權(quán)利要求24所述的系統(tǒng)，其中，如果存儲器控制器的緩沖器中待決的多個不相關(guān)事務處理超出第二閾值，則所述功率管理電路響應于來自于處理器的進入所述功率狀態(tài)的請求解除斷言第二消息分組內(nèi)的指示符以允許處理器進入所述功率狀態(tài)。
26.根據(jù)權(quán)利要求25所述的系統(tǒng)，其中，如果存儲器控制器的緩沖器中待決的多個不相關(guān)事務處理小于第二閾值，則所述功率管理電路響應于來自于處理器的請求斷言第二消息分組內(nèi)的指示符以防止處理器進入所述功率狀態(tài)。
27.根據(jù)權(quán)利要求26所述的系統(tǒng)，其中，第一閾值實質(zhì)上等于第二閾值。
28.根據(jù)權(quán)利要求24所述的系統(tǒng)，其中，所述流控制協(xié)議是外設部件互連(PCI)Express。
全文摘要
一種用于計算機系統(tǒng)中的功率管理的方法和設備已被公開。所述方法的一個實施例包括經(jīng)由將系統(tǒng)中的芯片組設備和外圍設備耦合在一起的互連來監(jiān)視事務處理，所述事務處理根據(jù)流控制協(xié)議在外圍設備和芯片組設備之間傳輸以便允許芯片組設備跟蹤所述事務處理，以及如果芯片組設備的緩沖器中的多個相關(guān)待決事務處理超出第一閾值則令系統(tǒng)中的處理器退出功率狀態(tài)。描述并要求保護其它實施例。
文檔編號G06F1/32GK1902566SQ200480039540
公開日2007年1月24日 申請日期2004年12月23日 優(yōu)先權(quán)日2003年12月30日
發(fā)明者S·W·夸, S·斯里坦亞拉塔納 申請人:英特爾公司