專利名稱：以墊下裝置方式之晶圓區(qū)域的有效使用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明之具體實(shí)施例系有關(guān)半導(dǎo)體裝置設(shè)計(jì)之領(lǐng)域。更特別的是，本發(fā)明之具體實(shí)施例系有關(guān)以墊下裝置提供晶圓區(qū)域更有效的使用。
背景技術(shù)：
半導(dǎo)體電路設(shè)計(jì)與制造技術(shù)的發(fā)展已成就極復(fù)雜又密集且運(yùn)作于低電壓的裝置，例如閃存、集成電路、與邏輯電路以及其它裝置。由于尺度縮放(scaling)系設(shè)計(jì)復(fù)雜又密集的半導(dǎo)體芯片所固有，因此有效使用可用的硅面積(silicon area)而不犧牲效能或劣化物理特性成為一項(xiàng)重要的考量。
有些芯片與晶圓之設(shè)計(jì)系加上一墊區(qū)(pad area)。該墊區(qū)通常是在集成電路與外部電路或系統(tǒng)之間可建立的界面處。芯片與外部電路且/或系統(tǒng)之間的界面可包含例如接合(bonding)、針測(probing)、與封裝用之界面。為有效建立此等界面，相對(duì)于內(nèi)部電路該墊區(qū)通常是寬大的。因此，該墊區(qū)明顯占用不少芯片的硅面積。
以先進(jìn)的閃存為例，該墊區(qū)占用包含512千位的典型內(nèi)存扇區(qū)一半以上的面積。一典型墊之尺寸約為80微米×80微米，因而覆蓋的面積為6,400平方微米。對(duì)于有數(shù)個(gè)墊的芯片，例如范例的閃存芯片有40個(gè)墊，則墊區(qū)所覆蓋的硅面積變?yōu)橄喈?dāng)顯著。例如，范例的閃存芯片上有40個(gè)墊，各覆蓋6,400平方微米，則總共覆蓋50萬平方微米以上的硅襯底。
該墊區(qū)習(xí)知系與芯片內(nèi)的其它電路隔開。墊與芯片內(nèi)部電路隔開系有利于針測、接合、與封裝，且使該墊區(qū)也可用來保護(hù)芯片免于靜電釋放(ESD)的潛在有害效應(yīng)。與墊隔開后，芯片的電路與裝置特性則運(yùn)作于芯片內(nèi)的其它地方。圖1系圖標(biāo)習(xí)知半導(dǎo)體結(jié)構(gòu)10之布局。半導(dǎo)體裝置10的墊11與內(nèi)部電路12的有源裝置(active device)是被隔開的。
不過，隨著芯片尺寸與工作電壓的縮降，墊區(qū)所覆蓋的硅面積之顯著性則變得愈來愈大。該墊通常有數(shù)層金屬層，最頂端一層用于接合、針測、與封裝，下方的數(shù)個(gè)金屬層通常是用來導(dǎo)引墊訊號(hào)在芯片的內(nèi)部電路與例如外部系統(tǒng)之間的進(jìn)出。最底下的金屬層則直接連接于包含芯片之硅襯底。不過，在典型的墊下方之襯底內(nèi)沒有有源裝置。
茲揭示一種墊區(qū)下有有源裝置之半導(dǎo)體結(jié)構(gòu)。在一具體實(shí)施例中，半導(dǎo)體結(jié)構(gòu)系具有墊區(qū)與配置于該墊區(qū)下方的有源裝置。該有源裝置可為例如，晶體管或電路。該有源裝置可為該半導(dǎo)體結(jié)構(gòu)數(shù)個(gè)裝置中之一個(gè)，該半導(dǎo)體結(jié)構(gòu)也可包含一個(gè)至少部份以該墊區(qū)為界之非墊區(qū)(non-pad)與另一配置于該非墊區(qū)內(nèi)的有源裝置。在一具體實(shí)施例中，該等數(shù)個(gè)裝置執(zhí)行類似之功能。
在一具體實(shí)施例中，該墊區(qū)包含襯底，其系帶有配置于其上方之第一金屬層且有第二金屬層配置于該第一金屬層下方。該有源裝置(active component)配置在該第二金屬層的下方。在一具體實(shí)施例中，該半導(dǎo)體結(jié)構(gòu)也有配置于第一與第二金屬層之間的介電層與配置于該介電層內(nèi)的導(dǎo)通孔(via)，該介電層系使該第一與第二金屬層電性連接。一導(dǎo)通孔則連接至該有源裝置?？蓪⒑罄m(xù)的金屬層配置在該第一與第二金屬層之間。
一具體實(shí)施例系提供一種半導(dǎo)體結(jié)構(gòu)用的墊區(qū)裝置，該半導(dǎo)體結(jié)構(gòu)在金屬層下方具有配置于襯底內(nèi)的有源裝置。一具體實(shí)施例系提供一種用于制造半導(dǎo)體結(jié)構(gòu)之方法，該半導(dǎo)體結(jié)構(gòu)包含墊區(qū)，該墊區(qū)下有有源裝置。


為本專利說明書之一部份的附圖系圖解本發(fā)明之具體實(shí)施例，且與實(shí)施方式一并用來說明本發(fā)明之原理。諸圖均不按比例圖標(biāo)。
圖1系圖標(biāo)一習(xí)知半導(dǎo)體結(jié)構(gòu)之上視圖。
圖2系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)于墊區(qū)下具有有源裝置的半導(dǎo)體結(jié)構(gòu)之?dāng)嗝鎴D。
圖3系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)于墊區(qū)下具有有源裝置的半導(dǎo)體結(jié)構(gòu)之上視圖。
圖4系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)底下有有源裝置的墊區(qū)之?dāng)嗝鎴D。
圖5系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)底下有兩個(gè)晶體管作為有源裝置的墊區(qū)之?dāng)嗝鎴D。
圖6系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造半導(dǎo)體結(jié)構(gòu)之方法的流程圖。
圖7系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造半導(dǎo)體結(jié)構(gòu)之方法的流程圖。
圖8系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造墊區(qū)之方法的流程圖。
圖9系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造墊區(qū)之方法的流程圖。
圖10系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造墊區(qū)之方法的流程圖。
具體實(shí)施例方式
茲揭示一種墊區(qū)下有有源裝置之半導(dǎo)體結(jié)構(gòu)。以下本發(fā)明的詳細(xì)說明中系提出許多供徹底了解本發(fā)明之特定細(xì)節(jié)。不過，顯然熟諳此藝者可實(shí)施本發(fā)明而不需該等特定細(xì)節(jié)或者是等效者。其它的實(shí)施例、習(xí)知方法、制程、程序、組件、以及電路等不予詳述以免模糊本發(fā)明之觀點(diǎn)。
以下就方法這方面提出本發(fā)明具體實(shí)施例的部份詳細(xì)說明。雖然方法的特定步驟與順序系揭露于描述這些方法操作(例如方法60、80、90、與100)的各圖中(例如，圖6至圖10)，但這些步驟與順序僅為范例。本發(fā)明之具體實(shí)施例均適合執(zhí)行多種其它的步驟或本文流程圖所描述諸步驟之變化，且順序可不同于所圖標(biāo)與描述之順序。
在此主要系以墊區(qū)下具有有源裝置的半導(dǎo)體結(jié)構(gòu)說明本發(fā)明。此半導(dǎo)體結(jié)構(gòu)系墊下裝置方式提供晶圓區(qū)域有效使用。在一具體實(shí)施例中，半導(dǎo)體結(jié)構(gòu)系具有墊區(qū)與配置于該墊區(qū)下方的該半導(dǎo)體結(jié)構(gòu)的有源裝置。藉由加入裝置于該墊區(qū)下方，本發(fā)明之具體實(shí)施例可改善硅面積的使用有效性。根據(jù)本發(fā)明具體實(shí)施例制造半導(dǎo)體結(jié)構(gòu)除能提供經(jīng)濟(jì)效益，也可改善晶圓可用的個(gè)別晶粒之產(chǎn)量。
示范結(jié)構(gòu)圖2系圖標(biāo)本發(fā)明一具體實(shí)施例的半導(dǎo)體結(jié)構(gòu)20之?dāng)嗝鎴D。半導(dǎo)體結(jié)構(gòu)20有墊區(qū)21，其系與非墊區(qū)28毗鄰。非墊區(qū)28系至少部份以墊區(qū)21為界。半導(dǎo)體結(jié)構(gòu)20有配置于該墊區(qū)21下方的有源裝置25。有源裝置25可為例如晶體管。有源裝置25可為半導(dǎo)體結(jié)構(gòu)20的數(shù)個(gè)組件中之一個(gè)。例如，可將另一裝置29配置于該非墊區(qū)28內(nèi)。在一具體實(shí)施例中，裝置25與29執(zhí)行類似的功能。
該墊區(qū)21包含襯底22。襯底22具有配置于其上方的第一金屬層26。襯底22也有第二金屬層23，其配置在該第一金屬層26的上方。該有源裝置25配置在該第一金屬層26的下方。在一具體實(shí)施例中，該半導(dǎo)體結(jié)構(gòu)20也有介電層24，其配置在第一金屬層23與第二金屬層26之間。在一具體實(shí)施例中，導(dǎo)通孔27配置在該介電層24內(nèi)。導(dǎo)通孔27系使該第一金屬層23與第二金屬層26電性連接。在一具體實(shí)施例中，導(dǎo)通孔27系連接至該有源裝置。隨后的金屬層也可被配置在該第一金屬層23與第二金屬層26之間。
在一具體實(shí)施例中，襯底22包含硅。在一具體實(shí)施例中，該介電層24系層間介電質(zhì)(ILD)且可包含材料，例如正硅酸乙酯(TEOS)、類似的介電材料、或其它的介電材料。金屬層23與26(以及任一層間的金屬層)與導(dǎo)通孔27可包含任何導(dǎo)電材料，包含，但不受限于，銅、鋁、金、銀、鎢、或任何其它導(dǎo)電金屬、或其它的導(dǎo)電材料，尤其是例如復(fù)晶硅(POLY)與硅化鎢。
圖3系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)墊區(qū)21下具有有源裝置(例如，晶體管，電路，或其類似物，等等)的半導(dǎo)體結(jié)構(gòu)20之上視圖。半導(dǎo)體裝置20的部份非墊區(qū)29系以墊區(qū)21為界。在一示范具體實(shí)施例中，半導(dǎo)體裝置20包含閃存。
在此閃存中，該墊之尺寸可約為80微米×80微米且半導(dǎo)體裝置20的垂直尺寸約為3,000微米。在一示范性的具體實(shí)作中，可由半導(dǎo)體結(jié)構(gòu)20之非墊區(qū)29切割100個(gè)個(gè)別的晶粒(例如，個(gè)別的有源裝置)且可由該墊區(qū)21下方多切3個(gè)個(gè)別的有源裝置。相較于墊區(qū)下無有源裝置的半導(dǎo)體結(jié)構(gòu)，此具體實(shí)作可增加百分之3的有源裝置。
圖4系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)底下有有源裝置25的墊區(qū)400之?dāng)嗝鎴D。墊區(qū)400配置在硅襯底22的上方，其中系配置有源裝置25。
在一具體實(shí)施例中，頂部金屬層23系形成墊區(qū)400之上表面。在另一具體實(shí)施例中，頂部金屬層23的上方可具有另一材料層，例如涂層，氧化物層，等等。第二金屬層424配置在該頂部金屬層23下方。層間介電層(ILD)24被配置在頂部金屬層23與第二金屬層424之間。頂部金屬層23與第二金屬層424系藉由導(dǎo)通孔27而電性互連，在一具體實(shí)施例中，其包含復(fù)數(shù)個(gè)個(gè)別的導(dǎo)通孔。
第二金屬層424下方系配置一第三金屬層425。第四金屬層426配置在第三金屬層425的下方。層間介電層(ILD)24配置在第三金屬層425與第四金屬層426之間。第三金屬層425與第四金屬層426系藉由導(dǎo)通孔27而電性互連，在一具體實(shí)施例中，其包含復(fù)數(shù)個(gè)個(gè)別的導(dǎo)通孔。一導(dǎo)通孔27可使第三金屬層425與第二金屬層424電性連接。
底部金屬層(M1)26配置在硅襯底22上方且在第四金屬層426下方。在一具體實(shí)施例中，可配置任何數(shù)層的額外金屬層于底部金屬層26上方以及于第四金屬層426下方?？蓪娱g介電層(ILD)24配置于附加的金屬層之間、附加金屬層中之一層與底部金屬層26且/或第四金屬層426之間，且/或于該第三金屬層425與第二金屬層424之間。
導(dǎo)通孔27可使該等附加金屬層中之任何一層電性相互連接且/或可使彼等電性連接于任一其它的金屬層，例如底部金屬層26、或第四金屬層426。導(dǎo)通孔27可使底部金屬層26電性連接于配置于其上方之任一金屬層。導(dǎo)通孔27可使有源裝置25電性連接于任一金屬層，例如底部金屬層26或配置于其上方之任一金屬層。
圖5系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)底下有兩個(gè)作為有源裝置的晶體管598與599的墊區(qū)500之?dāng)嗝鎴D。晶體管598與599均被配置在墊區(qū)500底下的硅襯底22內(nèi)。墊區(qū)500系具有配置于襯底22上方的底部(M1)金屬層26。
晶體管598包含源極區(qū)501與汲極區(qū)502，經(jīng)配置在襯底22的適當(dāng)摻雜區(qū)內(nèi)。源極區(qū)501與汲極區(qū)502系各自藉由一個(gè)別的導(dǎo)通孔527電性連接于底部金屬層26(或連接至另一金屬層)。晶體管598也包含可為復(fù)晶硅II(POLY-II)或另一閘極材料之閘極503，其配置在源極區(qū)501與閘極區(qū)502的上方及其間且在底部金屬層26的下方。
晶體管599包含源極區(qū)504與汲極區(qū)505，經(jīng)配置在襯底22的適當(dāng)摻雜區(qū)內(nèi)。源極區(qū)504與汲極區(qū)505系各自藉由一個(gè)別的導(dǎo)通孔527電性連接于底部金屬層26(或連接至另一金屬層)。晶體管599也包含可為POLY-II或另一閘極材料之閘極506，其配置在源極區(qū)504與閘極區(qū)505的上方及其間且在底部金屬層26的下方。
在一具體實(shí)施例中，頂部金屬層23系形成墊區(qū)500之上表面。第二金屬層424配置在頂部金屬層23的下方。層間介電層(ILD)24配置在頂部金屬層23與第二金屬層424之間。頂部金屬層23與第二金屬層424系藉由導(dǎo)通孔27而電性互連，在一具體實(shí)施例中，其包含復(fù)數(shù)個(gè)個(gè)別的導(dǎo)通孔。
第二金屬層424的下方系配置第三金屬層425。第四金屬層426配置在第三金屬層425的下方。層間介電層(ILD)24配置在第三金屬層425與第四金屬層426之間。第三金屬層425與第四金屬層426系藉由導(dǎo)通孔27而電性互連，在一具體實(shí)施例中，其包含復(fù)數(shù)個(gè)個(gè)別的導(dǎo)通孔。導(dǎo)通孔27可使第三金屬層425與第二金屬層424電性連接。
底部金屬層(M1)26配置在硅襯底22上方與第四金屬層426下方。在一具體實(shí)施例中，于底部金屬層26上方與第四金屬層426下方可配置任意數(shù)量的額外金屬層。可將層間介電層(ILD)24配置在附加金屬層之間、附加金屬層中之一層與底部金屬層26且/或第四金屬層426之間，且/或該第三金屬層425與第二金屬層424之間。導(dǎo)通孔27可使該等附加金屬層中之任何一層電性相互連接且/或可使彼等電性連接于任一其它的金屬層，例如底部金屬層26、或第四金屬層426。導(dǎo)通孔27可使底部金屬層26電性連接于配置于其上方之任一金屬層。
示范方法以下描述的方法系解釋用于制造半導(dǎo)體結(jié)構(gòu)與半導(dǎo)體結(jié)構(gòu)用的墊區(qū)的方法。該等方法可使用本技藝所習(xí)知的技術(shù)而予以具體實(shí)作，從而在此不予詳述以免混淆本發(fā)明之具體實(shí)施例。例如，方法80(圖8)之步驟81包含形成一襯底。形成襯底乃本技藝所習(xí)知，且任一可應(yīng)用的技術(shù)均可用來完成步驟81。同樣，可適當(dāng)應(yīng)用任何一習(xí)知技術(shù)實(shí)施本發(fā)明之具體實(shí)施例。
此外，為求簡明，系以列于一示范性順序中的個(gè)別步驟說明以下所描述的方法。盡管將彼等之特定步驟與順序揭示于本文的各圖中(例如，圖6至圖10)用來描述該等方法(例如，方法60、70、80、90、與100)之作業(yè)，該等步驟及順序仍只具示范性。本發(fā)明之具體實(shí)施例均適合多種其它的步驟或本文流程圖所描述諸步驟之變體的執(zhí)行，且順序可不同于所圖標(biāo)與描述的順序。
用于制造半導(dǎo)體結(jié)構(gòu)之示范方法圖6系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)一種制造半導(dǎo)體結(jié)構(gòu)用之方法60的流程圖。方法60由步驟61開始，其中設(shè)置墊區(qū)。在步驟62，有源裝置(例如，晶體管)配置在該墊區(qū)的下方，即完成方法60。
圖7系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造半導(dǎo)體結(jié)構(gòu)之方法70的流程圖。方法70系由步驟71開始，其中設(shè)置墊區(qū)。在步驟72，有源裝置配置在該墊區(qū)的下方。
步驟73中，系設(shè)置非墊區(qū)，使得該非墊區(qū)至少部份以該墊區(qū)為界。步驟74中，系將第二組件(例如，有源裝置、電路、等等)配置在該非墊區(qū)內(nèi)，即完成方法70。
用于制造半導(dǎo)體結(jié)構(gòu)用的墊區(qū)的示范方法圖8系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造半導(dǎo)體結(jié)構(gòu)用的墊區(qū)的方法80之流程圖。方法80系由步驟81開始，其中系形成襯底。在步驟82，有源裝置(例如晶體管)配置在該襯底內(nèi)。
在步驟83，第一金屬層配置在該襯底的上方。該第一金屬層，于一具體實(shí)施例中，其包含配置于該襯底上方的底部(M1)金屬層。步驟84中，第二金屬層配置在該第一金屬層的上方，即完成方法80。
圖9系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)用于制造墊區(qū)之方法90的流程圖。方法90系由步驟91開始，其中形成襯底。步驟92中，有源裝置(例如，晶體管)配置在該襯底內(nèi)。
在步驟93，第一金屬層配置在該襯底的上方。該第一金屬層，在一具體實(shí)施例中，包含配置于該襯底上方的底部(M1)金屬層。步驟94中，第二金屬層配置在該第一金屬層的上方。
在步驟95，介電層，例如層間介電層(ILD)，配置在該第一與第二金屬層之間。步驟96中，導(dǎo)通孔配置在該介電層內(nèi)藉以使該第一與第二金屬層電性連接。步驟97中，一導(dǎo)通孔配置在該襯底內(nèi)且在該第二金屬層的下方，藉以使該有源裝置電性連接至一金屬層，即完成方法90。
圖10的流程圖系根據(jù)本發(fā)明之一具體實(shí)施例圖標(biāo)制造半導(dǎo)體組件用的墊區(qū)的方法100。方法100由步驟101開始，其中系形成襯底。步驟102中，有源裝置，例如晶體管，配置在該襯底內(nèi)。
步驟103中，第一金屬層配置在該襯底的上方。在一具體實(shí)施例中，該第一金屬層包含配置于該襯底上方的底部(M1)金屬層。步驟104中，第二金屬層配置在該第一金屬層的上方。
在步驟105，隨后一金屬層配置在該第一與第二金屬層之間，在一具體實(shí)施例中，即完成100。在另一具體實(shí)施例中，可配置數(shù)層介電層藉以電性隔開數(shù)個(gè)金屬層。在另一具體實(shí)施例中，導(dǎo)通孔可經(jīng)配置在該介電層內(nèi)藉以使金屬層電性相互連接且/或連接至該有源裝置。
從而以本發(fā)明之具體實(shí)施例描述一種以墊下的裝置更有效使用晶圓區(qū)域的方法。盡管已用特定的具體實(shí)施例描述本發(fā)明，應(yīng)了解，本發(fā)明不應(yīng)被解釋成是受限于該等具體實(shí)施例，反而是根據(jù)以下之申請(qǐng)專利范圍解釋本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)(20)，包含墊區(qū)(21)；以及該半導(dǎo)體結(jié)構(gòu)(20)的有源裝置(25)，配置在該墊區(qū)(21)的下方。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該有源裝置(25)包含晶體管。
3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該半導(dǎo)體結(jié)構(gòu)(20)的組件(29)執(zhí)行邏輯功能。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該半導(dǎo)體結(jié)構(gòu)(20)的組件(29)執(zhí)行存儲(chǔ)功能。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該有源裝置(25)包含第一裝置，該半導(dǎo)體結(jié)構(gòu)(20)進(jìn)一步包含非墊區(qū)(28)，該非墊區(qū)至少部分地以該墊區(qū)(21)為界；以及第二裝置(29)，配置在該非墊區(qū)(28)內(nèi)。
6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該第一(25)與該第二裝置(29)執(zhí)行類似的功能。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)(20)，其中該墊區(qū)(21)包含襯底(22)；第一金屬層(26)，配置在該襯底(22)的上方，其中該有源裝置(25)配置在該第一金屬層(26)的下方；第二金屬層(23)，配置在該第一金屬層(26)的上方。
8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)(20)，進(jìn)一步包含介電層(24)，配置在該第一金屬層(26)與該第二金屬層(23)之間；和導(dǎo)通孔(27)，配置在該介電層(24)內(nèi)，其中該導(dǎo)通孔(27)使該第一金屬層(26)與該第二金屬層(23)電性連接。
9.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)(20)，在該第一(26)與該第二金屬層(23)之間進(jìn)一步包含后續(xù)金屬層(424)。
10.一種用于半導(dǎo)體結(jié)構(gòu)(20)的墊區(qū)裝置(21)，包含襯底(22)；第一金屬層(26)，配置在該襯底(22)的上方；第二金屬層(23)，配置在該第一金屬層(26)的上方；以及有源裝置(25)，其中該有源裝置(25)配置在該襯底(22)內(nèi)。
全文摘要
更有效的使用硅面積系藉由加入有源裝置(25)于半導(dǎo)體結(jié)構(gòu)(20)的墊區(qū)(21)下方而達(dá)成。該墊區(qū)(21)包含上有第一金屬層(23)之襯底(22)。第二金屬層(26)則位在該第一金屬層(23)的下方。該有源裝置(25)是在第二金屬層(26)下方的襯底(22)內(nèi)。介電層(24)系將該第一(23)與第二金屬層(26)隔開。在該介電層(24)內(nèi)之一導(dǎo)通孔(27)系使該第一(23)與第二金屬層(26)電性連接。一導(dǎo)通孔(27)系連接至該有源裝置(25)。隨后的金屬層(424，425，426)系經(jīng)布置成在該第一(23)與第二金屬層(26)之間。
文檔編號(hào)G06F17/50GK1910752SQ200480040446
公開日2007年2月7日 申請(qǐng)日期2004年12月17日 優(yōu)先權(quán)日2004年1月14日
發(fā)明者N·楊, H·小川, Y·吳, K-T·常, Y·孫, D·G·哈密爾頓 申請(qǐng)人:斯班遜有限公司