專利名稱：中央處理器頻率即時(shí)調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種頻率調(diào)整電路，特別是關(guān)于一種根據(jù)中央處理器(Central Processing Unit，中央處理器)負(fù)載的大小自動(dòng)改變CPU工作頻率的CPU頻率即時(shí)調(diào)整電路。
技術(shù)背景CPU與芯片組在執(zhí)行影像處理或者3D游戲時(shí)，往往需要處理大量的資料，傳統(tǒng)技術(shù)CPU使用額定的時(shí)鐘頻率，負(fù)載增大時(shí)將造成電腦執(zhí)行效能的下降，所以為使電腦程序流暢的執(zhí)行，必須提高CPU的工作頻率，即CPU頻率調(diào)整。
現(xiàn)有技術(shù)通常以下列三種方式來(lái)達(dá)到頻率調(diào)整的目的(1)改變外頻外頻是CPU與CPU外部周邊電路元件通信的頻率，如果改變外頻即可改變CPU與外界通信的頻率，也即改變總線的速度。
(2)改變倍頻內(nèi)頻是CPU的內(nèi)部工作頻率，而內(nèi)頻是外頻與倍頻的乘積，即外頻×倍頻＝內(nèi)頻因此改變CPU的倍頻，進(jìn)而內(nèi)頻可隨之改變，CPU可達(dá)到頻率調(diào)整的目的。
(3)改變CPU電壓CPU的工作電壓可分為輸入/輸出電壓(Vio)和核心電壓(Vcore)，Vio是CPU與外部周邊元件之間相互通信時(shí)傳送信號(hào)的電壓，一般為一固定值，例如一接近3.3伏且無(wú)法調(diào)整電壓值的Vio。Vcore則是CPU內(nèi)部核心進(jìn)行運(yùn)算的電壓值，即核心電壓。增加Vcore電壓是CPU頻率調(diào)整的重要技術(shù)之一，就是把Vcore電壓從標(biāo)準(zhǔn)電壓(STD)升高到增強(qiáng)式電壓(VRE)，增加電壓后高低電壓落差很大，就會(huì)造成信號(hào)較為清楚，CPU運(yùn)算時(shí)就比較穩(wěn)定。
現(xiàn)有動(dòng)態(tài)頻率調(diào)整技術(shù)是以感應(yīng)CPU的溫度而不是根據(jù)CPU實(shí)際負(fù)載大小來(lái)決定時(shí)鐘頻率是否提升，此方法為間接性的測(cè)量，因?yàn)镃PU周圍芯片的溫度高低以及主機(jī)內(nèi)風(fēng)扇的循環(huán)氣流都會(huì)影響到CPU的感應(yīng)溫度，因此在頻率調(diào)整與否的準(zhǔn)確性上需要額外考慮一些環(huán)境因素；此外，若CPU上的散熱風(fēng)扇因?yàn)楣收显虿荒苷＿\(yùn)轉(zhuǎn)，則會(huì)導(dǎo)致CPU感應(yīng)的溫度上升，使CPU錯(cuò)誤的進(jìn)行頻率調(diào)整動(dòng)作，使其增加燒毀的危險(xiǎn)。

發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種中央處理器頻率即時(shí)調(diào)整電路，根據(jù)CPU負(fù)載的大小自動(dòng)改變CPU的工作頻率。
一種中央處理器頻率即時(shí)調(diào)整電路，其包括依次串聯(lián)的一電流感應(yīng)裝置、一電壓放大裝置、一多段開(kāi)關(guān)切換裝置及一優(yōu)先權(quán)解碼裝置，所述電流感應(yīng)裝置用于將中央處理器和芯片組的負(fù)載電流信號(hào)轉(zhuǎn)換為一電壓信號(hào)，所述電壓放大裝置用于將所述電壓信號(hào)進(jìn)行放大并產(chǎn)生一放大的電壓信號(hào)，所述多段開(kāi)關(guān)切換裝置根據(jù)所述放大的電壓信號(hào)產(chǎn)生一切換信號(hào)，所述優(yōu)先權(quán)解碼裝置將所述切換信號(hào)解碼并產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入時(shí)鐘產(chǎn)生電路進(jìn)而調(diào)整中央處理器的工作頻率。
相較現(xiàn)有技術(shù)，所述中央處理器頻率即時(shí)調(diào)整電路根據(jù)CPU和芯片組實(shí)際負(fù)載大小進(jìn)行工作頻率的調(diào)整，頻率調(diào)整準(zhǔn)確性高。

圖1是本發(fā)明較佳實(shí)施方式中央處理器頻率即時(shí)調(diào)整電路的系統(tǒng)框圖。
圖2是本發(fā)明較佳實(shí)施方式中央處理器頻率即時(shí)調(diào)整電路的部分電路圖。
具體實(shí)施方式請(qǐng)參考圖1，IL信號(hào)為CPU與芯片組的負(fù)載電流，所述IL信號(hào)的大小直接反應(yīng)了CPU與芯片組負(fù)載的大小。本發(fā)明較佳實(shí)施方式的中央處理器頻率即時(shí)調(diào)整電路100包括依次串聯(lián)的一電流感應(yīng)裝置10、一電壓放大裝置20、一多段開(kāi)關(guān)切換裝置30及一優(yōu)先權(quán)解碼裝置40，其中所述電流感應(yīng)裝置10用于將所述IL電流信號(hào)轉(zhuǎn)換為一電壓信號(hào)，所述電壓放大裝置20用于將所述電壓信號(hào)進(jìn)行放大并產(chǎn)生一放大的電壓信號(hào)，所述放大的電壓信號(hào)傳送入所述多段開(kāi)關(guān)切換裝置30，所述多段開(kāi)關(guān)切換裝置30根據(jù)所述放大的電壓信號(hào)的幅度產(chǎn)生一切換信號(hào)，并將所述切換信號(hào)傳送入所述優(yōu)先權(quán)解碼裝置40，所述優(yōu)先權(quán)解碼裝置40將所述切換信號(hào)解碼并產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入時(shí)鐘產(chǎn)生電路進(jìn)而調(diào)整CPU的工作頻率，以此達(dá)到多段動(dòng)態(tài)頻率調(diào)整的目的。
請(qǐng)一并參考圖2，在圖2顯示的中央處理器頻率即時(shí)調(diào)整電路的部分電路中，所述電流感應(yīng)裝置10包括一電感L及一第一電阻RL串聯(lián)連接的一第一串聯(lián)電路、一第二電阻RS及一電容C串聯(lián)連接的一第二串聯(lián)電路，所述第一串聯(lián)電路與所述第二串聯(lián)電路并聯(lián)連接，CPU與芯片組負(fù)載的電流IL流經(jīng)所述第一串聯(lián)電路，假設(shè)所述第一串聯(lián)電路兩端電壓為VL，則根據(jù)S域(S-domain)分析可得VL＝IL(sL+RL) (1)假設(shè)所述第二串聯(lián)電路中電容C兩端電壓為Vsense，則根據(jù)電壓分壓公式可得Vsense=VL1sC1sC+RS=VL11+sRSC---(2)]]>根據(jù)公式(1)、(2)可得Vsense=sL+RL1+sRSCIL=1+sLRL1+sRSCRLIL---(3)]]>如果所述電流感應(yīng)裝置10滿足下列等式LRL=RSC---(4)]]>則公式(3)變?yōu)閂sense＝RLIL(5)由此可知，若所述電感L與所述第一電阻RL的比值等于所述第二電阻RS與所述電容C的乘積，所述電容C兩端的電壓Vsense即為所述第一電阻RL兩端的電壓，即Vsense的電壓值與CPU與芯片組負(fù)載電流IL成正比，Vsense即為所述電流感應(yīng)裝置轉(zhuǎn)換的電壓信號(hào)。
所述電壓放大裝置20包括一第三電阻R1、一第四電阻R2、一第五電阻R3、一第六電阻R4及一運(yùn)算放大器，所述電容C的一端通過(guò)所述第五電阻R3接入所述運(yùn)算放大器的同向輸入端，所述運(yùn)算放大器的同向輸入端通過(guò)所述第六電阻R4接地，所述電容C的另一端通過(guò)所述第三電阻R1接入所述運(yùn)算放大器的反向輸入端，所述運(yùn)算放大器的反向輸入端通過(guò)所述第四電阻R2接入所述運(yùn)算放大器的輸出端，假設(shè)所述運(yùn)算放大器的輸出端的電壓為Vout，在滿足R1＝R3，R2＝R4 (6)時(shí)，有Vout＝Vsense(R2/R1) (7)
即所述電壓放大裝置20將所述電流感應(yīng)裝置轉(zhuǎn)換的電壓信號(hào)Vsense進(jìn)行放大產(chǎn)生所述放大的電壓信號(hào)Vout。
所述多段開(kāi)關(guān)切換裝置30包括一輸入電壓Vcc及若干等級(jí)(從第一級(jí)至第n級(jí)，其中n＞＝1)的開(kāi)關(guān)電路，所述第一級(jí)開(kāi)關(guān)電路包括一第一NMOS管(N溝道絕緣柵型場(chǎng)效應(yīng)管)M1及一第一級(jí)電阻31，所述運(yùn)算放大器的輸出端與所述第一NMOS管M1的柵極連接，即所述放大的電壓信號(hào)Vout接入所述第一NMOS管M1的柵極，所述第一NMOS管M1的漏極接入所述輸入電壓Vcc，所述第一NMOS管M1的源極通過(guò)所述第一級(jí)電阻31接地，所述第二級(jí)開(kāi)關(guān)電路包括一第二NMOS管M2、一第二級(jí)電阻32及一第一二極管D1，所述第一NMOS管M1的柵極與所述第一二極管D1的陽(yáng)極連接，所述第一二極管D1的陰極接入所述第二NMOS管M2的柵極，所述第二NMOS管的漏極接入所述輸入電壓Vcc，所述第二NMOS管的源極通過(guò)所述第二級(jí)電阻32接地，依此類推，所述第n級(jí)開(kāi)關(guān)電路包括一第n個(gè)NMOS管、一第n級(jí)電阻3n及一第(n-1)二極管Dn-1，所述第(n-1)二極管Dn-1的陰極接入所述第n個(gè)NMOS管Mn的柵極，所述第n個(gè)NMOS管Mn的漏極接入所述輸入電壓Vcc，所述第n個(gè)NMOS管Mn的源極通過(guò)所述第n級(jí)電阻3n接地。假設(shè)所述第n個(gè)NMOS管的臨界電壓為Vt，所述第n個(gè)NMOS管柵源極電壓為VGS，所述第n個(gè)NMOS管柵漏極電壓為VGD，所述第(n-1)二極管Dn-1的導(dǎo)通電壓為VD，若所述第n個(gè)NMOS管作開(kāi)關(guān)導(dǎo)通時(shí)必須滿足VGS＞＝Vt VGD＞＝Vt (8)根據(jù)前述本發(fā)明較佳實(shí)施方式電路特點(diǎn)可知，所述第n個(gè)NMOS管的柵極電壓VG＝[Vout-(n-1)VD]，所述第n個(gè)NMOS管的源極電壓Vs＝0，所述第n個(gè)NMOS管的漏極電壓VD等于所述輸入電壓Vcc，即VD＝Vcc。
根據(jù)不等式(8)可得[Vout-(n-1)VD]-Vcc＞＝Vt (9)根據(jù)不等式(9)推導(dǎo)可得Vout＞＝(n-1)VD+Vcc+Vt (10)即若要所述第n個(gè)NMOS管導(dǎo)通所述運(yùn)算放大器輸出端的電壓Vout必須滿足不等式(10)，亦即滿足此條件時(shí)所述運(yùn)算放大器輸出端的電壓Vout可使所述第n個(gè)NMOS管導(dǎo)通，此時(shí)所述第n個(gè)NMOS管的漏極為高電平，用數(shù)值“1”表示，不導(dǎo)通時(shí)所述第n個(gè)NMOS管的漏極為低電平，用數(shù)值“0”表示，所述第一NMOS管至所述第n個(gè)NMOS管的漏極的電壓信號(hào)即為所述運(yùn)算放大器輸出端的電壓Vout的切換信號(hào)，所述切換信號(hào)反應(yīng)了所述運(yùn)算放大器輸出端的電壓Vout的大小，亦即反應(yīng)了CPU和芯片組負(fù)載的大小。
所述切換信號(hào)傳送入所述優(yōu)先權(quán)解碼裝置40進(jìn)行解碼并產(chǎn)生一控制信號(hào)，所述控制信號(hào)為一根據(jù)所述切換信號(hào)進(jìn)行數(shù)據(jù)編碼后的數(shù)字信號(hào)，所述控制信號(hào)進(jìn)入時(shí)鐘產(chǎn)生電路并控制時(shí)鐘產(chǎn)生電路產(chǎn)生相應(yīng)的工作頻率。
下面以n＝7為例進(jìn)行所述優(yōu)先權(quán)解碼裝置40的解碼變換說(shuō)明，即所述多段開(kāi)關(guān)切換裝置30包括7個(gè)等級(jí)的開(kāi)關(guān)電路，假設(shè)第一開(kāi)關(guān)電路的NMOS管的源極電壓信號(hào)為A1，第二開(kāi)關(guān)電路的NMOS管的源極電壓信號(hào)為A2，依此類推第7開(kāi)關(guān)電路的NMOS管的源極電壓信號(hào)為A7，則所述切換信號(hào)就為(A7 A6A5 A4 A3 A2 A1)，假設(shè)所述控制信號(hào)為(B3 B2 B1)，則有下表
所述切換信號(hào)中“1”表示所述開(kāi)關(guān)電路的NMOS管導(dǎo)通，“0”表示所述開(kāi)關(guān)電路的NMOS管不導(dǎo)通，“1”越多代表導(dǎo)通的開(kāi)關(guān)電路越多，即所述運(yùn)算放大器輸出端的電壓越大，亦即CPU和芯片組負(fù)載越大，相應(yīng)的控制信號(hào)控制時(shí)鐘產(chǎn)生電路產(chǎn)生越大的工作頻率。
在本發(fā)明較佳實(shí)施方式中央處理器頻率即時(shí)調(diào)整電路工作時(shí)，若CPU和芯片組負(fù)載增大，即電流IL增大，所述電流感應(yīng)裝置10感應(yīng)的電壓Vsense增大，則所述電壓放大裝置20將所述電壓Vsense進(jìn)一步放大后送入所述多段開(kāi)關(guān)切換裝置30，所述多段開(kāi)關(guān)切換裝置30導(dǎo)通的開(kāi)關(guān)電路越多，所述切換信號(hào)經(jīng)過(guò)所述優(yōu)先權(quán)解碼裝置40解碼產(chǎn)生所述控制信號(hào)控制時(shí)鐘產(chǎn)生電路產(chǎn)生的工作頻率會(huì)越大，當(dāng)CPU和芯片組負(fù)載減小時(shí)，所述中央處理器頻率即時(shí)調(diào)整電路根據(jù)負(fù)載大小控制時(shí)鐘產(chǎn)生電路產(chǎn)生較小的工作頻率。
權(quán)利要求
1.一種中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述中央處理器頻率即時(shí)調(diào)整電路包括依次串聯(lián)的一電流感應(yīng)裝置、一電壓放大裝置、一多段開(kāi)關(guān)切換裝置及一優(yōu)先權(quán)解碼裝置，所述電流感應(yīng)裝置用于將中央處理器和芯片組的負(fù)載電流信號(hào)轉(zhuǎn)換為一電壓信號(hào)，所述電壓放大裝置用于將所述電壓信號(hào)進(jìn)行放大并產(chǎn)生一放大的電壓信號(hào)，所述多段開(kāi)關(guān)切換裝置根據(jù)所述放大的電壓信號(hào)產(chǎn)生一切換信號(hào)，所述優(yōu)先權(quán)解碼裝置將所述切換信號(hào)解碼并產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入時(shí)鐘產(chǎn)生電路進(jìn)而調(diào)整中央處理器的工作頻率。
2.如權(quán)利要求1所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述電流感應(yīng)裝置包括一電感及一第一電阻串聯(lián)連接的第一串聯(lián)電路、一第二電阻及一電容串聯(lián)連接的第二串聯(lián)電路，中央處理器和芯片組的負(fù)載電流流經(jīng)所述第一串聯(lián)電路，所述第一串聯(lián)電路與所述第二串聯(lián)電路并聯(lián)連接，所述中央處理器和芯片組的負(fù)載電流流經(jīng)所述第一串聯(lián)電路。
3.如權(quán)利要求2所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述電感與所述第一電阻的比值等于所述第二電阻與所述電容的乘積。
4.如權(quán)利要求2所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述電壓放大裝置包括一第三電阻、一第四電阻、一第五電阻、一第六電阻及一運(yùn)算放大器，所述電容的一端通過(guò)所述第五電阻接入所述運(yùn)算放大器的同向輸入端，所述運(yùn)算放大器的同向輸入端通過(guò)所述第六電阻接地，所述電容的另一端通過(guò)所述第三電阻接入所述運(yùn)算放大器的反向輸入端，所述運(yùn)算放大器的反向輸入端通過(guò)所述第四電阻接入所述運(yùn)算放大器的輸出端。
5.如權(quán)利要求4所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述第三電阻與所述第五電阻的阻值相等，所述第四電阻與所述第六電阻的阻值相等。
6.如權(quán)利要求4所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述多段開(kāi)關(guān)切換裝置包括一輸入電壓及從第一級(jí)至第n級(jí)的開(kāi)關(guān)電路，其中n＞＝1。
7.如權(quán)利要求6所述的中央處理器頻率即時(shí)調(diào)整電路，其特征在于所述第一級(jí)開(kāi)關(guān)電路包括一第一N溝道絕緣柵型場(chǎng)效應(yīng)管及一第一級(jí)電阻，所述運(yùn)算放大器的輸出端與所述第一N溝道絕緣柵型場(chǎng)效應(yīng)管的柵極連接，所述第一N溝道絕緣柵型場(chǎng)效應(yīng)管的漏極接入所述輸入電壓，所述第一N溝道絕緣柵型場(chǎng)效應(yīng)管的源極通過(guò)第一級(jí)電阻接地，所述第n級(jí)開(kāi)關(guān)電路包括一第n個(gè)N溝道絕緣柵型場(chǎng)效應(yīng)管、一第n級(jí)電阻及一第(n-1)二極管，所述第(n-1)二極管的陰極接入所述第n個(gè)N溝道絕緣柵型場(chǎng)效應(yīng)管的柵極，所述第n個(gè)N溝道絕緣柵型場(chǎng)效應(yīng)管的漏極接入所述輸入電壓，所述第n個(gè)N溝道絕緣柵型場(chǎng)效應(yīng)管的源極通過(guò)所述第n級(jí)電阻接地。
全文摘要
一種中央處理器頻率即時(shí)調(diào)整電路，其包括依次串聯(lián)的一電流感應(yīng)裝置、一電壓放大裝置、一多段開(kāi)關(guān)切換裝置及一優(yōu)先權(quán)解碼裝置，所述電流感應(yīng)裝置用于將中央處理器和芯片組的負(fù)載電流信號(hào)轉(zhuǎn)換為一電壓信號(hào)，所述電壓放大裝置用于將所述電壓信號(hào)進(jìn)行放大并產(chǎn)生一放大的電壓信號(hào)，所述多段開(kāi)關(guān)切換裝置根據(jù)所述放大的電壓信號(hào)產(chǎn)生一切換信號(hào)，所述優(yōu)先權(quán)解碼裝置將所述切換信號(hào)解碼并產(chǎn)生一控制信號(hào)，所述控制信號(hào)進(jìn)入時(shí)鐘產(chǎn)生電路進(jìn)而調(diào)整中央處理器的工作頻率。
文檔編號(hào)G06F1/26GK1924759SQ20051003703
公開(kāi)日2007年3月7日 申請(qǐng)日期2005年9月2日 優(yōu)先權(quán)日2005年9月2日
發(fā)明者何敦逸, 許壽國(guó), 陳俊仁 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司