專利名稱：一種采用異步通信機(jī)制的可重構(gòu)計(jì)算單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，適用于計(jì)算密集型應(yīng)用領(lǐng)域。
背景技術(shù)：
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，可重構(gòu)器件被越來越廣泛的使用在電子產(chǎn)品的開發(fā)應(yīng)用中。其中，現(xiàn)場可編程門陣列FPGA以其通用性和高性能，幾乎占據(jù)了可重構(gòu)器件的半壁江山。
然而，目前市場上以FPGA為代表的可重構(gòu)器件，由于其單元結(jié)構(gòu)以及連接方式，不可避免的存在以下缺陷。首先，像FPGA這類采用同步通信機(jī)制的可重構(gòu)結(jié)構(gòu)，由于全局時(shí)鐘的使用，不可避免的出現(xiàn)時(shí)鐘歪斜的問題。并且，雖然這類單元結(jié)構(gòu)簡單且相對面積較小，但都很難突破功耗、性能上的瓶頸。這也是陣列計(jì)算具有規(guī)模大、路由路徑長短差距懸殊等特點(diǎn)所決定的。其次，像FPGA之類可重構(gòu)結(jié)構(gòu)，為了保證其靈活性，常常加入大面積的路由資源，這就不可避免的導(dǎo)致了片上面積的大規(guī)模浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對現(xiàn)有技術(shù)的不足，提供一種采用異步通信機(jī)制的可重構(gòu)計(jì)算單元。
本發(fā)明的異步通信可重構(gòu)計(jì)算單元包括數(shù)據(jù)輸入路由模塊、異步計(jì)算控制模塊、異步計(jì)算模塊、數(shù)據(jù)輸出路由模塊、異步信號生成模塊、異步信號輸出路由模塊和配置模塊，所說的數(shù)據(jù)輸入路由模塊內(nèi)具有三個(gè)數(shù)據(jù)輸入多路復(fù)選器，數(shù)據(jù)輸出路由模塊具有八個(gè)數(shù)據(jù)輸出多路復(fù)選器，異步信號輸出路由模塊內(nèi)具有八個(gè)異步信號輸出多路復(fù)選器，異步計(jì)算模塊包括計(jì)算電路、一個(gè)預(yù)充電電路以及兩個(gè)用于計(jì)算多路復(fù)選器，數(shù)據(jù)輸入路由模塊中的每個(gè)數(shù)據(jù)輸入多路復(fù)選器的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)數(shù)據(jù)信號相連，輸出端分別與異步計(jì)算模塊中的預(yù)充電電路以及計(jì)算電路的輸入端相連，異步計(jì)算控制模塊的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)異步信號相連，輸出端和異步計(jì)算模塊中的預(yù)充電電路的另一輸入端相連，預(yù)充電電路的輸出端和計(jì)算電路的另一輸入端相連，計(jì)算電路的一個(gè)輸出端和第一計(jì)算多路復(fù)選器的輸入端相連，計(jì)算電路的另一個(gè)輸出端和第二計(jì)算多路復(fù)選器的輸入端相連，兩個(gè)計(jì)算多路復(fù)選器的輸出端分別和數(shù)據(jù)輸出路由模塊中的八個(gè)數(shù)據(jù)輸出多路復(fù)選器以及異步信號生成模塊的輸入端相連，數(shù)據(jù)輸出路由模塊中的第一數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第三、第五、第七數(shù)據(jù)信號相連，第二數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第四、第六、第八數(shù)據(jù)信號相連，第三數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第一、第五、第七數(shù)據(jù)信號相連，第四數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第二、第六、第八數(shù)據(jù)信號相連，第五數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第七數(shù)據(jù)信號相連，第六數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第八數(shù)據(jù)信號相連，第七數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第五數(shù)據(jù)信號相連，第八數(shù)據(jù)輸出多路復(fù)選器的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第六數(shù)據(jù)信號相連，八個(gè)數(shù)據(jù)輸出多路復(fù)選器的輸出端為可重構(gòu)計(jì)算單元的輸出數(shù)據(jù)信號端，異步信號生成模塊的輸出端分別與異步信號輸出路由模塊中的八個(gè)異步信號輸出多路復(fù)選器的輸入端相連，異步信號輸出路由模塊中的第一、第三、第五、第七異步信號輸出多路復(fù)選器的輸入端均與輸入可重構(gòu)計(jì)算單元的第一、第三、第五、第七異步信號相連，第二、第四、第六、第八異步信號輸出多路復(fù)選器的輸入端均與輸入可重構(gòu)計(jì)算單元的第二、第四、第六、第八異步信號相連，八個(gè)異步信號輸出多路復(fù)選器的輸出端為可重構(gòu)計(jì)算單元的輸出異步信號端，用于存放單元配置信息的配置模塊的輸入端連接輸入配置數(shù)據(jù)，輸出端分別和可重構(gòu)計(jì)算單元中的數(shù)據(jù)輸入多路復(fù)選器、數(shù)據(jù)輸出多路復(fù)選器、異步信號輸出多路復(fù)選器、異步計(jì)算控制模塊、異步信號生成模塊以及計(jì)算多路復(fù)選器的輸入端相連。
本發(fā)明具有以下技術(shù)效果1.提高性能采用數(shù)據(jù)驅(qū)動(dòng)異步通信機(jī)制，不需要用最長運(yùn)算周期來統(tǒng)一時(shí)鐘周期，極大地提高了運(yùn)算效率。
2.降低功耗采用數(shù)據(jù)驅(qū)動(dòng)異步通信機(jī)制，較之同步通信機(jī)制功耗大大降低。


圖1是采用異步通信機(jī)制的可重構(gòu)單元結(jié)構(gòu)框圖；圖2是異步計(jì)算模塊的結(jié)構(gòu)框圖；圖3是預(yù)充電電路圖；圖4是以差動(dòng)級聯(lián)邏輯實(shí)現(xiàn)1位全加器的計(jì)算電路圖；
具體實(shí)施例方式
下面根據(jù)附圖詳細(xì)說明本發(fā)明。
參照圖1，本發(fā)明的異步通信可重構(gòu)計(jì)算單元包括數(shù)據(jù)輸入路由模塊1、異步計(jì)算控制模塊2、異步計(jì)算模塊3、數(shù)據(jù)輸出路由模塊4、異步信號生成模塊5、異步信號輸出路由模塊6和配置模塊7，所說的數(shù)據(jù)輸入路由模塊1內(nèi)具有三個(gè)數(shù)據(jù)輸入多路復(fù)選器8，數(shù)據(jù)輸出路由模塊4具有八個(gè)數(shù)據(jù)輸出多路復(fù)選器9，異步信號輸出路由模塊6內(nèi)具有八個(gè)異步信號輸出多路復(fù)選器10，異步計(jì)算模塊3包括一個(gè)預(yù)充電電路11、計(jì)算電路12以及兩個(gè)用于計(jì)算多路復(fù)選器13(如圖2所示)，其中，計(jì)算電路12的個(gè)數(shù)與異步可重構(gòu)計(jì)算單元支持的計(jì)算功能數(shù)目相對應(yīng)，例如要支持與、與非、或、或非、異或、比較、判零、判一、多路復(fù)選、動(dòng)態(tài)路由、移位、全加、全減等13種運(yùn)算功能，則需要13個(gè)計(jì)算電路12。數(shù)據(jù)輸入路由模塊1中的每個(gè)數(shù)據(jù)輸入多路復(fù)選器8的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)數(shù)據(jù)信號ed1，ed2，sd1，sd2，wd1，wd2，nd1，nd2相連，輸出端分別與異步計(jì)算模塊3中的預(yù)充電電路11以及計(jì)算電路12的輸入端相連，異步計(jì)算控制模塊2的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)異步信號ea1，ea2，sa1，sa2，wa1，wa2，na1，na2相連，輸出端和異步計(jì)算模塊3中的預(yù)充電電路11的另一輸入端相連，預(yù)充電電路11的輸出端pre和計(jì)算電路12的另一輸入端相連，計(jì)算電路12的一個(gè)輸出端fout和第一計(jì)算多路復(fù)選器13的輸入端相連，計(jì)算電路12的另一個(gè)輸出端cout和第二計(jì)算多路復(fù)選器13的輸入端相連，兩個(gè)計(jì)算多路復(fù)選器13的輸出端dout1，dout2分別和數(shù)據(jù)輸出路由模塊4中的八個(gè)數(shù)據(jù)輸出多路復(fù)選器9以及異步信號生成模塊5的輸入端相連，數(shù)據(jù)輸出路由模塊4中的第一數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第三、第五、第七數(shù)據(jù)信號sd1，wd1，nd1相連，第二數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第四、第六、第八數(shù)據(jù)信號sd2，wd2，nd2相連，第三數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第一、第五、第七數(shù)據(jù)信號ed1，wd1，nd1相連，第四數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第二、第六、第八數(shù)據(jù)信號ed2，wd2，nd2相連，第五數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第七數(shù)據(jù)信號ed1，sd1，nd1相連，第六數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第八數(shù)據(jù)信號ed2，sd2，nd2相連，第七數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第五數(shù)據(jù)信號ed1，sd1，wd1相連，第八數(shù)據(jù)輸出多路復(fù)選器9的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第六數(shù)據(jù)信號ed2，sd2，wd2相連，八個(gè)數(shù)據(jù)輸出多路復(fù)選器9的輸出端為可重構(gòu)計(jì)算單元的輸出數(shù)據(jù)信號端，異步信號生成模塊5的輸出端分別與異步信號輸出路由模塊6中的八個(gè)異步信號輸出多路復(fù)選器10的輸入端相連，異步信號輸出路由模塊6中的第一、第三、第五、第七異步信號輸出多路復(fù)選器10的輸入端均與輸入可重構(gòu)計(jì)算單元的第一、第三、第五、第七異步信號ea1，sa1，wa1，na1相連，第二、第四、第六、第八異步信號輸出多路復(fù)選器10的輸入端均與輸入可重構(gòu)計(jì)算單元的第二、第四、第六、第八異步信號ea2，sa2，wa2，na2相連，八個(gè)異步信號輸出多路復(fù)選器10的輸出端為可重構(gòu)計(jì)算單元的輸出異步信號端，用于存放單元配置信息的配置模塊7的輸入端連接輸入配置數(shù)據(jù)，輸出端分別和可重構(gòu)計(jì)算單元中的數(shù)據(jù)輸入多路復(fù)選器8、數(shù)據(jù)輸出多路復(fù)選器9、異步信號輸出多路復(fù)選器10、異步計(jì)算控制模塊2、異步信號生成模塊5以及計(jì)算多路復(fù)選器13的輸入端相連。這里，配置模塊7可由基于雙端口D觸發(fā)器的寄存器堆文件構(gòu)成。
由于該異步可重構(gòu)計(jì)算單元支持8個(gè)輸入數(shù)據(jù)信號，因此，數(shù)據(jù)輸入多路復(fù)選器8可采用8選1多路復(fù)選器實(shí)現(xiàn)。
由于每個(gè)數(shù)據(jù)輸出多路復(fù)選器9分別與3個(gè)異步可重構(gòu)計(jì)算單元輸入數(shù)據(jù)信號以及計(jì)算多路復(fù)選器13的2個(gè)輸出數(shù)據(jù)信號相連，因此數(shù)據(jù)輸出多路復(fù)選器9可采用5選1多路復(fù)選器實(shí)現(xiàn)。
由于每個(gè)異步信號輸出多路復(fù)選器10的輸入端分別和4個(gè)異步可重構(gòu)計(jì)算單元輸入異步信號以及異步信號生成模塊5的輸出信號aout相連，因此異步信號輸出多路復(fù)選器10可采用5選1多路復(fù)選器實(shí)現(xiàn)。
本發(fā)明中的預(yù)充電電路11如圖3所示，可由七個(gè)pmos管P、七個(gè)nmos管N以及一個(gè)反相器T構(gòu)成。圖中，start信號端為與異步計(jì)算控制模塊2的輸出端相連端點(diǎn)，ainh，binh，cinh信號端為與三個(gè)數(shù)據(jù)輸入多路復(fù)選器8的輸出端相連的端點(diǎn)。ainl，binl，cinl信號分別為ainh，binh，cinh信號的取反。
圖4是以1位全加器為例的計(jì)算電路圖，它由兩個(gè)差動(dòng)級聯(lián)邏輯電路構(gòu)成，其中第一個(gè)差動(dòng)級聯(lián)邏輯電路用于產(chǎn)生結(jié)果位(fout)，其包括兩個(gè)pmos管P，四個(gè)反向器T以及21個(gè)nmos管N；第二個(gè)差動(dòng)級聯(lián)邏輯電路用于產(chǎn)生進(jìn)位(cout)，其包括兩個(gè)pmos管P，四個(gè)反向器T以及11個(gè)nmos管N。其中，每個(gè)差動(dòng)級聯(lián)邏輯電路中的四個(gè)反向器T都分為兩組，頭尾相接，起到緩沖暫存的作用。
本發(fā)明的異步通信可重構(gòu)計(jì)算單元工作過程如下數(shù)據(jù)輸入路由模塊1中的三個(gè)8選1數(shù)據(jù)輸入多路復(fù)選器8從可重構(gòu)計(jì)算單元的8個(gè)輸入數(shù)據(jù)信號ed1，ed2，sd1，sd2，wd1，wd2，nd1，nd2中選擇3個(gè)ain，bin，cin作為異步計(jì)算模塊3的3個(gè)輸入數(shù)據(jù)。異步計(jì)算控制模塊2通過對可重構(gòu)計(jì)算單元的8個(gè)輸入異步信號ea1，ea2，sa1，sa2，wa1，wa2，na1，na2進(jìn)行判斷，看其是否有效，從而產(chǎn)生異步計(jì)算啟動(dòng)信號start輸出到異步計(jì)算模塊3，用于控制異步計(jì)算的工作狀態(tài)。預(yù)充電電路11中，ainh，ainl，binh，binl，cinh，cinl為3組互補(bǔ)輸入信號。這3組互補(bǔ)輸入信號用于通過2位編碼來標(biāo)志輸入數(shù)據(jù)——當(dāng)互補(bǔ)輸入信號為“01”或者“10”時(shí)，代表有效的“0”或者“1”信號，可以用以計(jì)算；“00”則代表無效信號，不進(jìn)行計(jì)算；“11”為非法信號，不應(yīng)在計(jì)算中出現(xiàn)。當(dāng)且僅當(dāng)3組互補(bǔ)輸入數(shù)據(jù)均為有效，且異步計(jì)算控制模塊2的輸出的計(jì)算啟動(dòng)信號start有效時(shí)，預(yù)充電電路11的輸出充電信號pre才為有效，即該充電信號將對計(jì)算電路12進(jìn)行充電，使其進(jìn)入計(jì)算狀態(tài)。
以一位全加器為例，當(dāng)充電信號有效時(shí)，計(jì)算電路12中的兩個(gè)差動(dòng)級聯(lián)邏輯電路中的四個(gè)pmos管P均導(dǎo)通，兩個(gè)接地的nmos管N均關(guān)閉，電路開始進(jìn)行充電，進(jìn)入待計(jì)算狀態(tài)。第一個(gè)差動(dòng)級聯(lián)邏輯電路中的其余20個(gè)nmos管N用于實(shí)現(xiàn)一位全加器的結(jié)果位邏輯，分別產(chǎn)生2個(gè)互補(bǔ)的結(jié)果位(fouth，foutl)，其中有效結(jié)果位為fouth；第二個(gè)差動(dòng)級聯(lián)邏輯電路中的其余10個(gè)nmos管N用于實(shí)現(xiàn)一位全加器的結(jié)果位邏輯，分別產(chǎn)生2個(gè)互補(bǔ)的結(jié)果位(couth，coutl)，其中有效結(jié)果位為couth。計(jì)算電路12的兩個(gè)輸出fout，cout通過反向器緩沖暫存，分別輸出到第一、第二計(jì)算多路復(fù)選器13。第一、第二計(jì)算多路復(fù)選器13從計(jì)算電路12輸出信號中選擇出所需的兩個(gè)計(jì)算結(jié)果信號dout1，dout2，分別輸出到異步信號生成模塊5以及八個(gè)數(shù)據(jù)輸出多路復(fù)選器9。八個(gè)數(shù)據(jù)輸出多路復(fù)選器9對計(jì)算結(jié)果dout1，dout2以及可重構(gòu)計(jì)算單元輸入數(shù)據(jù)進(jìn)行選擇，生成該可重構(gòu)計(jì)算單元的八個(gè)輸出數(shù)據(jù)。異步信號生成模塊5通過對計(jì)算結(jié)果進(jìn)行處理，判斷當(dāng)前計(jì)算是否完成，從而產(chǎn)生用于標(biāo)志該可重構(gòu)計(jì)算單元狀態(tài)的異步應(yīng)答信號aout輸出到八個(gè)異步信號輸出多路復(fù)選器10。八個(gè)異步信號輸出多路復(fù)選器10對異步信號生成模塊5產(chǎn)生的異步應(yīng)答信號以及可重構(gòu)計(jì)算單元的輸入異步信號進(jìn)行選擇，生成該異步可重構(gòu)計(jì)算單元的八個(gè)輸出異步信號。
上述實(shí)施例用來解釋說明本發(fā)明，而不是對本發(fā)明進(jìn)行限制，在本發(fā)明的精神和權(quán)利要求的保護(hù)范圍內(nèi)，對本發(fā)明作出的任何修改和改變，都落入本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征是，它包括數(shù)據(jù)輸入路由模塊(1)、異步計(jì)算控制模塊(2)、異步計(jì)算模塊(3)、數(shù)據(jù)輸出路由模塊(4)、異步信號生成模塊(5)、異步信號輸出路由模塊(6)和配置模塊(7)，所說的數(shù)據(jù)輸入路由模塊(1)內(nèi)具有三個(gè)數(shù)據(jù)輸入多路復(fù)選器(8)，數(shù)據(jù)輸出路由模塊(4)具有八個(gè)數(shù)據(jù)輸出多路復(fù)選器(9)，異步信號輸出路由模塊(6)內(nèi)具有八個(gè)異步信號輸出多路復(fù)選器(10)，異步計(jì)算模塊(3)包括計(jì)算電路(12)、一個(gè)預(yù)充電電路(11)以及兩個(gè)用于計(jì)算多路復(fù)選器(13)，數(shù)據(jù)輸入路由模塊(1)中的每個(gè)數(shù)據(jù)輸入多路復(fù)選器[8]的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)數(shù)據(jù)信號(ed1，ed2，sd1，sd2，wd1，wd2，nd1，nd2)相連，輸出端分別與異步計(jì)算模塊(3)中的預(yù)充電電路(11)以及計(jì)算電路(12)的輸入端相連，異步計(jì)算控制模塊(2)的輸入端與輸入可重構(gòu)計(jì)算單元的八個(gè)異步信號(ea1，ea2，sa1，sa2，wa1，wa2，na1，na2)相連，輸出端和異步計(jì)算模塊(3)中的預(yù)充電電路(11)的另一輸入端相連，預(yù)充電電路(11)的輸出端(pre)和計(jì)算電路(12)的另一輸入端相連，計(jì)算電路(12)的一個(gè)輸出端和第一計(jì)算多路復(fù)選器(13)的輸入端相連，計(jì)算電路(12)的另一個(gè)輸出端和第二計(jì)算多路復(fù)選器(13)的輸入端相連，兩個(gè)計(jì)算多路復(fù)選器(13)的輸出端(dout1，dout2)分別和數(shù)據(jù)輸出路由模塊(4)中的八個(gè)數(shù)據(jù)輸出多路復(fù)選器(9)以及異步信號生成模塊(5)的輸入端相連，數(shù)據(jù)輸出路由模塊(4)中的第一數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第三、第五、第七數(shù)據(jù)信號(sd1，wd1，nd1)相連，第二數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第四、第六、第八數(shù)據(jù)信號(sd2，wd2，nd2)相連，第三數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第一、第五、第七數(shù)據(jù)信號(ed1，wd1，nd1)相連，第四數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第二、第六、第八數(shù)據(jù)信號(ed2，wd2，nd2)相連，第五數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第七數(shù)據(jù)信號(ed1，sd1，nd1)相連，第六數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第八數(shù)據(jù)信號(ed2，sd2，nd2)相連，第七數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第一、第三、第五數(shù)據(jù)信號(ed1，sd1，wd1)相連，第八數(shù)據(jù)輸出多路復(fù)選器(9)的輸入端和可重構(gòu)計(jì)算單元的第二、第四、第六數(shù)據(jù)信號(ed2，sd2，wd2)相連，八個(gè)數(shù)據(jù)輸出多路復(fù)選器(9)的輸出端為可重構(gòu)計(jì)算單元的輸出數(shù)據(jù)信號端，異步信號生成模塊(5)的輸出端分別與異步信號輸出路由模塊(6)中的八個(gè)異步信號輸出多路復(fù)選器(10)的輸入端相連，異步信號輸出路由模塊(6)中的第一、第三、第五、第七異步信號輸出多路復(fù)選器(10)的輸入端均與輸入可重構(gòu)計(jì)算單元的第一、第三、第五、第七異步信號(ea1，sa1，wa1，na1)相連，第二、第四、第六、第八異步信號輸出多路復(fù)選器(10)的輸入端均與輸入可重構(gòu)計(jì)算單元的第二、第四、第六、第八異步信號(ea2，sa2，wa2，na2)相連，八個(gè)異步信號輸出多路復(fù)選器(10)的輸出端為可重構(gòu)計(jì)算單元的輸出異步信號端，用于存放單元配置信息的配置模塊(7)的輸入端連接輸入配置數(shù)據(jù)，輸出端分別和可重構(gòu)計(jì)算單元中的數(shù)據(jù)輸入多路復(fù)選器(8)、數(shù)據(jù)輸出多路復(fù)選器(9)、異步信號輸出多路復(fù)選器(10)、異步計(jì)算控制模塊(2)、異步信號生成模塊(5)以及計(jì)算多路復(fù)選器(13)的輸入端相連。
2.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的配置模塊(7)由基于雙端口D觸發(fā)器的寄存器堆文件構(gòu)成。
3.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的數(shù)據(jù)輸入多路復(fù)選器(8)是8選1多路復(fù)選器。
4.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的數(shù)據(jù)輸出多路復(fù)選器(9)是5選1多路復(fù)選器。
5.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的異步信號輸出多路復(fù)選器(10)是5選1多路復(fù)選器。
6.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的預(yù)充電電路(11)由七個(gè)pmos管、七個(gè)nmos管以及一個(gè)反相器構(gòu)成。
7.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的計(jì)算電路(12)是差動(dòng)級聯(lián)邏輯運(yùn)算電路。
8.根據(jù)權(quán)利要求1所述的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元，其特征在于所說的計(jì)算電路(12)的個(gè)數(shù)與異步可重構(gòu)計(jì)算單元支持的計(jì)算功能數(shù)目相對應(yīng)。
全文摘要
本發(fā)明公開的采用異步通信機(jī)制的可重構(gòu)計(jì)算單元包括數(shù)據(jù)輸入路由模塊、異步計(jì)算控制模塊、異步計(jì)算模塊、數(shù)據(jù)輸出路由模塊、異步信號生成模塊、異步信號輸出路由模塊和配置模塊。根據(jù)配置模塊中的信息，輸入數(shù)據(jù)經(jīng)數(shù)據(jù)輸入路由模塊選擇進(jìn)入異步計(jì)算模塊，在異步計(jì)算控制模塊的控制下進(jìn)行計(jì)算。計(jì)算結(jié)果輸出到異步信號生成模塊和數(shù)據(jù)輸出路由模塊。數(shù)據(jù)輸出路由模塊通過選擇產(chǎn)生該可重構(gòu)單元的輸出數(shù)據(jù)，異步信號生成模塊通過對計(jì)算結(jié)果進(jìn)行判斷產(chǎn)生該可重構(gòu)單元的異步應(yīng)答信號輸至異步信號輸出路由模塊，其通過選擇產(chǎn)生該可重構(gòu)單元的輸出異步信號。本發(fā)明采用異步通信機(jī)制，不需要用最長運(yùn)算周期來統(tǒng)一時(shí)鐘周期，極大地提高了運(yùn)算效率，同時(shí)功耗大大降低。
文檔編號G06F15/76GK1776661SQ20051006177
公開日2006年5月24日 申請日期2005年12月2日 優(yōu)先權(quán)日2005年12月2日
發(fā)明者沈海斌, 季愛明 申請人:浙江大學(xué)