專利名稱：錯(cuò)誤核對與校正功能測試方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種測試方法，特別關(guān)于一種錯(cuò)誤核對與校正功能測試方法。
背景技術(shù)：
在計(jì)算機(jī)應(yīng)用技術(shù)的發(fā)展下，中央處理單元(central processing unit，CPU)由8086時(shí)代為16位(bit)的處理器發(fā)展至今的64位的處理器，其處理速度有著非常顯著的進(jìn)步，再加上市面上也有雙CPU的系統(tǒng)存在，也將處理速度及效能提高許多。
然而，當(dāng)處理運(yùn)算速度越快，對內(nèi)存數(shù)據(jù)存取時(shí)則越容易發(fā)生數(shù)據(jù)存取錯(cuò)誤。當(dāng)計(jì)算機(jī)在執(zhí)行程序時(shí)發(fā)生內(nèi)存存取錯(cuò)誤(RAM accesserror)時(shí)，會(huì)使得程序宕機(jī)，嚴(yán)重時(shí)則必須重新激活系統(tǒng)才得以回復(fù)；此時(shí)若有對使用者來說是重要的數(shù)據(jù)而未存盤時(shí)，則會(huì)造成使用者嚴(yán)重的損失，若是在數(shù)據(jù)量龐大的服務(wù)器發(fā)生當(dāng)機(jī)而需重新開機(jī)，其損失將更為可觀。因此，業(yè)者發(fā)展出一種錯(cuò)誤核對與校正(error checkingand correcting，ECC)功能，以避免發(fā)生上述狀況。
目前市面上一般是利用具有錯(cuò)誤核對與校正功能的北橋芯片組與內(nèi)存模塊搭配使用，才能有效的達(dá)到錯(cuò)誤核對與校正功能。錯(cuò)誤核對與校正功能的實(shí)現(xiàn)原理在每個(gè)字節(jié)中增加一個(gè)校驗(yàn)位，并以此為基礎(chǔ)來判斷數(shù)據(jù)正確與否。普通的DDR/DDR2內(nèi)存模塊為64bits，而具錯(cuò)誤核對與校正功能的內(nèi)存模塊則為72bits，而多出的8bits即是校驗(yàn)位，此8bits通常儲(chǔ)存于內(nèi)存模塊的一同位數(shù)據(jù)緩存器(memory parity data，MPD)中。
目前，當(dāng)業(yè)者制造出具錯(cuò)誤核對與校正功能的北橋芯片組及內(nèi)存模塊之后，在驗(yàn)證其功能是否正常的方法采用將具錯(cuò)誤核對與校正功能的內(nèi)存模塊上的某一個(gè)數(shù)據(jù)接腳(data pin)以膠帶貼住，使得內(nèi)存模塊的數(shù)據(jù)與同位數(shù)據(jù)緩存器中的校驗(yàn)位產(chǎn)生不一致，以測試北橋芯片組與內(nèi)存模塊的錯(cuò)誤核對與校正功能是否正常。
然而，上述方法在測試不同的數(shù)據(jù)接腳時(shí)，皆必須將膠帶取下后，再將膠帶貼至其它待測試的數(shù)據(jù)接腳上，除了測試方法較麻煩外，也非常的浪費(fèi)時(shí)間，考慮到成本，實(shí)不符合經(jīng)濟(jì)效益。
因此，本案發(fā)明人提供一種能提高錯(cuò)誤核對與校正功能測試便利性的方法，以簡化測試流程及縮短測試時(shí)間，以期降低成本。

發(fā)明內(nèi)容
有鑒于上述課題，本發(fā)明的目的為提供一種錯(cuò)誤核對與校正功能測試方法。
因此，為達(dá)上述目的，依本發(fā)明的錯(cuò)誤核對與校正功能測試方法，由具有錯(cuò)誤核對與校正功能的一北橋芯片組與一內(nèi)存模塊配合應(yīng)用，其中內(nèi)存模塊具有多個(gè)存儲(chǔ)單元及一同位數(shù)據(jù)緩存器，而同位數(shù)據(jù)緩存器具有一數(shù)據(jù)閂鎖接腳，且由一信號產(chǎn)生單元提供一第一電平信號至數(shù)據(jù)閂鎖接腳，測試方法包含以下步驟首先，由北橋芯片組將一第一數(shù)據(jù)分別寫入這些存儲(chǔ)單元與同位數(shù)據(jù)緩存器；接著，提供一第二電平信號至同位數(shù)據(jù)緩存器的數(shù)據(jù)閂鎖接腳，使同位數(shù)據(jù)緩存器無法寫入數(shù)據(jù)；接著，由北橋芯片組將一第二數(shù)據(jù)分別寫入這些存儲(chǔ)單元與同位數(shù)據(jù)緩存器；最后，由北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與同位數(shù)據(jù)緩存器中的數(shù)據(jù)是否相同。
承上所述，根據(jù)本發(fā)明的錯(cuò)誤核對與校正功能測試方法，利用信號產(chǎn)生單元產(chǎn)生不同的電平信號以控制內(nèi)存模塊的同位數(shù)據(jù)緩存器是否可寫入數(shù)據(jù)，而確認(rèn)錯(cuò)誤核對與校正功能是否正常。


圖1A與1B為示意圖，顯示依本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試裝置的示意圖；圖2為一流程圖，顯示依本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法的一流程圖；以及圖3為一流程圖，顯示依本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法的另一流程圖。
組件符號說明11北橋芯片組12內(nèi)存模塊121存儲(chǔ)單元122同位數(shù)據(jù)緩存器13信號產(chǎn)生單元D1第一數(shù)據(jù)D2第二數(shù)據(jù)S1第一電平信號S2第二電平信號DM8數(shù)據(jù)閂鎖接腳P11～P14錯(cuò)誤核對與校正功能測試流程P21～P22錯(cuò)誤核對與校正功能測試流程具體實(shí)施方式
以下將參照相關(guān)圖式，說明依本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法，其中相同的組件將以相同的參照符號加以說明。
首先，請參照圖1所示，本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法，是由具有錯(cuò)誤核對與校正功能的一北橋芯片組11與一內(nèi)存模塊12配合應(yīng)用，其中內(nèi)存模塊12具有多個(gè)存儲(chǔ)單元121及一同位數(shù)據(jù)緩存器(memory parity data，MPD)122，且同位數(shù)據(jù)緩存器122具有一數(shù)據(jù)閂鎖(data mask)接腳DM8，并由一信號產(chǎn)生單元13提供一第一電平信號S1至數(shù)據(jù)閂鎖接腳DM8，以使同位數(shù)據(jù)緩存器122可以寫入數(shù)據(jù)。本實(shí)施例中，信號產(chǎn)生單元13可為一南橋芯片組，且可由南橋芯片組的一通用輸入輸出(general purpose input/output，GPIO)接腳將第一電平信號S1傳輸至同位數(shù)據(jù)緩存器122的數(shù)據(jù)閂鎖接腳DM8。另外，本實(shí)例中的第一電平信號S1為一低電平信號。
請?jiān)賲⒄請D2并搭配圖1A，本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法包含以下流程首先于流程P11，由北橋芯片組11將一第一數(shù)據(jù)D1分別寫入這些存儲(chǔ)單元121與同位數(shù)據(jù)緩存器122。
請?jiān)俅钆鋱D1B所示，接著于流程P12，由信號產(chǎn)生單元13提供一第二電平信號S2至同位數(shù)據(jù)緩存器122的數(shù)據(jù)閂鎖接腳DM8，使同位數(shù)據(jù)緩存器122無法寫入數(shù)據(jù)。本實(shí)施例中，第二電平信號S2為一高電平信號。接著于流程P13，由北橋芯片組11將一第二數(shù)據(jù)D2分別寫入這些存儲(chǔ)單元121與同位數(shù)據(jù)緩存器122。最后于流程P14，由北橋芯片組判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位數(shù)據(jù)緩存器122中的數(shù)據(jù)是否相同。
本實(shí)施例中，當(dāng)北橋芯片組11判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位數(shù)據(jù)緩存器122中的數(shù)據(jù)相同時(shí)，則代表內(nèi)存模塊12的錯(cuò)誤核對與校正功能失敗(fail)。而當(dāng)北橋芯片組11判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位數(shù)據(jù)緩存器122中的數(shù)據(jù)不相同時(shí)，則代表內(nèi)存模塊12的錯(cuò)誤核對與校正功能正常(pass)。
于此，本發(fā)明的錯(cuò)誤核對與校正功能的測試方法可檢測出內(nèi)存模塊12的錯(cuò)誤核對與校正功能是否為正常。
另外再請參照圖3所示，本發(fā)明較佳實(shí)施例的錯(cuò)誤核對與校正功能測試方法更可檢測北橋芯片組的錯(cuò)誤核對與校正功能。其于上述流程后，當(dāng)判斷內(nèi)存模塊12的錯(cuò)誤核對與校正功能為正常后執(zhí)行流程P21，其由北橋芯片組依據(jù)同位數(shù)據(jù)緩存器122中的第一數(shù)據(jù)D1以修正這些存儲(chǔ)單元121中的第二數(shù)據(jù)D2。接著于流程P22，由北橋芯片組判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位緩存器122中的數(shù)據(jù)是否相同。
本實(shí)施例中，當(dāng)北橋芯片組11判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位數(shù)據(jù)緩存器122中的數(shù)據(jù)相同時(shí)，則代表北橋芯片組11的錯(cuò)誤核對與校正功能正常。而當(dāng)北橋芯片組11判斷這些存儲(chǔ)單元121中的數(shù)據(jù)與同位數(shù)據(jù)緩存器122中的數(shù)據(jù)不相同時(shí)，則代表北橋芯片組11的錯(cuò)誤核對與校正功能失敗。
于此，本發(fā)明的錯(cuò)誤核對與校正功能的測試方法除可檢測內(nèi)存模塊的錯(cuò)誤核對與校正功能是否正常外，也可檢測出北橋芯片組11的錯(cuò)誤核對與校正功能是否正常。
綜上所述，本發(fā)明的錯(cuò)誤核對與校正功能的測試方法利用信號產(chǎn)生單元產(chǎn)生高電平信號或低電平信號并將其輸入至內(nèi)存模塊的同位數(shù)據(jù)緩存器的數(shù)據(jù)閂鎖接腳，以控制同位數(shù)據(jù)緩存器是否可寫入數(shù)據(jù)，來測試內(nèi)存模塊與北橋芯片組的錯(cuò)誤核對與校正功能是否正常，如此一來可簡化現(xiàn)有技術(shù)的利用膠帶貼住內(nèi)存模塊的數(shù)據(jù)接腳的作法，以節(jié)省測試時(shí)間，而達(dá)到降低工時(shí)、成本的功效。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其進(jìn)行的等效修改或變更，均應(yīng)包含于所附的權(quán)利要求書中。
權(quán)利要求
1.一種錯(cuò)誤核對與校正功能測試方法，其由具有錯(cuò)誤核對與校正功能的一北橋芯片組與一內(nèi)存模塊配合應(yīng)用，其特征在于，該內(nèi)存模塊具有多個(gè)存儲(chǔ)單元及一同位數(shù)據(jù)緩存器，該同位數(shù)據(jù)緩存器具有一數(shù)據(jù)閂鎖接腳，且由一信號產(chǎn)生單元提供一第一電平信號至該數(shù)據(jù)閂鎖接腳，該測試方法包含由該北橋芯片組將一第一數(shù)據(jù)分別寫入這些存儲(chǔ)單元與該同位數(shù)據(jù)緩存器；提供一第二電平信號至該同位數(shù)據(jù)緩存器的該數(shù)據(jù)閂鎖接腳，使該同位數(shù)據(jù)緩存器無法寫入數(shù)據(jù)；由該北橋芯片組將一第二數(shù)據(jù)分別寫入這些存儲(chǔ)單元與該同位數(shù)據(jù)緩存器；以及由該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)是否相同。
2.如權(quán)利要求1所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，該信號產(chǎn)生單元為一南橋芯片組。
3.如權(quán)利要求2所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，該第一電平信號及該第二電平信號由該南橋芯片組的一通用輸入輸出接腳傳輸至該同位數(shù)據(jù)緩存器的該數(shù)據(jù)閂鎖接腳。
4.如權(quán)利要求1所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，當(dāng)該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)相同時(shí)，則代表該內(nèi)存模塊的錯(cuò)誤核對與校正功能失敗。
5.如權(quán)利要求1所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，當(dāng)該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)不相同時(shí)，則代表該內(nèi)存模塊的錯(cuò)誤核對與校正功能正常。
6.如權(quán)利要求5所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，還包含該北橋芯片組依據(jù)該同位數(shù)據(jù)緩存器中的該第一數(shù)據(jù)以修正這些存儲(chǔ)單元中的該第二數(shù)據(jù)；以及該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)是否相同。
7.如權(quán)利要求6所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，當(dāng)該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)相同時(shí)，則代表該北橋芯片組的錯(cuò)誤核對與校正功能正常。
8.如權(quán)利要求6所述的錯(cuò)誤核對與校正功能測試方法，其特征在于，當(dāng)該北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與該同位數(shù)據(jù)緩存器中的數(shù)據(jù)不相同時(shí)，則代表該北橋芯片組的錯(cuò)誤核對與校正功能失敗。
全文摘要
一種錯(cuò)誤核對與校正功能測試方法，由具有錯(cuò)誤核對與校正功能的一北橋芯片組與一內(nèi)存模塊配合應(yīng)用，其中內(nèi)存模塊具有多個(gè)存儲(chǔ)單元及一同位數(shù)據(jù)緩存器，而同位數(shù)據(jù)緩存器具有一數(shù)據(jù)閂鎖接腳，且由一信號產(chǎn)生單元提供一第一電平信號至數(shù)據(jù)閂鎖接腳，測試方法包含以下步驟首先，由北橋芯片組將一第一數(shù)據(jù)分別寫入這些存儲(chǔ)單元與同位數(shù)據(jù)緩存器；接著，提供一第二電平信號至同位數(shù)據(jù)緩存器的數(shù)據(jù)閂鎖接腳，使同位數(shù)據(jù)緩存器無法寫入數(shù)據(jù)；接著，由北橋芯片組將一第二數(shù)據(jù)分別寫入這些存儲(chǔ)單元與同位數(shù)據(jù)緩存器；最后，由北橋芯片組判斷這些存儲(chǔ)單元中的數(shù)據(jù)與同位數(shù)據(jù)緩存器中的數(shù)據(jù)是否相同。
文檔編號G06F11/10GK1696907SQ200510080569
公開日2005年11月16日 申請日期2005年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者朱修明, 何寬瑞, 吳宗哲 申請人:威盛電子股份有限公司