專利名稱：打標(biāo)機控制卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及打標(biāo)機控制系統(tǒng)，具體涉及一種打標(biāo)機的控制卡。
背景技術(shù)：
現(xiàn)有的打標(biāo)控制卡，主要是以被動模式工作，即在控制卡上對數(shù)據(jù)不做任何處理。所有的數(shù)據(jù)處理及控制邏輯均由工控主機計算所得，因此在控制精度和速度方面由于工控機需要對多個任務(wù)同時進行處理，所以不能達到很好的效果。
再者，現(xiàn)有的打標(biāo)控制卡大多采用小規(guī)模的集成電路設(shè)計，所以功能較為簡單，且升級困難。

發(fā)明內(nèi)容
本發(fā)明所欲解決的技術(shù)問題是提供一種進行有效改進的、提高了打標(biāo)控制速度和控制精度的打標(biāo)機控制卡。
為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是打標(biāo)機控制卡包括CPU、可編程邏輯控制芯片F(xiàn)PGA、PCI橋接芯片、FIFO RAM以及FLASH ROM，所述PCI橋接芯片連接工控機的PCI總線和控制卡內(nèi)部的總線，在控制卡中PCI橋接芯片與FIFO RAM連接，由工控機傳送至控制卡上的數(shù)據(jù)在FIFO RAM處緩沖，在FIFO RAM的輸出端連接著CPU，CPU從FIFO RAM中得到數(shù)據(jù)以后進行處理，連接至CPU上的FLASH ROM用來存儲程序和固定的數(shù)據(jù)；FPGA完成控制邏輯，進行各種命令的處理。
本發(fā)明所達到的技術(shù)效果是本發(fā)明打標(biāo)機控制卡采用先進的大規(guī)模的集成電路進行設(shè)計，因此有著比較強大的功能，且可以在線升級，大大擴大了其應(yīng)用面；本發(fā)明打標(biāo)機控制卡上使用了一片獨立的32位CPU和一個FPGA可編程邏輯芯片，使原來需要由工控機來完成的實時控制任務(wù)轉(zhuǎn)而由控制卡來承擔(dān)，這樣不但在控制方面比現(xiàn)有的技術(shù)更具優(yōu)勢，并同時降低了對工控機的要求，因此在系統(tǒng)一級的成本上顯然是會更有優(yōu)勢的。


圖1是本發(fā)明打標(biāo)機控制卡的電路原理方框圖。
具體實施例方式
如圖1所示，本發(fā)明打標(biāo)機控制卡包括32位CPU 1、可編程邏輯控制芯片F(xiàn)PGA 2、PCI橋接芯片3、FIFO RAM 4以及FLASH ROM 5，打標(biāo)機控制卡與工控機的通訊是采用PCI總線，即由PCI橋接芯片3連接PCI總線和控制卡內(nèi)部的總線；FIFO RAM 4用于總線間的數(shù)據(jù)緩沖，本發(fā)明FIFO RAM 4采用1k X36BIT；FPGA 2完成控制邏輯；32BIT(位)的CPU 1對數(shù)據(jù)進行處理，CPU 1采用ARM7TDMI、256KB RAM；FLASH ROM 5用來存儲程序和固定的數(shù)據(jù)，本發(fā)明FLASH ROM 5采用256B 8BIT。本發(fā)明打標(biāo)機控制卡在I/O接口方面使用光電耦合器進行內(nèi)部與外部的電隔離，其包括JTAG調(diào)試接口6、Q信號接口7、兩路異步串行通訊口8，即COM 1和COM 2，以及低速I/O接口9(12路低速輸出+12路低速輸出)、SPI DAC接口10、用戶I/O接口11和高速I/O接口12(6路高速輸出+6路高速輸出)。本發(fā)明打標(biāo)機控制卡還包括時鐘發(fā)生電路13和電源14，電源14可以提供1.8V、2.5V、3.3V以及5V各種不同的電壓。
本發(fā)明打標(biāo)機控制卡采用上述先進的大規(guī)模的集成電路，可以把原來需要由工控機來完成的實時控制任務(wù)交給了控制卡來完成，在數(shù)據(jù)鏈接上使用FIFORAM 4來緩沖PCI總線與內(nèi)部總線時序上的差異。這樣便使工控機從原來需要高度實時的控制任務(wù)中解脫出來，轉(zhuǎn)而由專用的CPU 1和FPGA 2來完成，這無疑就降低了原來對工控機的要求，同樣也在控制精度和速度上有了保證。
本發(fā)明打標(biāo)機控制卡的電路設(shè)計原理打標(biāo)數(shù)據(jù)由主機通過PCI總線送往本發(fā)明打標(biāo)機控制卡，在控制卡中通過PCI橋接芯片3與FIFO RAM 4連接，在這里數(shù)據(jù)得到了緩沖，使得兩個不同時序的總線可以粘合在一起，在FIFO RAM4的輸出端連接著卡上的CPU 1(32BIT ARM處理器)的外部總線。另需說明的是，通過PCI橋接芯片3橋接過來的總線為32位寬的數(shù)據(jù)總線，而本發(fā)明控制卡CPU 1用的是ARM處理器的外部總線為16BIT的數(shù)據(jù)總線。因此為了最佳地利用兩個總線，并且能讓兩個不同寬度的數(shù)據(jù)總線可以緊密結(jié)合，在可編程邏輯芯片F(xiàn)PGA 2中設(shè)計有相應(yīng)的粘合邏輯來完成兩個不同類型總線的粘合和優(yōu)化。CPU 1(ARM處理器)從FIFO RAM 4中得到數(shù)據(jù)以后按照制定的要求對數(shù)據(jù)進行一定的處理，生成符合實際操作要求的控制數(shù)據(jù)并配合各種打標(biāo)命令控制打標(biāo)機的振鏡系統(tǒng)和能量系統(tǒng)來完成打標(biāo)任務(wù)。
以上描述的是數(shù)據(jù)通道的工作原理。在數(shù)據(jù)通道中因為有緩存(FIFO RAM)的存在，因此數(shù)據(jù)流是異步的，但對于打標(biāo)任務(wù)所對應(yīng)的各種命令是需要得到實時處理，因此各種命令的處理就不能利用數(shù)據(jù)通道來完成命令的傳輸。綜上所述，命令的傳輸由可編程邏輯芯片F(xiàn)PGA構(gòu)成兩組帶中斷觸發(fā)功能的命令寄存器來完成命令的傳輸，這樣工控機和控制卡都可以在中斷服務(wù)程序中來完成對各種命令和需要進行實時處理的數(shù)據(jù)進行處理。
本發(fā)明打標(biāo)機控制卡的SPI DAC接口10在DAC數(shù)據(jù)轉(zhuǎn)換方面為了最大限度地降低各種噪音對精度的影響，采用了數(shù)字傳輸技術(shù)，與以往的模擬傳輸相比最大的優(yōu)勢在于抗干擾性方面得到了提高。
本發(fā)明打標(biāo)機控制卡的兩路異步串行通訊口8在設(shè)計中采用RS232標(biāo)準(zhǔn)的串行通訊口，其中COM1可以用來程序的在線下載，這樣便將以后程序的升級和維護的成本降為最低。
本發(fā)明打標(biāo)機控制卡在可編程邏輯芯片F(xiàn)PGA 2中設(shè)計有步進電機的控制邏輯，可以實現(xiàn)簡單的電機控制。
本發(fā)明打標(biāo)機控制卡的I/O接口還配備了數(shù)字控制邏輯，工控機和控制卡均可以對其獨立操作，使操作更方便、簡單。
權(quán)利要求
1.一種打標(biāo)機控制卡，包括CPU、可編程邏輯控制芯片F(xiàn)PGA、PCI橋接芯片、FIFO RAM以及FLASH ROM，其特征在于所述PCI橋接芯片連接工控機的PCI總線和控制卡內(nèi)部的總線，在控制卡中PCI橋接芯片與FIFO RAM連接，由工控機傳送至控制卡上的數(shù)據(jù)在FIFO RAM處緩沖，在FIFO RAM的輸出端連接著CPU，CPU從FIFO RAM中得到數(shù)據(jù)以后進行處理，連接至CPU上的FLASH ROM用來存儲程序和固定的數(shù)據(jù)；FPGA完成控制邏輯，進行各種命令的處理。
全文摘要
本發(fā)明公開一種打標(biāo)機控制卡，包括CPU、可編程邏輯控制芯片F(xiàn)PGA、PCI橋接芯片、FIFO RAM以及FLASH ROM，所述PCI橋接芯片連接工控機的PCI總線和控制卡內(nèi)部的總線，在控制卡中PCI橋接芯片與FIFO RAM連接，由工控機傳送至控制卡上的數(shù)據(jù)在FIFO RAM處緩沖，在FIFO RAM的輸出端連接著CPU，CPU從FIFO RAM中得到數(shù)據(jù)以后進行處理，連接至CPU上的FLASHROM用來存儲程序和固定的數(shù)據(jù)；FPGA完成控制邏輯，進行各種命令的處理。本發(fā)明打標(biāo)機控制卡具有強大的功能，可以在線升級，而且具有很高的打標(biāo)控制精度和控制速度。
文檔編號G06F13/38GK1971539SQ20051010183
公開日2007年5月30日 申請日期2005年11月24日 優(yōu)先權(quán)日2005年11月24日
發(fā)明者高云峰, 曾志 申請人:深圳市大族激光科技股份有限公司