專(zhuān)利名稱：用于處理讀－修改－寫(xiě)命令的讀操作和寫(xiě)操作的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
一般說(shuō)來(lái)，本發(fā)明涉及在XDRTM存儲(chǔ)系統(tǒng)中的讀-修改-寫(xiě)命令，更確切地說(shuō)，涉及讀-修改-寫(xiě)操作期間為了縮短時(shí)間而分開(kāi)處理讀操作和寫(xiě)操作。
背景技術(shù)：
極速數(shù)據(jù)率(XDRTM)存儲(chǔ)系統(tǒng)包括三個(gè)主要半導(dǎo)體組件存儲(chǔ)控制器、至少一個(gè)XDRTMIO單元(XIO)和若干XDRTMDRAM，可以從Rambus，Inc.，4440 El Camino Real，Los Altos，California94022獲得。利用XDRTMDRAM已經(jīng)顯著地提高了來(lái)往存儲(chǔ)器的數(shù)據(jù)傳輸速率。常規(guī)的RMW操作包括一個(gè)初啟、讀、寫(xiě)、預(yù)充電序列。XDRTM存儲(chǔ)系統(tǒng)的一個(gè)問(wèn)題在于，讀-修改-寫(xiě)(RMW)操作中從讀操作到寫(xiě)操作數(shù)據(jù)流時(shí)間引起的延遲。
DRAM讀操作和寫(xiě)操作具有內(nèi)在的固定長(zhǎng)度，在典型情況下是高速緩存塊的尺寸。當(dāng)讀取更小長(zhǎng)度的讀命令進(jìn)入存儲(chǔ)控制器時(shí)，可以從DRAM中讀取高速緩存塊的數(shù)據(jù)，并在系統(tǒng)總線上發(fā)送所請(qǐng)求的數(shù)據(jù)，沒(méi)有任何問(wèn)題。然而，DRAM不能應(yīng)付長(zhǎng)度比高速緩存塊短的寫(xiě)操作。在寫(xiě)操作的長(zhǎng)度小于高速緩存塊尺寸的情況下，可以使用RMW。對(duì)于RMW操作，讀取來(lái)自DRAM的目標(biāo)高速緩存塊并存儲(chǔ)在緩沖區(qū)中。隨后，新寫(xiě)的數(shù)據(jù)連同從DRAM讀取的其他數(shù)據(jù)一起傳輸?shù)紻RAM中。MUX處理新數(shù)據(jù)和舊數(shù)據(jù)的合并過(guò)程，以便寫(xiě)入DRAM中。最后的結(jié)果是全高速緩存塊的數(shù)據(jù)都寫(xiě)入DRAM之內(nèi)。問(wèn)題是在XDRTM存儲(chǔ)系統(tǒng)中讀和寫(xiě)之間的數(shù)據(jù)流時(shí)間造成的延遲代價(jià)。

發(fā)明內(nèi)容
本發(fā)明提供了一種方法、裝置和計(jì)算機(jī)程序，用于在XDRTM存儲(chǔ)系統(tǒng)中分開(kāi)處理RMW命令的讀操作和寫(xiě)操作。在XDRTM存儲(chǔ)系統(tǒng)中，常規(guī)的RMW方法由于從讀到寫(xiě)數(shù)據(jù)流時(shí)間過(guò)長(zhǎng)而引起延遲。本發(fā)明通過(guò)分開(kāi)處理RMW操作的讀和寫(xiě)而避免了數(shù)據(jù)流延遲時(shí)間。當(dāng)收到小于高速緩存塊的寫(xiě)命令時(shí)，就需要RMW操作。
對(duì)于這種RMW操作，完成從目標(biāo)XDRTMDRAM讀取一個(gè)高速緩存塊，并存儲(chǔ)在RMW緩沖區(qū)中。所述RMW操作所用的寫(xiě)數(shù)據(jù)獨(dú)立地存儲(chǔ)在寫(xiě)緩沖區(qū)中。仲裁程序判定何時(shí)向所述XDRTM發(fā)出所述寫(xiě)命令。多路復(fù)用器(MUX)將讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)合并在一起，然后將所述合并的數(shù)據(jù)寫(xiě)入目標(biāo)XDRTMDRAM中。因?yàn)樗鲎x操作和所述寫(xiě)操作分開(kāi)處理，所以在RMW操作的所述讀和寫(xiě)之間可以執(zhí)行其他命令，因而數(shù)據(jù)流時(shí)間不是代價(jià)。RMW緩沖區(qū)也可以用于擦洗。擦洗命令之后，所述目標(biāo)數(shù)據(jù)可以存儲(chǔ)在所述RMW緩沖區(qū)中并檢錯(cuò)。


為了更全面地了解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在連同附圖一起參考以下的說(shuō)明，其中圖1是一幅框圖，展示的裝置設(shè)計(jì)為在XDRTM存儲(chǔ)系統(tǒng)中實(shí)現(xiàn)修改的讀-修改-寫(xiě)(RMW)操作；圖2是一幅流程圖，展示了在XDRTM存儲(chǔ)系統(tǒng)中修改的RMW過(guò)程；圖3是一幅流程圖，展示了在使用RMW緩沖區(qū)的XDRTM存儲(chǔ)系統(tǒng)中的擦洗過(guò)程。
具體實(shí)施例方式
為了徹底理解本發(fā)明，在以下的討論中闡述了許多特定的細(xì)節(jié)。不過(guò)，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)承認(rèn)，沒(méi)有這些特定的細(xì)節(jié)，也能夠?qū)嵤┍景l(fā)明。在其他實(shí)例中，為了使不必要的細(xì)節(jié)不混淆本發(fā)明，以框圖或流程圖的形式展示了熟知的部件。此外，省略了涉及網(wǎng)絡(luò)通信、電磁信號(hào)技術(shù)等的大多數(shù)細(xì)節(jié)，因?yàn)檫@種細(xì)節(jié)視為對(duì)完全理解本發(fā)明不是必需的，而且視為相關(guān)技術(shù)領(lǐng)域中一般技術(shù)人員的理解之內(nèi)。
讀-修改-寫(xiě)(RMW)命令由存儲(chǔ)控制器與XIO共同實(shí)現(xiàn)。存儲(chǔ)控制器向XIO發(fā)出必要的命令，包括讀和寫(xiě)命令。常規(guī)的RMW方法是一個(gè)初啟、讀、寫(xiě)、預(yù)充電序列。其中讀和寫(xiě)之間的時(shí)間由DRAM的容量確定。在常規(guī)的RMW中，讀和寫(xiě)之間的數(shù)據(jù)流時(shí)間需要比正常讀和寫(xiě)命令之間的XDRTMDRAM最小時(shí)間長(zhǎng)。數(shù)據(jù)流時(shí)間可以描述為從為了寫(xiě)操作而經(jīng)由XIO將數(shù)據(jù)發(fā)送回到XDRTM而進(jìn)行的讀操作至能夠檢索所述數(shù)據(jù)所涉及的延遲。這種修改的RMW方法允許在RMW的讀和寫(xiě)之間發(fā)出其他命令，以使得不會(huì)因?yàn)樵摂?shù)據(jù)流延遲時(shí)間而浪費(fèi)時(shí)間。
參考附圖的圖1，附圖標(biāo)記100展示了設(shè)計(jì)為在XDRTM存儲(chǔ)系統(tǒng)中實(shí)現(xiàn)修改后RMW操作的裝置。XIO 102從DRAM檢索數(shù)據(jù)并向該DRAM傳輸數(shù)據(jù)。存儲(chǔ)控制器130通過(guò)接收命令124并向XIO 102發(fā)出它們而控制XIO。對(duì)正常的讀操作，存儲(chǔ)控制器130接受讀命令124，并且向XIO 102發(fā)出該命令。然后該XIO 102從DRAM檢索信息，并且在總線112上發(fā)送該數(shù)據(jù)以便存儲(chǔ)在讀緩沖區(qū)108中。該數(shù)據(jù)存儲(chǔ)在讀緩沖區(qū)108中，然后在另一條總線114上發(fā)送出去作為讀數(shù)據(jù)128。然后，讀數(shù)據(jù)128旅行至請(qǐng)求該數(shù)據(jù)的區(qū)域。對(duì)于正常寫(xiě)操作，存儲(chǔ)控制器130接收寫(xiě)命令124，并且向XIO 102發(fā)出該命令。XIO 102檢索寫(xiě)數(shù)據(jù)126。寫(xiě)數(shù)據(jù)126在總線122上發(fā)送，并且存儲(chǔ)在寫(xiě)緩沖區(qū)104中。對(duì)正常寫(xiě)操作，仲裁程序判定發(fā)出寫(xiě)命令的時(shí)間。仲裁程序?yàn)閷?xiě)操作選擇寫(xiě)緩沖區(qū)104，并且在通信通道118上向多路復(fù)用器(MUX)110提供寫(xiě)數(shù)據(jù)126。然后MUX 110在總線120上向XIO 102發(fā)送寫(xiě)數(shù)據(jù)126。XIO 102從該處將數(shù)據(jù)寫(xiě)入DRAM。
XDRTM存儲(chǔ)系統(tǒng)處理這種修改后RMW操作時(shí)完全不同。首先，存儲(chǔ)控制器130接收寫(xiě)命令124，其長(zhǎng)度小于高速緩存塊。然后，存儲(chǔ)控制器130向XIO 102發(fā)出讀命令。XIO 102從DRAM讀取目標(biāo)數(shù)據(jù)，其長(zhǎng)度是高速緩存塊。該數(shù)據(jù)在總線112上發(fā)送到RMW緩沖區(qū)106，并存儲(chǔ)在其中。由寫(xiě)命令124請(qǐng)求的寫(xiě)數(shù)據(jù)126獨(dú)立地在總線122上傳送，并存儲(chǔ)在寫(xiě)緩沖區(qū)104中。隨后，仲裁程序判定發(fā)出寫(xiě)命令的時(shí)間，并且為RMW選擇寫(xiě)緩沖區(qū)104和RMW緩沖區(qū)106。這時(shí)寫(xiě)緩沖區(qū)104的數(shù)據(jù)在信道118上發(fā)送至MUX 110，RMW緩沖區(qū)106的數(shù)據(jù)在信道116上發(fā)送至MUX 110。MUX 110將數(shù)據(jù)合并在一起以形成完整的高速緩存塊數(shù)據(jù)。合并后的數(shù)據(jù)在總線120上向XIO 102發(fā)送。XIO 102將合并后的數(shù)據(jù)寫(xiě)入目標(biāo)DRAM。這種過(guò)程保證數(shù)據(jù)的其他部分不被修改。
由于不存在因?yàn)閿?shù)據(jù)流時(shí)間導(dǎo)致的延遲，這種修改后的RMW方法對(duì)XDRTM存儲(chǔ)系統(tǒng)來(lái)說(shuō)比常規(guī)的RMW操作效率高。讀取可以由XIO 102執(zhí)行并且存儲(chǔ)在RMW緩沖區(qū)106中。讀取的數(shù)據(jù)值可以保留在RMW緩沖區(qū)中，直到XDRTM和仲裁程序準(zhǔn)備好進(jìn)行寫(xiě)入。這表明RMW的讀操作和寫(xiě)操作是分開(kāi)處理的。所以，在RMW的讀和寫(xiě)之間可以處理其他命令，這表明數(shù)據(jù)流延遲時(shí)間不是代價(jià)。
參考附圖的圖2，附圖標(biāo)記200一般地指定了流程圖，展示了在XDRTM存儲(chǔ)系統(tǒng)中修改的RMW過(guò)程。該過(guò)程開(kāi)始于存儲(chǔ)控制器收到寫(xiě)命令202。然后存儲(chǔ)控制器判斷寫(xiě)操作是否需要RMW 204。如前所述，如果寫(xiě)數(shù)據(jù)的長(zhǎng)度小于高速緩存塊，寫(xiě)操作就需要RMW。如果寫(xiě)操作不需要RMW，那么當(dāng)XDRTM系統(tǒng)準(zhǔn)備好時(shí)，仲裁程序就選擇寫(xiě)命令206。如果寫(xiě)操作需要RMW，那么當(dāng)XDRTM系統(tǒng)準(zhǔn)備好時(shí)，仲裁程序選擇讀命令208。讀取的數(shù)據(jù)存儲(chǔ)在RMW緩沖區(qū)中208。隨后，仲裁程序選擇寫(xiě)命令，它使用RMW緩沖區(qū)和寫(xiě)緩沖區(qū)合并的數(shù)據(jù)210。最后的結(jié)果是合并的數(shù)據(jù)寫(xiě)入到目標(biāo)DRAM之內(nèi)。
RMW緩沖區(qū)108也有利于用于擦洗。擦洗是讀取存儲(chǔ)陣列中數(shù)據(jù)值以便尋找EEC比特誤差的過(guò)程。參考附圖的圖3，附圖標(biāo)記300一般地指定了流程圖，展示了在XDRTM存儲(chǔ)系統(tǒng)中的擦洗過(guò)程。該過(guò)程的第一步包括存儲(chǔ)控制器發(fā)出擦洗命令302。然后XIO從DRAM讀取一個(gè)高速緩存塊的數(shù)據(jù)值，并存儲(chǔ)在RMW緩沖區(qū)中304。隨后，檢查RMW緩沖區(qū)中這種數(shù)據(jù)的錯(cuò)誤306。如果沒(méi)有錯(cuò)誤308，就把數(shù)據(jù)丟棄310。如果有錯(cuò)誤312，那么存儲(chǔ)控制器調(diào)用寫(xiě)命令314。最后，XIO執(zhí)行寫(xiě)命令，以便校正特定DRAM的數(shù)據(jù)值316。擦洗過(guò)程不同于RMW過(guò)程之處在于擦洗過(guò)程中寫(xiě)緩沖區(qū)的數(shù)據(jù)不與RMW緩沖區(qū)的數(shù)據(jù)合并。
應(yīng)當(dāng)理解，本發(fā)明可以有多種形式和實(shí)施例。所以，本設(shè)計(jì)可以作出數(shù)種變化而不脫離本發(fā)明的范圍。本文概述的若干性能使得多種程序模型成為可能。本公開(kāi)不應(yīng)當(dāng)讀作偏愛(ài)任何具體程序模型，而是致力于基礎(chǔ)概念，由此能夠建立這些程序模型。
通過(guò)參考本發(fā)明某些優(yōu)選實(shí)施例而介紹了本發(fā)明，應(yīng)當(dāng)注意，所公開(kāi)的實(shí)施例是為了展示，而非性質(zhì)上的限制，在以上公開(kāi)材料中設(shè)想了廣泛的變化、修改、改變和替換，在某些實(shí)例中，可以采用本發(fā)明的一些特性而不采用對(duì)應(yīng)地使用其他特性。本領(lǐng)域的技術(shù)人員根據(jù)優(yōu)選實(shí)施例的以上說(shuō)明，可以視為需要許多這種變化和修改。所以應(yīng)當(dāng)承認(rèn)，附帶的權(quán)利要求書(shū)廣義地解釋了并在某種意義上符合本發(fā)明的范圍。
權(quán)利要求
1.用于在包含多個(gè)緩沖區(qū)和多個(gè)極速數(shù)據(jù)率(XDR)動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的XDR DRAM存儲(chǔ)系統(tǒng)中處理讀-修改-寫(xiě)(RMW)命令的讀操作和寫(xiě)操作的方法，包括執(zhí)行讀操作；在所述多個(gè)緩沖區(qū)的至少一個(gè)中存儲(chǔ)讀操作數(shù)據(jù)；在所述多個(gè)緩沖區(qū)的至少一個(gè)中獨(dú)立地存儲(chǔ)寫(xiě)操作數(shù)據(jù)；如果所述寫(xiě)操作數(shù)據(jù)小于至少一個(gè)高速緩存塊，就同時(shí)傳送讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)；合并所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)；以及在所述多個(gè)XDR DRAM的至少一個(gè)中存儲(chǔ)所述合并后的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1的方法，其特征在于，執(zhí)行讀操作進(jìn)一步包括從所述多個(gè)XDR DRAM的至少一個(gè)中接收至少一個(gè)高速緩存塊的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1的方法，其特征在于，在所述多個(gè)緩沖區(qū)的至少一個(gè)中存儲(chǔ)所述讀操作數(shù)據(jù)進(jìn)一步包括，在至少一個(gè)RMW緩沖區(qū)中存儲(chǔ)所述讀操作數(shù)據(jù)。
4.根據(jù)權(quán)利要求1的方法，其特征在于，在所述多個(gè)緩沖區(qū)的至少一個(gè)中獨(dú)立地存儲(chǔ)所述寫(xiě)操作數(shù)據(jù)進(jìn)一步包括，在至少一個(gè)寫(xiě)緩沖區(qū)中存儲(chǔ)所述寫(xiě)操作數(shù)據(jù)。
5.根據(jù)權(quán)利要求1的方法，其特征在于，同時(shí)傳送所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)進(jìn)一步包括選擇效率高的時(shí)間傳送所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)。
6.根據(jù)權(quán)利要求5的方法，其特征在于，選擇效率高的時(shí)間傳送所述讀數(shù)據(jù)和所述寫(xiě)數(shù)據(jù)進(jìn)一步包括，在所述RMW的所述讀操作和所述寫(xiě)操作之間執(zhí)行其他命令(讀和寫(xiě))。
7.用于在XDR DRAM存儲(chǔ)系統(tǒng)中處理讀-修改-寫(xiě)(RMW)命令的讀操作和寫(xiě)操作的裝置，包括至少一個(gè)存儲(chǔ)控制器，連接多條存儲(chǔ)器通道的至少一條；多個(gè)XDR DRAM的至少一個(gè)，連接所述多條存儲(chǔ)器通道的至少一條；至少一個(gè)RMW緩沖區(qū)，與所述多條存儲(chǔ)器通道的至少一條關(guān)聯(lián)并與至少一個(gè)仲裁程序關(guān)聯(lián)；至少一個(gè)寫(xiě)緩沖區(qū)，與所述多條存儲(chǔ)器通道的至少一條關(guān)聯(lián)并與至少一個(gè)仲裁程序關(guān)聯(lián)；以及至少一個(gè)多路復(fù)用器(MUX)，至少配置為響應(yīng)所述至少一個(gè)仲裁程序，合并來(lái)自所述至少一個(gè)RMW緩沖區(qū)和所述至少一個(gè)寫(xiě)緩沖區(qū)的數(shù)據(jù)。
8.根據(jù)權(quán)利要求7的裝置，其特征在于，所述存儲(chǔ)控制器至少配置為發(fā)出讀和寫(xiě)命令。
9.根據(jù)權(quán)利要求7的裝置，其特征在于，至少一條存儲(chǔ)器通道進(jìn)一步包括輸入/輸出單元(XIO)，至少配置為傳送數(shù)據(jù)往返所述存儲(chǔ)控制器，以及傳送數(shù)據(jù)往返所述多個(gè)XDR DRAM的至少一個(gè)。
10.根據(jù)權(quán)利要求7的裝置，其特征在于，至少一個(gè)RMW緩沖區(qū)至少配置為從所述多個(gè)XDR DRAM的至少一個(gè)接收數(shù)據(jù)、存儲(chǔ)所述數(shù)據(jù)并傳送所述數(shù)據(jù)。
11.根據(jù)權(quán)利要求7的裝置，其特征在于，至少一個(gè)寫(xiě)緩沖區(qū)至少配置為存儲(chǔ)數(shù)據(jù)和傳送數(shù)據(jù)。
12.根據(jù)權(quán)利要求7的裝置，其特征在于，所述仲裁程序至少配置為控制來(lái)自所述至少一個(gè)RMW緩沖區(qū)數(shù)據(jù)的傳輸，以及來(lái)自所述至少一個(gè)寫(xiě)緩沖區(qū)數(shù)據(jù)的傳輸。
13.根據(jù)權(quán)利要求7的裝置，其特征在于，所述MUX至少配置為從所述至少一個(gè)RMW緩沖區(qū)和所述至少一個(gè)寫(xiě)緩沖區(qū)接收數(shù)據(jù)、合并所述數(shù)據(jù)以及向多個(gè)XDR DRAM的至少一個(gè)傳送所述數(shù)據(jù)。
14.一種計(jì)算機(jī)程序產(chǎn)品，用于在包含多個(gè)緩沖區(qū)和多個(gè)極速數(shù)據(jù)率(XDR)動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的XDR DRAM存儲(chǔ)系統(tǒng)中處理讀-修改-寫(xiě)(RMW)命令的讀操作和寫(xiě)操作，所述計(jì)算機(jī)程序產(chǎn)品具有其上記錄了計(jì)算機(jī)程序的介質(zhì)，其特征在于所述計(jì)算機(jī)程序包括執(zhí)行讀操作的計(jì)算機(jī)代碼；在所述多個(gè)緩沖區(qū)的至少一個(gè)中存儲(chǔ)讀操作數(shù)據(jù)的計(jì)算機(jī)代碼；在所述多個(gè)緩沖區(qū)的至少一個(gè)中獨(dú)立地存儲(chǔ)寫(xiě)操作數(shù)據(jù)的計(jì)算機(jī)代碼；如果所述寫(xiě)操作數(shù)據(jù)小于至少一個(gè)高速緩存塊，就同時(shí)傳送讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)的計(jì)算機(jī)代碼；合并所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)的計(jì)算機(jī)代碼；以及在所述多個(gè)XDR DRAM的至少一個(gè)中存儲(chǔ)所述合并后數(shù)據(jù)的計(jì)算機(jī)代碼。
15.根據(jù)權(quán)利要求14的計(jì)算機(jī)程序產(chǎn)品，其特征在于，執(zhí)行讀操作的計(jì)算機(jī)代碼進(jìn)一步包括從所述多個(gè)XDR DRAM的至少一個(gè)中接收至少一個(gè)高速緩存塊的數(shù)據(jù)。
16.根據(jù)權(quán)利要求14的計(jì)算機(jī)程序產(chǎn)品，其特征在于，在所述多個(gè)緩沖區(qū)的至少一個(gè)中存儲(chǔ)所述讀操作數(shù)據(jù)的計(jì)算機(jī)代碼進(jìn)一步包括，在至少一個(gè)RMW緩沖區(qū)中存儲(chǔ)所述讀操作數(shù)據(jù)。
17.根據(jù)權(quán)利要求14的計(jì)算機(jī)程序產(chǎn)品，其特征在于，在所述多個(gè)緩沖區(qū)的至少一個(gè)中獨(dú)立地存儲(chǔ)所述寫(xiě)操作數(shù)據(jù)的計(jì)算機(jī)代碼進(jìn)一步包括，在至少一個(gè)寫(xiě)緩沖區(qū)中存儲(chǔ)所述寫(xiě)操作數(shù)據(jù)。
18.根據(jù)權(quán)利要求14的計(jì)算機(jī)程序產(chǎn)品，其特征在于，同時(shí)傳送所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)的計(jì)算機(jī)代碼進(jìn)一步包括選擇效率高的時(shí)間傳送所述讀操作數(shù)據(jù)和所述寫(xiě)操作數(shù)據(jù)。
19.根據(jù)權(quán)利要求18的計(jì)算機(jī)程序產(chǎn)品，其特征在于，選擇效率高的時(shí)間傳送所述讀數(shù)據(jù)和所述寫(xiě)數(shù)據(jù)的計(jì)算機(jī)代碼進(jìn)一步包括，在所述RMW的所述讀操作和所述寫(xiě)操作之間執(zhí)行其他命令(讀和寫(xiě))。
20.用于在包含多個(gè)RMW緩沖區(qū)和多個(gè)XDR DRAM的XDRDRAM存儲(chǔ)系統(tǒng)中處理擦洗命令的方法，包括發(fā)出擦洗命令；從所述XDR DRAM的至少一個(gè)中讀取一個(gè)高速緩存塊的數(shù)據(jù)；在所述多個(gè)RMW緩沖區(qū)的至少一個(gè)中存儲(chǔ)所述數(shù)據(jù)；檢查所述數(shù)據(jù)的錯(cuò)誤；如果所述數(shù)據(jù)中沒(méi)有錯(cuò)誤，則丟棄所述數(shù)據(jù)；如果所述數(shù)據(jù)中有錯(cuò)誤，則發(fā)出寫(xiě)命令；以及如果所述數(shù)據(jù)中有錯(cuò)誤，向所述XDR DRAM的至少一個(gè)寫(xiě)所述正確數(shù)據(jù)。
全文摘要
提供了一種方法、裝置和計(jì)算機(jī)程序，用于在XDRTM存儲(chǔ)系統(tǒng)中分開(kāi)處理讀－修改－寫(xiě)命令的讀操作和寫(xiě)操作。本發(fā)明允許系統(tǒng)在RMW的讀和寫(xiě)之間發(fā)出其他命令。這就保證了從讀到寫(xiě)的數(shù)據(jù)流時(shí)間不是代價(jià)。RMW緩沖區(qū)用于存儲(chǔ)讀數(shù)據(jù)，寫(xiě)緩沖區(qū)用于存儲(chǔ)寫(xiě)數(shù)據(jù)。MUX用于合并讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)，并且經(jīng)由XIO向目標(biāo)DRAM傳送所述合并的數(shù)據(jù)。RMW緩沖區(qū)也可以用于擦洗命令。
文檔編號(hào)G06F12/08GK1773471SQ200510119428
公開(kāi)日2006年5月17日 申請(qǐng)日期2005年11月11日 優(yōu)先權(quán)日2004年11月12日
發(fā)明者梅利莎·A·巴納姆, 保羅·A·甘菲爾德, 洛尼·蘭姆布里切特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司