專利名稱：容錯(cuò)系統(tǒng)、其中所用的控制裝置、訪問控制方法及控制程序的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種容錯(cuò)系統(tǒng)、該容錯(cuò)系統(tǒng)所用的控制裝置、訪問控制方法以及控制程序，尤其涉及由用于在計(jì)算機(jī)系統(tǒng)中實(shí)現(xiàn)容錯(cuò)的處理器對(duì)IO設(shè)備的訪問控制。
背景技術(shù)：
目前已知，在計(jì)算機(jī)系統(tǒng)中，使構(gòu)成計(jì)算機(jī)硬件的CPU(中央處理單元)、存儲(chǔ)器、PCI(外圍元件連接)、磁盤、電源等所有元件多重化(例如，二重化或三重化)，即使任一個(gè)元件發(fā)生故障都不會(huì)停止計(jì)算機(jī)系統(tǒng)，而可連續(xù)工作的容錯(cuò)計(jì)算機(jī)系統(tǒng)(以下稱為“容錯(cuò)系統(tǒng)”)。
在容錯(cuò)系統(tǒng)中，被多重化的多個(gè)CPU(處理器)通常一邊取得同步，一邊在相同的時(shí)刻執(zhí)行同一動(dòng)作(將該現(xiàn)象稱為“鎖步(lock step)同步”)。這種以鎖步同步執(zhí)行同一動(dòng)作的多個(gè)CPU，即使在某個(gè)CPU發(fā)生了故障的情況下，剩下的CPU也能夠繼續(xù)正常工作。為此，容錯(cuò)系統(tǒng)不對(duì)由CPU執(zhí)行的操作系統(tǒng)(OS)或應(yīng)用軟件等軟件動(dòng)作產(chǎn)生影響，能夠繼續(xù)工作。
作為這樣的容錯(cuò)系統(tǒng)的現(xiàn)有技術(shù)，專利文獻(xiàn)1公開了按鎖步同步執(zhí)行指令的裝置和方法，另外專利文獻(xiàn)2公開了對(duì)容錯(cuò)服務(wù)器中的大規(guī)模記錄設(shè)備訪問的裝置和方法，專利文獻(xiàn)3公開了由包括通過鎖步同步動(dòng)作的處理器的多個(gè)處理裝置間的存儲(chǔ)器部分拷貝的高速再同步的技術(shù)，專利文獻(xiàn)4公開了具有在兩個(gè)系統(tǒng)間按鎖步同步同時(shí)處理同一指令的CPU和輸入輸出(IO)設(shè)備之間，用自他系統(tǒng)對(duì)數(shù)據(jù)包進(jìn)行路由選擇的路由器的結(jié)構(gòu)。
專利文獻(xiàn)1美國專利申請(qǐng)公開第2002/0152418號(hào)說明書；專利文獻(xiàn)2美國專利申請(qǐng)公開第2002/0152419號(hào)說明書；專利文獻(xiàn)3美國專利5953742號(hào)說明書；專利文獻(xiàn)4美國專利第5751932號(hào)說明書。
優(yōu)選在上述容錯(cuò)系統(tǒng)中，多個(gè)CPU為非同步狀態(tài)時(shí)，將從各CPU發(fā)出的訪問作為個(gè)別的訪問進(jìn)行處理，同時(shí)多個(gè)CPU在處于鎖步同步狀態(tài)的情況下，將從各CPU發(fā)出的訪問作為單一的訪問進(jìn)行處理。但是，在上述現(xiàn)有例子中，未必實(shí)現(xiàn)對(duì)應(yīng)于這樣的CPU的同步和非同步狀態(tài)的訪問處理。

發(fā)明內(nèi)容
本發(fā)明正是鑒于上述現(xiàn)有技術(shù)而提出的，其目的在于，在容錯(cuò)系統(tǒng)中實(shí)現(xiàn)與處理器的同步/非同步狀態(tài)對(duì)應(yīng)的訪問處理。
為了實(shí)現(xiàn)上述目的，有關(guān)本發(fā)明的容錯(cuò)系統(tǒng)，具備由互相相同的計(jì)算機(jī)硬件構(gòu)成的多個(gè)系統(tǒng)，其特征在于，所述的多個(gè)系統(tǒng)具有處理器部，在自他系統(tǒng)之間能以鎖步同步狀態(tài)運(yùn)行；輸入輸出部，與所述處理器部連接；控制部，在所述處理器部和所述輸入輸出部之間連接；和信號(hào)傳送路徑，介由所述控制部，相互連接在所述自他系統(tǒng)之間，所述控制部具備標(biāo)記賦予機(jī)構(gòu)，在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)時(shí)所發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息；緩沖機(jī)構(gòu)，將所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中；同步判定機(jī)構(gòu)，基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)；和處理機(jī)構(gòu)，當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)。
在本發(fā)明中，所述是否是同步訪問數(shù)據(jù)的判別信息，與所述訪問源的識(shí)別信息一體地組合構(gòu)成，在是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息設(shè)定為在外表上完全相同，在不是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息分別設(shè)定。
有關(guān)本發(fā)明的容錯(cuò)系統(tǒng)所用的控制裝置，其中容錯(cuò)系統(tǒng)具備具有互相相同的處理器部和輸入輸出部的多個(gè)系統(tǒng)，具備標(biāo)記賦予機(jī)構(gòu)，在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)下發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息；緩沖機(jī)構(gòu)，將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中；同步判定機(jī)構(gòu)，基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)；和處理機(jī)構(gòu)，當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)。
有關(guān)本發(fā)明的容錯(cuò)系統(tǒng)所用的訪問控制方法，其中容錯(cuò)系統(tǒng)具備具有彼此相同的處理器部和輸入輸出部的多個(gè)系統(tǒng)，其特征在于，具備下述步驟在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)下發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息的步驟；將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中的步驟；基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)的步驟；和當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)的步驟。
有關(guān)本發(fā)明的容錯(cuò)系統(tǒng)所用的控制程序，其中容錯(cuò)系統(tǒng)具備具有彼此相同的處理器部和輸入輸出部的多個(gè)系統(tǒng)，其特征在于，在計(jì)算機(jī)中執(zhí)行以下步驟在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部處于所述鎖步同步狀態(tài)時(shí)所發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息的步驟；將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中的步驟；基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)的步驟；當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)的步驟。
發(fā)明效果根據(jù)本發(fā)明，能夠在容錯(cuò)系統(tǒng)中實(shí)現(xiàn)與處理器的同步/非同步狀態(tài)對(duì)應(yīng)的訪問處理。
其次，參考附圖，對(duì)用于實(shí)施有關(guān)本發(fā)明的容錯(cuò)系統(tǒng)、該容錯(cuò)系統(tǒng)所用的控制裝置、訪問控制方法以及控制程序的最佳方式進(jìn)行詳細(xì)地說明。


圖1是表示有關(guān)本發(fā)明實(shí)施例的容錯(cuò)系統(tǒng)的整體結(jié)構(gòu)的概略框圖。
圖2是說明在鎖步同步之前的狀態(tài)下，由#0系統(tǒng)的CPU對(duì)#0系統(tǒng)的IO設(shè)備進(jìn)行的訪問動(dòng)作的圖。
圖3是說明在鎖步同步之前的狀態(tài)下，由#1系統(tǒng)的CPU對(duì)#0系統(tǒng)的IO設(shè)備進(jìn)行的訪問動(dòng)作的圖。
圖4是說明在鎖步同步中進(jìn)行的訪問動(dòng)作的圖。
圖5是表示有關(guān)本發(fā)明實(shí)施例的容錯(cuò)系統(tǒng)的主要部件結(jié)構(gòu)的概略框圖。
圖6是說明賦予訪問數(shù)據(jù)包的標(biāo)記中的CPU同步信息所具有的訪問源ID碼的設(shè)置例子的圖。
圖7是說明由FT控制器內(nèi)的訪問比較部所進(jìn)行的標(biāo)記檢查處理的概略流程圖。
圖中110-CPU子系統(tǒng)；111-CPU；112-存儲(chǔ)器；113-存儲(chǔ)控制器；114-CPU總線I/F路由器；120-IO子系統(tǒng)；121-IO控制器；121a-IO I/F；122-IO橋(bridge)；123-IO設(shè)備；124-傳統(tǒng)IO橋；125-ROM；130-FT控制器；131-狀態(tài)管理部；132-中斷控制部；133-訪問比較部；134、135-緩沖器；136-標(biāo)記檢查部；137-比較部；140-交聯(lián)。
具體實(shí)施例方式
圖1表示根據(jù)本發(fā)明實(shí)施例的容錯(cuò)系統(tǒng)的基本結(jié)構(gòu)。
圖1中示出的容錯(cuò)系統(tǒng)(也叫作“容錯(cuò)計(jì)算機(jī)”，“容錯(cuò)設(shè)備”等)，由于適用于作為由彼此相同的計(jì)算機(jī)硬件構(gòu)成的多個(gè)系統(tǒng)構(gòu)成多重化計(jì)算機(jī)系統(tǒng)的二重化計(jì)算機(jī)系統(tǒng)，所以具有兩個(gè)系統(tǒng)100、100，即“#0系統(tǒng)”和“#1系統(tǒng)”。圖1的例子中，相互獨(dú)立的#0系統(tǒng)和#1系統(tǒng)構(gòu)成單獨(dú)的容錯(cuò)系統(tǒng)。在下面的說明中，根據(jù)需要，以兩個(gè)系統(tǒng)100、100中的一個(gè)(例如，#0系統(tǒng))作為“自系統(tǒng)(自系)”，另一個(gè)作為“他系統(tǒng)(他系)”(例如，#1系統(tǒng))來區(qū)別使用。
如圖所示，各系統(tǒng)100、100具有構(gòu)成處理器部的CPU子系統(tǒng)110、構(gòu)成輸入輸出部的IO(Input Output輸入輸出)子系統(tǒng)120、連接CPU子系統(tǒng)110和IO子系統(tǒng)120的FT(容錯(cuò))控制器130以及相互連接自他系統(tǒng)間的CPU子系統(tǒng)110和IO子系統(tǒng)120的作為信號(hào)傳送路徑的交聯(lián)(cross line)140、140。在本實(shí)施例中，F(xiàn)T控制器130與CPU子系統(tǒng)110和IO子系統(tǒng)120內(nèi)的各種控制器(下述的存儲(chǔ)控制器113、IO控制器121)一起，作為容錯(cuò)系統(tǒng)內(nèi)的插板式控制器(board controller)(控制裝置)101。
通過FT控制器130，自系統(tǒng)內(nèi)的CPU子系統(tǒng)110和IO子系統(tǒng)120可以相互訪問。而且，通過自系統(tǒng)的FT控制器110、交聯(lián)140以及他系統(tǒng)的FT控制器110，自系統(tǒng)的CPU子系統(tǒng)110和他系統(tǒng)的IO子系統(tǒng)120可以相互訪問。
CPU子系統(tǒng)110具有CPU111、構(gòu)成該CPU111的主存儲(chǔ)的存儲(chǔ)器112、在CPU111和存儲(chǔ)器112之間通過CPU總線連接的存儲(chǔ)控制器113。自他系統(tǒng)的CPU子系統(tǒng)110、110之間通過各存儲(chǔ)控制器113、113來連接。
自他系統(tǒng)的CPU子系統(tǒng)110、110相互鎖步同步地在相同的動(dòng)作時(shí)刻進(jìn)行同一動(dòng)作，當(dāng)由于檢測(cè)出的硬件故障斷開服務(wù)中的CPU子系統(tǒng)110時(shí)，同一動(dòng)作中的CPU子系統(tǒng)110仍繼續(xù)這樣工作。
由于CPU子系統(tǒng)110的CPU111所執(zhí)行的軟件產(chǎn)生的鏡象法(ミラ一リング)處理，IO子系統(tǒng)120構(gòu)成為在兩系統(tǒng)100、100之間具有冗余性。在圖1的例子中包括，用于連接CPU111和IO設(shè)備126的多個(gè)(圖中的例子是兩個(gè))IO控制器121、121，以及DMA/共享資源控制器(圖中未示出)，該DMA/共享資源控制器包括用于在自他系統(tǒng)之間CPU子系統(tǒng)110、110的二重化且用于拷貝兩個(gè)存儲(chǔ)器112、112主存儲(chǔ)區(qū)域內(nèi)容的DMA(Direct Memory Access)控制器和用于具有在兩系統(tǒng)100、100之間進(jìn)行信息共享的共享存儲(chǔ)器與系統(tǒng)之間的通信功能的共享資源控制器。
在兩個(gè)IO控制器121、121中的一個(gè)，通過IO橋122連接圖中未示出的硬盤驅(qū)動(dòng)器(HDD)等IO設(shè)備123，另外，在另一個(gè)，通過傳統(tǒng)IO橋124連接ROM125。各IO控制器121、121分別由自系統(tǒng)的CPU子系統(tǒng)110、他系統(tǒng)的CPU子系統(tǒng)110訪問。IO橋123可以示例為，例如PCI(peripheral Component Interconnect)總線、USB(Univeral Serial Bus)、IEEE(Institute of Electrical and Electronic Engineers)1394等接口橋，此外傳統(tǒng)IO橋124可能示例為，例如PS(Personal System)/2端口和RS-232C(Recommended Standard 232version C)端口等的接口橋。
這里，將對(duì)用于實(shí)現(xiàn)本實(shí)施例的容錯(cuò)的訪問控制原理進(jìn)行說明。
本實(shí)施例是關(guān)于，在冗余CPU結(jié)構(gòu)中，利用在冗余CPU111、111之間共享IO設(shè)備123的容錯(cuò)系統(tǒng)，由CPU111對(duì)IO設(shè)備123進(jìn)行訪問的控制，該冗余CPU結(jié)構(gòu)中兩個(gè)系統(tǒng)100、100的各CPU111、111一邊取得鎖步同步，一邊在同一時(shí)刻動(dòng)作。這里，由鎖步同步時(shí)的各CPU111、111對(duì)IO設(shè)備123進(jìn)行的訪問全部相同，實(shí)質(zhì)上等價(jià)于由一個(gè)CPU111進(jìn)行的訪問。
圖2說明了在鎖步同步之前的狀態(tài)下，由#0系統(tǒng)的CPU111對(duì)#0系統(tǒng)的IO設(shè)備123進(jìn)行的訪問動(dòng)作，圖3說明了在鎖步同步之前的狀態(tài)下，由#1系統(tǒng)的CPU111對(duì)#0系統(tǒng)的IO設(shè)備123進(jìn)行的訪問動(dòng)作，圖4說明了在鎖步同步中進(jìn)行的訪問動(dòng)作。
如圖2和圖3所示，在鎖步同步之前的狀態(tài)下，為了在CPU111對(duì)IO設(shè)備123進(jìn)行訪問的情況下，用于冗余化的各CPU111進(jìn)行完全不同的動(dòng)作，IO設(shè)備123對(duì)應(yīng)于來自各CPU111的訪問請(qǐng)求A1、A3，返回不同內(nèi)容或不同時(shí)刻的訪問響應(yīng)(回答)A2、A5。
另一方面，如圖4所示，在處于鎖步同步動(dòng)作的狀態(tài)下，對(duì)于由多個(gè)CPU111對(duì)IO設(shè)備123進(jìn)行訪問的請(qǐng)求，作為統(tǒng)一的訪問請(qǐng)求，在此需要將來自相應(yīng)的IO設(shè)備123的單一訪問響應(yīng)(回答)返回到所有的CPU111中。
也就是說，在容錯(cuò)系統(tǒng)中，根據(jù)從鎖步同步之前的狀態(tài)到鎖步同步動(dòng)作的狀態(tài)的轉(zhuǎn)換時(shí)的轉(zhuǎn)換事件，多個(gè)CPU111的訪問必須改變處理，以使從多個(gè)CPU111的每一個(gè)的個(gè)別訪問開始，所有CPU111的訪問變?yōu)閱我坏脑L問。并且，在來自容錯(cuò)系統(tǒng)中CPU111的訪問比較處理中，只在必須將各CPU111的訪問作為單一訪問形式進(jìn)行處理的情況下，必須對(duì)各CPU111的輸出進(jìn)行比較。
在此，在本實(shí)施例中，為了實(shí)現(xiàn)以上這些對(duì)應(yīng)于CPU111同步/非同步狀態(tài)的訪問處理，向各訪問數(shù)據(jù)包中，加入訪問源和訪問目的地的ID(Source ID和Destination ID)標(biāo)記，并在發(fā)出訪問的時(shí)該追加判斷是同步狀態(tài)還是非同步狀態(tài)的標(biāo)記。此種情況下，同步狀態(tài)的判定，可通過由各系統(tǒng)100、100管理的各狀態(tài)信息得到。
圖5示出了用于實(shí)施上述訪問控制的容錯(cuò)系統(tǒng)的主要部分結(jié)構(gòu)。
圖5所示的容錯(cuò)系統(tǒng)中，在功能上，在存儲(chǔ)控制器113內(nèi)設(shè)置有具有本發(fā)明標(biāo)記提供裝置以及執(zhí)行與其對(duì)應(yīng)的處理步驟的功能的CPU總線I/F(接口)路由器(下面僅簡稱為“路由器”)114，在FT控制器130內(nèi)設(shè)置有具有本發(fā)明同步判定機(jī)構(gòu)/處理機(jī)構(gòu)以及執(zhí)行與此相對(duì)應(yīng)的處理步驟的功能的各部分，即狀態(tài)管理部131、中斷控制部132以及訪問比較部133；在IO控制部121內(nèi)設(shè)置有IO I/F121a。
路由器114，對(duì)在CPU子系統(tǒng)110內(nèi)的CPU總線I/F、存儲(chǔ)器112的主存儲(chǔ)區(qū)域以及外部IO設(shè)備123之間進(jìn)行訪問的訪問數(shù)據(jù)包進(jìn)行路由選擇。另外，該路由器114，在要求對(duì)訪問數(shù)據(jù)包的讀取請(qǐng)求(read request)等作出響應(yīng)(回答)的情況下，對(duì)各訪問數(shù)據(jù)包賦予用于明示該響應(yīng)目的地的標(biāo)記信息。
訪問比較部133包括暫時(shí)存儲(chǔ)從自系統(tǒng)CPU111經(jīng)由路由器114傳送的訪問數(shù)據(jù)包的緩沖器134；暫時(shí)存儲(chǔ)從他系統(tǒng)的CPU111經(jīng)由路由器114傳送的訪問數(shù)據(jù)包的緩沖器135；檢查付與兩緩沖器134、135內(nèi)的訪問數(shù)據(jù)包的標(biāo)記信息并判定數(shù)據(jù)包是在兩CPU111、111同步狀態(tài)下發(fā)出的同步訪問還是在非同步狀態(tài)下發(fā)出的非同步訪問的標(biāo)記檢查部136；以及比較兩緩沖器134、135內(nèi)的訪問數(shù)據(jù)包并進(jìn)行錯(cuò)誤檢測(cè)的比較部137。
關(guān)于由標(biāo)記檢查部136判斷為同步訪問的訪問數(shù)據(jù)包，如果訪問比較結(jié)果相同，則比較部137將來自一系統(tǒng)100的訪問作為冗余訪問而刪除，而剩下一側(cè)的系統(tǒng)100的訪問輸出到IO I/F121a。另外，如果訪問比較結(jié)果不相同，則根據(jù)來自系統(tǒng)100內(nèi)所保持的工作履歷信息(例如，提供服務(wù)的系統(tǒng)(控制系統(tǒng)、有源系統(tǒng))、或待機(jī)的系統(tǒng)(待機(jī)系統(tǒng)，備用系統(tǒng))的信息，和基于這些信息的工作履歷等)，預(yù)先保留來自可靠性高的系統(tǒng)100的訪問，將來自剩下的系統(tǒng)100的訪問作為冗余的數(shù)據(jù)包而刪除。
在由于訪問比較結(jié)果不相同而刪除訪問或IO設(shè)備123發(fā)生故障等原因，而沒有返回對(duì)CPU111響應(yīng)的數(shù)據(jù)包的情況下，中斷控制部132根據(jù)定時(shí)功能在一定時(shí)間后進(jìn)行訪問的異常中斷響應(yīng)。
狀態(tài)管理部131管理系統(tǒng)的同步狀態(tài)信息，CPU111和IO設(shè)備123之間能否訪問的信息，系統(tǒng)的連接·斷開信息，以及系統(tǒng)的可靠性信息。
IO I/F121a，由于具有作為系統(tǒng)100和外部IO設(shè)備123之間的接口的功能，因此控制訪問數(shù)據(jù)包的輸入輸出。
接下來，將說明本實(shí)施例的動(dòng)作。
首先，將CPU111向IO設(shè)備123訪問的數(shù)據(jù)包輸入CPU總線I/F路由器114中。此時(shí)，將包括從狀態(tài)管理部131輸出的CPU111的同步狀態(tài)信息的狀態(tài)信息也輸入到CPU總線I/F路由器114中。
接下來，在CPU總線I/F路由器114中對(duì)來自CPU111的訪問數(shù)據(jù)包進(jìn)行標(biāo)記賦予。除了識(shí)別訪問目的地(Destination)的ID信息，和識(shí)別訪問端點(diǎn)(access end point)，即訪問源(Source)的ID(identification)信息，在標(biāo)記中寫入來自狀態(tài)管理部131的CPU111的同步狀態(tài)信息。
在此，本實(shí)施例中使用將CPU111的同步信息和訪問端點(diǎn)的訪問源ID信息組合的信息。即設(shè)置為，來自#0系統(tǒng)的CPU111和#1系統(tǒng)的CPU111訪問時(shí)賦予的標(biāo)記，如上所述，同步情況下在各CPU111、111之間賦予同一訪問源ID碼(Source ID)，還有非同步情況下在各CPU111、111之間賦予個(gè)別的訪問源ID碼。
圖6是表示賦予訪問數(shù)據(jù)包的標(biāo)記信息內(nèi)的CPU同步信息所具有的訪問源ID碼(Source ID)的設(shè)置例子。在圖6的例子中，#0系統(tǒng)的CPU111中，分別設(shè)置為同步情況下Source ID＝Sync CPU，非同步情況下SourceID＝CPU 0。相對(duì)地，#1系統(tǒng)的CPU111，分別設(shè)置為同步情況下與#0系統(tǒng)相同，為Source ID＝Sync CPU，非同步情況下與#0系統(tǒng)不同，為Source ID＝CPU 1。
提供標(biāo)記的訪問數(shù)據(jù)包被輸入到FT控制器130內(nèi)的訪問比較部133中，該標(biāo)記具有上述CPU同步信息所具有的訪問源ID碼。
圖7示出了訪問比較部133的處理的流程圖。
在訪問比較部133中，當(dāng)來自CPU總線I/F路由器114的訪問數(shù)據(jù)包到達(dá)時(shí)(步驟S1)，一旦保持在比較部137前段的緩沖器134、135中，由標(biāo)記檢查部136檢查所保持的訪問數(shù)據(jù)包的標(biāo)記信息，由此根據(jù)標(biāo)記信息判斷是同步訪問還是非同步訪問(步驟S2)。
其結(jié)果，在非同步訪問的情況下，在訪問比較部133中不進(jìn)行比較，并向IO I/F121a注入訪問數(shù)據(jù)包(步驟S7)。
另一方面，在同步訪問的情況下，確定他系統(tǒng)的CPU111所對(duì)應(yīng)的訪問數(shù)據(jù)包是否到達(dá)(步驟S3)，直到準(zhǔn)備好同步訪問所對(duì)應(yīng)的訪問數(shù)據(jù)包前，由中斷控制部132通過定時(shí)等待一段時(shí)間(步驟S3否，步驟S5否)。因此，在一定時(shí)間內(nèi)準(zhǔn)備好數(shù)據(jù)包的時(shí)刻(步驟S3是)，在比較部137中進(jìn)行訪問數(shù)據(jù)包的比較(步驟S4)，刪除冗余數(shù)據(jù)包，向IO I/F121a注入一個(gè)訪問數(shù)據(jù)包(步驟S6、S7)。
例如，如果兩個(gè)訪問數(shù)據(jù)包相同，則將來自一個(gè)系統(tǒng)100的訪問作為冗余訪問而刪除，將來自剩下一側(cè)的系統(tǒng)100的訪問輸出到IO I/F121a。另外，如果兩個(gè)訪問數(shù)據(jù)包不相同，則如上所述地根據(jù)系統(tǒng)100內(nèi)所保持的工作履歷信息等預(yù)先保留可靠性高的訪問數(shù)據(jù)包并輸出，將剩下的來自系統(tǒng)100的訪問作為冗余數(shù)據(jù)包而刪除。
另一方面，上述步驟S3、S5中在一定時(shí)間內(nèi)同步訪問所對(duì)應(yīng)的訪問數(shù)據(jù)包不一致，并在超時(shí)(timeout)時(shí)(步驟S3否，步驟S5是)的情況下，不執(zhí)行上述步驟S4的處理(訪問數(shù)據(jù)包比較)，而轉(zhuǎn)移到步驟S6、S7的處理。
當(dāng)上述步驟S7中向IO I/F121a輸出訪問數(shù)據(jù)包時(shí)，IO I/F121a在返回對(duì)所接收訪問作出的響應(yīng)的情況下，指定并返回各訪問數(shù)據(jù)包的訪問源碼(Source ID)。因此，通過FT控制器130經(jīng)由兩系統(tǒng)100、100的各路由器113、113將訪問響應(yīng)傳送到各CPU111、111中。
因此，根據(jù)本實(shí)施例，各CPU111、111為非同步狀態(tài)時(shí)，將從各個(gè)CPU111、111發(fā)出的訪問作為個(gè)別的訪問進(jìn)行處理，同時(shí)在各CPU111、111處于鎖步同步狀態(tài)的情況下，能夠?qū)母鰿PU111、111發(fā)出的訪問作為單一的訪問進(jìn)行處理，從而，在容錯(cuò)系統(tǒng)中能夠?qū)崿F(xiàn)與CPU111同步/非同步狀態(tài)相對(duì)應(yīng)的訪問處理。
還有，在本實(shí)施例中雖然分別在存儲(chǔ)控制器113中設(shè)置路由器114，在FT控制器130內(nèi)設(shè)置狀態(tài)管理部131、中斷控制部132以及訪問比較部133，在IO控制器121內(nèi)設(shè)置IO I/F121a，但是這僅是功能方面的結(jié)構(gòu)，可以實(shí)現(xiàn)相同功能的結(jié)構(gòu)就可以，并不局限于此，其它結(jié)構(gòu)也可以。例如，也可以在1個(gè)控制器中配置所有的結(jié)構(gòu)。
此外，雖然上述實(shí)施例中例示了作為容錯(cuò)系統(tǒng)的二重化計(jì)算機(jī)系統(tǒng)，但本發(fā)明并不局限于此，也可以適用于例如三重化等多重化的情況。
權(quán)利要求
1.一種容錯(cuò)系統(tǒng)，具備由互相相同的計(jì)算機(jī)硬件構(gòu)成的多個(gè)系統(tǒng)，所述多個(gè)系統(tǒng)具有處理器部，在自他系統(tǒng)之間能以鎖步同步狀態(tài)運(yùn)行；輸入輸出部，與所述處理器部連接；控制部，在所述處理器部和所述輸入輸出部之間連接；和信號(hào)傳送路徑，介由所述控制部，相互連接在所述自他系統(tǒng)之間，所述控制部具備標(biāo)記賦予機(jī)構(gòu)，在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)時(shí)所發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息；緩沖機(jī)構(gòu)，將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中；同步判定機(jī)構(gòu)，基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)；和處理機(jī)構(gòu)，當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的容錯(cuò)系統(tǒng)，其特征在于，所述是否是同步訪問數(shù)據(jù)的判別信息，與所述訪問源的識(shí)別信息一體地組合構(gòu)成，在是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息設(shè)定為在外表上完全相同，在不是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息分別設(shè)定。
3.一種容錯(cuò)系統(tǒng)所用的控制裝置，其中容錯(cuò)系統(tǒng)具備多個(gè)系統(tǒng)，其具有互相相同的處理器部和輸入輸出部，具備標(biāo)記賦予機(jī)構(gòu)，在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)下發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息；緩沖機(jī)構(gòu)，將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中；同步判定機(jī)構(gòu)，基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)；和處理機(jī)構(gòu)，當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的容錯(cuò)系統(tǒng)所用的控制裝置，其特征在于，所述是否是同步訪問數(shù)據(jù)的判別信息，與所述訪問源的識(shí)別信息一體地組合構(gòu)成，在是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息設(shè)定為在外表上完全相同，在不是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息分別設(shè)定。
5.一種容錯(cuò)系統(tǒng)所用的訪問控制方法，其中容錯(cuò)系統(tǒng)具備多個(gè)系統(tǒng)，其具有互相相同的處理器部和輸入輸出部，具備在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部在處于所述鎖步同步狀態(tài)時(shí)發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息的步驟；將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中的步驟；基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)的步驟；和當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)的步驟。
6.根據(jù)權(quán)利要求5所述的容錯(cuò)系統(tǒng)所用的訪問控制方法，其特征在于，所述是否是同步訪問數(shù)據(jù)的判別信息，與所述訪問源的識(shí)別信息一體地組合構(gòu)成，在是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息設(shè)定為在外表上完全相同，在不是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息分別設(shè)定。
7.一種容錯(cuò)系統(tǒng)所用的控制程序，其中容錯(cuò)系統(tǒng)具備多個(gè)系統(tǒng)，其具有互相相同的處理器部和輸入輸出部，使計(jì)算機(jī)執(zhí)行以下步驟在從所述處理器部向所述輸入輸出部訪問的訪問數(shù)據(jù)中，賦予標(biāo)記信息，包括訪問源及訪問目的地的識(shí)別信息，和所述處理器部處于所述鎖步同步狀態(tài)時(shí)所發(fā)出的是否是同步訪問數(shù)據(jù)的同步信息的步驟；將來自所述處理器部的訪問數(shù)據(jù)分別保持在每個(gè)所述自他系統(tǒng)中的步驟；基于向所述緩沖機(jī)構(gòu)內(nèi)的所述訪問數(shù)據(jù)所賦予的標(biāo)記信息，判定該訪問數(shù)據(jù)是否是所述同步訪問數(shù)據(jù)的步驟；當(dāng)所述訪問數(shù)據(jù)是所述同步訪問數(shù)據(jù)時(shí)，向所述輸入輸出部輸出來自所述多個(gè)系統(tǒng)內(nèi)、任一個(gè)系統(tǒng)的訪問數(shù)據(jù)，而刪除來自剩余系統(tǒng)的訪問數(shù)據(jù)的步驟。
8.根據(jù)權(quán)利要求7所述的容錯(cuò)系統(tǒng)所用的控制程序，其特征在于，所述是否是同步訪問數(shù)據(jù)的判別信息與所述訪問源的識(shí)別信息一體地組合構(gòu)成，在是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息設(shè)定為在外表上完全相同，在不是所述同步訪問數(shù)據(jù)的情況下，所述訪問源的識(shí)別信息分別設(shè)定。
全文摘要
在構(gòu)成容錯(cuò)系統(tǒng)的兩個(gè)系統(tǒng)中，路由器(113)，在從CPU (111)向IO設(shè)備(123)的訪問數(shù)據(jù)包中，賦予包括訪問源以及訪問目的地的ID碼，和是否是同步訪問的同步信息的標(biāo)記信息。訪問比較部(133)，具備將來自CPU(111)的數(shù)據(jù)包分別保持在每個(gè)系統(tǒng)中的緩沖器(134、135)；基于向緩沖器(134、135)內(nèi)的數(shù)據(jù)包所賦予的標(biāo)記信息，判斷數(shù)據(jù)包是否是同步訪問的標(biāo)記檢查部(136)；在數(shù)據(jù)包為同步訪問時(shí)，來自一方的系統(tǒng)的訪問數(shù)據(jù)包向IO IF(121a)輸出，刪除來自剩余的系統(tǒng)的訪問數(shù)據(jù)包的比較部(137)。從而，在容錯(cuò)系統(tǒng)中，可實(shí)現(xiàn)與處理器的同步/非同步狀態(tài)對(duì)應(yīng)的訪問處理。
文檔編號(hào)G06F11/16GK1818882SQ200510121729
公開日2006年8月16日 申請(qǐng)日期2005年12月19日 優(yōu)先權(quán)日2004年12月21日
發(fā)明者水谷文俊 申請(qǐng)人:日本電氣株式會(huì)社