專利名稱：多通道閃存?zhèn)鬏斂刂破?、芯片及存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種存儲介質(zhì)管理裝置，具體而言，涉及閃存管理裝置；更具體而言，涉及一種多通道閃存?zhèn)鬏斂刂破骷鞍摽刂破鞯男酒c存儲設(shè)備。
背景技術(shù)：
作為U盤的主要存儲介質(zhì)，與非門閃存(Nand Flash)本身的傳輸速度并不高，況且對閃存的讀、寫等操作還需要額外的等待時間。所以，在高速U盤應(yīng)用中，為了提高U盤的傳輸速度，最新技術(shù)是采用雙通道傳輸機(jī)制。
雙通道傳輸機(jī)制與單通道傳輸類似，它相當(dāng)于具有兩個單獨(dú)的單通道，每個通道都有一組獨(dú)立的數(shù)據(jù)地址指令總線和一組獨(dú)立的控制總線。雙通道傳輸機(jī)制同時控制兩個閃存讀寫，從而使傳輸速度提高一倍。在使用快速閃存的情況下，雙通道傳輸機(jī)制可達(dá)到20MB/s的讀出速度和12MB/s的寫入速度，其中，讀寫速度的差別源于閃存讀寫額外等待時間的不同。
在U盤的應(yīng)用中，提高速度和容量是主要目的。由于USBmass-storage Class bulk-only協(xié)議的定義，讀寫不會同時發(fā)生，USB2.0協(xié)議所支持的讀寫速度均高達(dá)480Mbps。扣除USB協(xié)議開銷的部分，實際讀寫速度也均高達(dá)近48MB/s，因此，現(xiàn)有雙通道傳輸機(jī)制的讀寫速度是U盤速度提高的瓶頸。

發(fā)明內(nèi)容
針對上述問題，本實用新型的目的在于，提供一種多通道如四通道閃存高速傳輸方案，從而提高閃存的讀寫速度。
根據(jù)本實用新型的第一方面，提供一種多通道閃存?zhèn)鬏斂刂破?，所述控制器包括控制總線控制單元和數(shù)據(jù)總線控制單元，所述控制總線控制單元通過一組復(fù)用控制總線向多個閃存發(fā)送控制信號，多個閃存的狀態(tài)信號以線與方式通過復(fù)用控制總線輸入控制總線控制單元，在線與后的狀態(tài)信號有效的情況下，多個閃存在控制信號的作用下，通過多組獨(dú)立數(shù)據(jù)總線同時與數(shù)據(jù)總線控制單元傳輸數(shù)據(jù)。
在第一方面中，優(yōu)選地，所述線與方式這樣實現(xiàn)所述多個閃存狀態(tài)信號連接在一起，并與一上拉電阻的一端相連，所述上拉電阻的另一端與電源相連。進(jìn)一步優(yōu)選地，所述上拉電阻的阻值在20千歐至30千歐之間。
優(yōu)選地，所述控制器還包括主控狀態(tài)機(jī)，所述控制總線控制單元向主控狀態(tài)機(jī)返回線與后的狀態(tài)信號，所述主控狀態(tài)機(jī)通過控制總線控制單元發(fā)送控制信號，并通過數(shù)據(jù)總線控制單元與多個閃存?zhèn)鬏敂?shù)據(jù)。
優(yōu)選地，所述閃存為與非門閃存，所述數(shù)據(jù)總線為數(shù)據(jù)地址指令復(fù)用總線；通過所述數(shù)據(jù)地址指令復(fù)用總線，所述數(shù)據(jù)總線控制單元向多個與非門閃存發(fā)送地址、指令信息。
優(yōu)選地，所述多通道為四通道，所述多個閃存為四個閃存，所述多組獨(dú)立數(shù)據(jù)總線為四組獨(dú)立數(shù)據(jù)總線。
根據(jù)第二方面，提供一種芯片，其特征在于，包括上述第一方面中所述的多通道閃存?zhèn)鬏斂刂破鳌?br> 根據(jù)第三方面，提供一種存儲設(shè)備，包括多通道閃存?zhèn)鬏斂刂破骱投鄠€閃存，所述控制器包括控制總線控制單元和數(shù)據(jù)總線控制單元，所述控制總線控制單元通過一組復(fù)用控制總線向多個閃存發(fā)送控制信號，多個閃存的狀態(tài)信號以線與方式通過復(fù)用控制總線輸入控制總線控制單元，在線與后的狀態(tài)信號有效的情況下，多個閃存在控制信號的作用下，通過多組獨(dú)立數(shù)據(jù)總線同時與數(shù)據(jù)總線控制單元傳輸數(shù)據(jù)。
在第三方面中，優(yōu)選地，所述線與方式這樣實現(xiàn)所述存儲設(shè)備包括一上拉電阻，所述上拉電阻的一端與電源相連，另一端與接在一起的多個閃存狀態(tài)信號相連。進(jìn)一步優(yōu)選地，所述上拉電阻的阻值在20千歐至30千歐之間。
優(yōu)選地，所述控制器還包括主控狀態(tài)機(jī)，所述控制總線控制單元向主控狀態(tài)機(jī)返回線與后的狀態(tài)信號，所述主控狀態(tài)機(jī)通過控制總線控制單元發(fā)送控制信號，并通過數(shù)據(jù)總線控制單元與多個閃存?zhèn)鬏敂?shù)據(jù)。
優(yōu)選地，所述閃存為與非門閃存，所述數(shù)據(jù)總線為數(shù)據(jù)地址指令復(fù)用總線；通過所述數(shù)據(jù)地址指令復(fù)用總線，所述數(shù)據(jù)總線控制單元向多個與非門閃存發(fā)送地址、指令信息。
按照本實用新型，由于復(fù)用一組控制總線，多通道閃存?zhèn)鬏斂刂破髂軌蛲瑫r控制多個閃存，通過多組獨(dú)立的數(shù)據(jù)總線與多個閃存同時傳輸數(shù)據(jù)，從而大大提高了閃存的讀寫速度。


為更好地理解本實用新型，下面僅以一個實施例結(jié)合附圖對本實用新型作進(jìn)一步說明。附圖中圖1為本實用新型一個實施例的四通道閃存?zhèn)鬏斂刂破鞯慕Y(jié)構(gòu)框圖；圖2示出了本實用新型該實施例的復(fù)用控制信號；圖3為本實用新型該實施例的讀閃存時序圖；圖4為本實用新型該實施例的閃存管理示意圖。
具體實施方式
參照圖1，圖1為本實用新型一個實施例的四通道閃存?zhèn)鬏斂刂破鞯慕Y(jié)構(gòu)框圖。四通道閃存?zhèn)鬏斂刂破?0位于應(yīng)用芯片中，應(yīng)用芯片可用于諸如U盤之類的存儲設(shè)備中?？刂破?0包括主控狀態(tài)機(jī)11、數(shù)據(jù)總線控制單元12和控制總線控制單元13。與傳統(tǒng)單通道閃存?zhèn)鬏斂刂破飨嗤芍骺貭顟B(tài)機(jī)11控制其他兩個單元12、13，其他兩個單元12、13向主控狀態(tài)機(jī)11返回所需的信息。為實現(xiàn)四通道傳輸，在該實施例中，控制總線控制單元13通過一組復(fù)用控制總線14與四個與非門閃存(以下簡稱閃存)相連，數(shù)據(jù)總線控制單元12通過四組各自獨(dú)立的數(shù)據(jù)總線I01-I04分別與四個閃存相連。
參照圖2，圖2示出了本實用新型該實施例的復(fù)用控制信號。該組復(fù)用控制信號包括指令發(fā)送使能信號CLE、地址發(fā)送使能信號ALE、片選信號CE、寫使能信號WEN、讀使能信號REN、寫保護(hù)信號WP以及R/B(ready/busy)(準(zhǔn)備好/忙)信號。其中，CLE、ALE、CE、WEN、REN、WP是控制器10的輸出信號，而R/B是控制器10的輸入信號，它反映了閃存的狀態(tài)?？刂瓶偩€控制單元13控制著每個控制信號的行為。這里，四個閃存的狀態(tài)信號R/B1-R/B4以線與方式輸入控制總線控制單元13。
特別地，可采用以下方式實現(xiàn)信號R/B1-R/B4的線與。將四個閃存的狀態(tài)信號R/B1-R/B4連接在一起，再通過一上拉電阻R與電源VCC相連，上拉電阻R位于應(yīng)用芯片所在的電路版上?？紤]到要減少靜態(tài)電流，上拉電阻R的阻值不能太小，優(yōu)選在20千歐至30千歐之間。這樣，根據(jù)與非門閃存的標(biāo)準(zhǔn)，在準(zhǔn)備好狀態(tài)下，R/B輸出為高阻，因此，當(dāng)R/B1-R/B4四個信號都處于準(zhǔn)備好狀態(tài)時，總的R/B由上拉電阻R拉高至1；當(dāng)閃存處于忙狀態(tài)時，R/B輸出為0，因此，當(dāng)四個信號R/B1-R/B4中任何一個輸出為0時，電源VCC到地之間形成通過上拉電阻R和R/B輸出電阻的通路。由于R/B的輸出電阻很小，分壓的結(jié)果是R/B輸出值為0。因此，四個信號R/B1-R/B4之間的邏輯是與的關(guān)系。這樣，通過采用線與方式實現(xiàn)R/B1-R/B4復(fù)用控制器10的一個管腳，控制器10就可以得知何時四個閃存都處于準(zhǔn)備好狀態(tài)。
特別地，對于與非門閃存而言，數(shù)據(jù)總線實際上為數(shù)據(jù)地址指令復(fù)用總線。再次參照圖1，主控狀態(tài)機(jī)11控制數(shù)據(jù)總線控制單元12向四個閃存?zhèn)鬏數(shù)刂贰⒅噶钚畔?，并向四個閃存讀出和寫入數(shù)據(jù)?；局噶畎ㄗx、寫、擦除、回拷讀(copybackread)、回拷寫(copybackwrite)等指令。在控制總線控制單元13接收到有效R/B信號的情況下，即當(dāng)四個閃存都處于準(zhǔn)備好狀態(tài)時，在主控狀態(tài)機(jī)11控制著控制總線控制單元13發(fā)出的控制信號作用下，通過四組數(shù)據(jù)地址指令復(fù)用總線I01-I04，數(shù)據(jù)總線控制單元12同時與四個閃存?zhèn)鬏敂?shù)據(jù)。
數(shù)據(jù)總線控制單元12向主控狀態(tài)機(jī)11返回讀取或?qū)懭雱幼魇欠裢瓿?，控制總線控制單元13向主控狀態(tài)機(jī)11返回線與后的R/B。主控狀態(tài)機(jī)11根據(jù)對閃存的不同操作，分別通過這兩個單元控制著控制總線14和數(shù)據(jù)地址指令復(fù)用總線I01-I04的輸入、輸出。例如，假定閃存為三星的小頁類型，要從閃存讀一個頁，主控狀態(tài)機(jī)11通過控制總線控制單元13向四個閃存發(fā)出所需的控制信號，并通過數(shù)據(jù)總線控制單元12向四組數(shù)據(jù)地址指令復(fù)用總線發(fā)送讀指令和地址，將地址指定的四個閃存頁中需要讀出的數(shù)據(jù)讀出，送至應(yīng)用芯片的其他單元(未圖示)。相應(yīng)的讀時序圖參照圖3。
參照圖4，圖4為本實用新型該實施例的閃存管理示意圖。閃存存儲結(jié)構(gòu)的單位是頁(page)，以大頁閃存為例，每頁包括2kB的數(shù)據(jù)區(qū)，和64字節(jié)的冗余(spare)區(qū)。這些頁被分成組，64個頁的一組被稱為塊。根據(jù)本實用新型，實現(xiàn)了將四個閃存的地址相同頁并在一起管理，從而形成一個數(shù)據(jù)區(qū)為8kB、冗余區(qū)為256字節(jié)的頁。而對四個閃存同時進(jìn)行讀寫、擦除等操作，與控制一個閃存一樣。這樣，可以將四通道傳輸機(jī)制看作是將頁大小變?yōu)樵瓉淼乃谋?、?shù)據(jù)總線位數(shù)也變?yōu)樵瓉淼乃谋兜膯瓮ǖ纻鬏敊C(jī)制。因此，讀、寫、擦除等常規(guī)操作一個頁的時間，可以同時操作4個頁，速度是單通道的4倍、雙通道的2倍，從而接近USB2.0協(xié)議的最大傳輸能力。
前文以四通道與非門閃存?zhèn)鬏斂刂破鳛槔?，對本實用新型作了說明性的描述。除此之外，本實用新型還可擴(kuò)展至對兩個、八個、十六個等閃存的多通道傳輸控制；本實用新型并不局限于與非門閃存，比如，對于或非門閃存，其數(shù)據(jù)總線和地址總線分離，類似地，可共用一組地址總線、一組控制總線，并采用多組數(shù)據(jù)總線以實現(xiàn)多通道數(shù)據(jù)傳輸。這對本領(lǐng)域技術(shù)人員來講是顯然的。
顯而易見，在此描述的本實用新型可以有許多變化，這種變化不能認(rèn)為偏離本實用新型的精神和范圍。因此，所有對本領(lǐng)域技術(shù)人員顯而易見的改變，都包括在本權(quán)利要求書的涵蓋范圍之內(nèi)。
權(quán)利要求1.一種多通道閃存?zhèn)鬏斂刂破?，包括控制總線控制單元和數(shù)據(jù)總線控制單元，其特征在于，數(shù)據(jù)總線控制單元通過多組獨(dú)立數(shù)據(jù)總線多個閃存相連，所述控制總線控制單元通過一組復(fù)用控制總線與多個閃存相連接，所述控制總線控制單元向多個閃存發(fā)送控制信號，多個閃存的狀態(tài)信號以線與方式通過復(fù)用控制總線輸入控制總線控制單元，在線與后的狀態(tài)信號有效的情況下，多個閃存在控制信號的作用下，通過多組獨(dú)立數(shù)據(jù)總線同時與數(shù)據(jù)總線控制單元傳輸數(shù)據(jù)。
2.如權(quán)利要求1所述的多通道閃存?zhèn)鬏斂刂破鳎涮卣髟谟?，所述線與方式這樣實現(xiàn)所述多個閃存狀態(tài)信號連接在一起，并與一上拉電阻的一端相連，所述上拉電阻的另一端與電源相連。
3.如權(quán)利要求2所述的多通道閃存?zhèn)鬏斂刂破?，其特征在于，所述上拉電阻的阻值?0千歐至30千歐之間。
4.如權(quán)利要求1所述的多通道閃存?zhèn)鬏斂刂破鳎涮卣髟谟?，還包括主控狀態(tài)機(jī)，所述控制總線控制單元向主控狀態(tài)機(jī)返回線與后的狀態(tài)信號，所述主控狀態(tài)機(jī)通過控制總線控制單元發(fā)送控制信號，并通過數(shù)據(jù)總線控制單元與多個閃存?zhèn)鬏敂?shù)據(jù)。
5.如權(quán)利要求1所述的多通道閃存?zhèn)鬏斂刂破?，其特征在于，所述閃存為與非門閃存，所述數(shù)據(jù)總線為數(shù)據(jù)地址指令復(fù)用總線；通過所述數(shù)據(jù)地址指令復(fù)用總線，所述數(shù)據(jù)總線控制單元向所述多個與非門閃存發(fā)送地址、指令信息。
6.如權(quán)利要求1所述的多通道閃存?zhèn)鬏斂刂破?，其特征在于，所述多通道為四通道，所述多個閃存為四個閃存，所述多組獨(dú)立數(shù)據(jù)總線為四組獨(dú)立數(shù)據(jù)總線。
7.一種芯片，其特征在于，包括權(quán)利要求1至6中任一項所述的多通道閃存?zhèn)鬏斂刂破鳌?br> 8.一種存儲設(shè)備，包括多通道閃存?zhèn)鬏斂刂破骱投鄠€閃存，所述多通道閃存?zhèn)鬏斂刂破靼刂瓶偩€控制單元和數(shù)據(jù)總線控制單元，其特征在于，數(shù)據(jù)總線控制單元通過多組獨(dú)立數(shù)據(jù)總線多個閃存相連，所述控制總線控制單元通過一組復(fù)用控制總線與多個閃存相連接，所述控制總線控制單元向多個閃存發(fā)送控制信號，多個閃存的狀態(tài)信號以線與方式通過復(fù)用控制總線輸入控制總線控制單元，在線與后的狀態(tài)信號有效的情況下，多個閃存在控制信號的作用下，通過多組獨(dú)立數(shù)據(jù)總線同時與數(shù)據(jù)總線控制單元傳輸數(shù)據(jù)。
9.如權(quán)利要求8所述的存儲設(shè)備，其特征在于，所述線與方式這樣實現(xiàn)所述存儲設(shè)備包括一上拉電阻，所述上拉電阻的一端與電源相連，另一端與接在一起的多個閃存狀態(tài)信號相連。
10.如權(quán)利要求9所述的存儲設(shè)備，其特征在于，所述上拉電阻的阻值在20千歐至30千歐之間。
11.如權(quán)利要求8至10中任一項所述的存儲設(shè)備，其特征在于，所述多通道閃存?zhèn)鬏斂刂破鬟€包括主控狀態(tài)機(jī)，所述控制總線控制單元向主控狀態(tài)機(jī)返回線與后的狀態(tài)信號，所述主控狀態(tài)機(jī)通過控制總線控制單元發(fā)送控制信號，并通過數(shù)據(jù)總線控制單元與多個閃存?zhèn)鬏敂?shù)據(jù)。
12.如權(quán)利要求8至10中任一項所述的存儲設(shè)備，其特征在于，所述閃存為與非門閃存，所述數(shù)據(jù)總線為數(shù)據(jù)地址指令復(fù)用總線；通過所述數(shù)據(jù)地址指令復(fù)用總線，所述數(shù)據(jù)總線控制單元向所述多個與非門閃存發(fā)送地址、指令信息。
專利摘要本實用新型公開了一種多通道閃存?zhèn)鬏斂刂破骷鞍摽刂破鞯男酒c存儲設(shè)備，所述控制器包括控制總線控制單元和數(shù)據(jù)總線控制單元，所述控制總線控制單元通過一組復(fù)用控制總線向多個閃存發(fā)送控制信號，多個閃存的狀態(tài)信號以線與方式通過復(fù)用控制總線輸入控制總線控制單元，在線與后的狀態(tài)信號有效的情況下，多個閃存在控制信號的作用下，通過多組獨(dú)立數(shù)據(jù)總線同時與數(shù)據(jù)總線控制單元傳輸數(shù)據(jù)。本實用新型大大提高了閃存的讀寫速度。
文檔編號G06F13/00GK2911791SQ20052003819
公開日2007年6月13日 申請日期2005年12月31日 優(yōu)先權(quán)日2005年12月31日
發(fā)明者張 浩 申請人:北京中星微電子有限公司