專利名稱：并行口擴(kuò)展電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種并行口擴(kuò)展電路，具體地說，是涉及一種實(shí)現(xiàn)從I2C總線到通用輸入輸出GPIO口的擴(kuò)展電路。
背景技術(shù)：
隨著數(shù)字化技術(shù)的廣泛普及，芯片的集成度越來越高，尺寸越來越小，一顆小小的芯片可以實(shí)現(xiàn)許多功能，其中一些功能需要輸入輸出功能的控制，例如驅(qū)動(dòng)LED指示燈的控制等，這要求輸出口具有較大的電流驅(qū)動(dòng)能力。目前的主控芯片，其IO口輸出電流較小，驅(qū)動(dòng)能力較弱，要實(shí)現(xiàn)這些功能，必須通過增設(shè)外圍驅(qū)動(dòng)電路才能實(shí)現(xiàn)，從而增加了整個(gè)電路的復(fù)雜度。此外，主控芯片的IO口數(shù)量有限，需要通過IO口進(jìn)行控制的功能又很多，在電路設(shè)計(jì)的過程中，常常會(huì)遇到IO口資源不足的問題，因此需要增設(shè)輔助的IO口擴(kuò)展電路。

發(fā)明內(nèi)容
本實(shí)用新型為了解決現(xiàn)有技術(shù)中主控芯片IO口資源不足，且驅(qū)動(dòng)能力弱，不能實(shí)現(xiàn)對(duì)外部器件的直接控制問題，提供了一種新型的并行口擴(kuò)展電路，它通過I2C總線與主控芯片相連，實(shí)現(xiàn)從I2C總線到輸入輸出IO口的轉(zhuǎn)化，從而對(duì)主控芯片的IO口實(shí)現(xiàn)了有效的擴(kuò)展。
為解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn)一種并行口擴(kuò)展電路，包括主控芯片，所述主控芯片通過I2C總線與一并行口擴(kuò)展電路的總線控制端相連，所述并行口擴(kuò)展電路根據(jù)接收到的總線數(shù)據(jù)配置相應(yīng)寄存器，進(jìn)而激活其輸入輸出IO口。
作為對(duì)上述技術(shù)方案的進(jìn)一步限定，所述并行口擴(kuò)展電路采用一型號(hào)為PCA9555的并行口擴(kuò)展芯片實(shí)現(xiàn)，包括兩個(gè)8位寄存器，每個(gè)寄存器對(duì)應(yīng)8個(gè)IO口；3個(gè)地址選擇輸入端，通過硬件置高或置低配置相應(yīng)地址；1個(gè)開漏中斷輸出口經(jīng)中斷線與主控芯片的中斷邏輯端口相連。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是本實(shí)用新型通過增設(shè)并行口擴(kuò)展芯片，經(jīng)I2C總線與主控芯片相連，實(shí)現(xiàn)了從I2C總線到輸入輸出IO口的轉(zhuǎn)化。所述輸入輸出IO口電流消耗低，具有大電流驅(qū)動(dòng)能力，可有效實(shí)現(xiàn)對(duì)外圍器件的直接控制，從而有效解決了主控芯片IO口資源不足，驅(qū)動(dòng)能力弱的問題，具有廣闊的應(yīng)用領(lǐng)域。


圖1是本實(shí)用新型并行口擴(kuò)展芯片的內(nèi)部結(jié)構(gòu)原理圖；圖2是本實(shí)用新型并行口擴(kuò)展芯片的外部線路連接圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
本實(shí)用新型的并行口擴(kuò)展電路采用一型號(hào)為PCA9555的并行口擴(kuò)展芯片U32實(shí)現(xiàn)，其內(nèi)部結(jié)構(gòu)原理圖參見圖1所示，包括2個(gè)8位配置寄存器(輸入或輸出選擇)和1個(gè)極性反轉(zhuǎn)(高電平或低電平操作有效)寄存器。系統(tǒng)主控器經(jīng)I2C總線與并行口擴(kuò)展芯片U32的總線端SCL、SDA相連，通過寫IO口相應(yīng)的配置位來激活端口的輸出或輸出，每個(gè)輸入或輸出口的數(shù)據(jù)都保存在相應(yīng)的輸入/輸出寄存器中。讀寄存器操作的極性根據(jù)極性反轉(zhuǎn)寄存器的內(nèi)容而反轉(zhuǎn)，系統(tǒng)主控器可以讀取所有寄存器的內(nèi)容。
當(dāng)任何輸入口狀態(tài)與相應(yīng)輸入口寄存器的值不同時(shí)，并行口擴(kuò)展芯片U32的開漏中斷輸出端INT被激活，該中斷可用來向系統(tǒng)主控器指明輸入端口狀態(tài)的改變，進(jìn)而通過主控器將所有寄存器設(shè)置成默認(rèn)值并使器件狀態(tài)初始化。
所述并行口擴(kuò)展芯片U32包括3個(gè)地址選擇輸入端A0、A1、A2，用來實(shí)現(xiàn)不同的固定I2C地址，最多允許8個(gè)器件共用一個(gè)I2C/SMBus總線。如果只有一個(gè)并行口擴(kuò)展芯片U32連接在總線上，可以通過硬件的方法在8種地址中選擇一組，同時(shí)對(duì)I2C總線的地址數(shù)據(jù)作相應(yīng)的修改。
并行口擴(kuò)展芯片U32的外部線路連接圖參見圖2所示，其中，22腳、23腳為總線端口SCL、SDA，接收來自主控器的串行時(shí)鐘信號(hào)和串行數(shù)據(jù)信號(hào)，主控器將地址分配信息傳送給并行口擴(kuò)展芯片U32，并從其中讀取信息。2腳、3腳和21腳是地址選擇輸入端，通過外部硬件配置來確定其I2C地址，硬件置高或置低的狀態(tài)要與總線寫入的數(shù)據(jù)相一致。4腳～11腳和13腳～20腳為IO口輸入輸出口，可以連接控制器件，也可以通過外部的狀態(tài)讀取信息。1腳為開漏中斷輸出口，當(dāng)外部電平處于非正常狀態(tài)時(shí)，通過IO口得到信息，向主控器輸出中斷信號(hào)，主控器重新復(fù)位，開始工作。12腳為地GND，24腳為電源供電端，輸入5V直流供電。
本實(shí)用新型通過采用上述簡(jiǎn)單的電路結(jié)構(gòu)，在主控器的控制作用下，實(shí)現(xiàn)了從I2C總線到GPIO口的擴(kuò)展，在消費(fèi)電子方面具有重要的實(shí)際意義。當(dāng)然，上述說明并非是對(duì)本實(shí)用新型的限制，本實(shí)用新型也并不僅限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員在本實(shí)用新型的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種并行口擴(kuò)展電路，包括主控芯片，其特征在于所述主控芯片通過I2C總線與一并行口擴(kuò)展電路的總線控制端相連，所述并行口擴(kuò)展電路根據(jù)接收到的總線數(shù)據(jù)配置相應(yīng)寄存器，進(jìn)而激活其輸入輸出IO口。
2.根據(jù)權(quán)利要求1所述的并行口擴(kuò)展電路，其特征在于所述并行口擴(kuò)展電路的開漏中斷輸出口經(jīng)中斷線與主控芯片的中斷邏輯端口相連。
3.根據(jù)權(quán)利要求2所述的并行口擴(kuò)展電路，其特征在于所述并行口擴(kuò)展電路包括兩個(gè)8位寄存器，每個(gè)寄存器對(duì)應(yīng)8個(gè)IO口。
4.根據(jù)權(quán)利要求3所述的并行口擴(kuò)展電路，其特征在于所述并行口擴(kuò)展電路包括3個(gè)地址選擇輸入端，通過硬件置高或置低配置相應(yīng)地址。
5.根據(jù)權(quán)利要求4所述的并行口擴(kuò)展電路，其特征在于所述并行口擴(kuò)展電路采用一型號(hào)為PCA9555的并行口擴(kuò)展芯片實(shí)現(xiàn)。
專利摘要本實(shí)用新型公開了一種并行口擴(kuò)展電路，包括主控芯片和并行口擴(kuò)展芯片，所述主控芯片通過I
文檔編號(hào)G06F13/40GK2793814SQ20052008388
公開日2006年7月5日 申請(qǐng)日期2005年6月3日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者謝紅軍, 林勇鵬, 楊勇 申請(qǐng)人:海信集團(tuán)有限公司, 青島海信電器股份有限公司