專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置，特別涉及存儲于半導(dǎo)體存儲器中的各種數(shù)據(jù)的保密。
背景技術(shù)：
將半導(dǎo)體存儲器設(shè)置成可插拔的、并利用包含儲存于半導(dǎo)體存儲器中的程序的數(shù)據(jù)而動作的信息處理裝置是眾所周知的。而且，已提出用于實現(xiàn)儲存在半導(dǎo)體存儲器中的數(shù)據(jù)保密的各種結(jié)構(gòu)。
在專利文獻(xiàn)1中公開了通過使用密鑰數(shù)據(jù)、對從半導(dǎo)體存儲器輸出的數(shù)據(jù)進(jìn)行加擾而實現(xiàn)數(shù)據(jù)保密的技術(shù)。
另外，在專利文獻(xiàn)2或?qū)＠墨I(xiàn)3中公開了通過對半導(dǎo)體存儲器輸出的地址數(shù)據(jù)或者從半導(dǎo)體存儲器輸出的數(shù)據(jù)用邏輯電路(Logic)進(jìn)行一種加密而實現(xiàn)數(shù)據(jù)保密的技術(shù)。
專利文獻(xiàn)1特開平9-106690號公報專利文獻(xiàn)2特開2001-35171號公報專利文獻(xiàn)3特開平7-219852號公報專利文獻(xiàn)1是采用加擾方式的保密方法，其優(yōu)點是數(shù)據(jù)傳輸效率高，而缺點是保密強(qiáng)度通常弱。而專利文獻(xiàn)2或?qū)＠墨I(xiàn)3是采用邏輯電路的1步邏輯運(yùn)算，其優(yōu)點是處理快，而缺點是如果知道采用的是哪一種邏輯電路，則易于被解析，因此保密性低。
作為提高機(jī)密性的方法，可以考慮在半導(dǎo)體存儲器與信息處理裝置之間插入單片微型機(jī)這樣的廉價處理電路來對密碼算法進(jìn)行處理的密碼方式。采用這種密碼方式的保密方法的優(yōu)點是保密強(qiáng)度高，而缺點是數(shù)據(jù)的傳輸效率降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于考慮到保密強(qiáng)度和數(shù)據(jù)傳輸效率的平衡關(guān)系，提供一種具有高保密功能、且讀出性能優(yōu)良的半導(dǎo)體存儲器。
本發(fā)明的半導(dǎo)體存儲裝置的第一形態(tài)是一種可在信息處理裝置上自由插拔地安裝的半導(dǎo)體存儲裝置，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)并包含地址輸入部和數(shù)據(jù)輸出部的存儲器核心部；包含從上述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和將從上述存儲器核心部讀出的數(shù)據(jù)供給上述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部；以及連接于上述存儲器核心部與上述輸入輸出端子部之間的存儲器控制部件。上述存儲器控制部件中包含指令譯碼部件，通過選擇性地動作而將供給上述指令輸入端子的指令譯碼或者直接輸出指令；加擾部件，通過選擇性地動作使從上述存儲器核心部讀出的數(shù)據(jù)進(jìn)行加擾或者直接輸出數(shù)據(jù)的；指令判定部件，判定從上述信息處理裝置供給的指令是指定向第1動作模式過渡的第1指令還是指定向第2動作模式過渡的第2指令的；以及動作模式控制部件，按照上述指令判定部件之判定為第1指令而選擇使上述指令譯碼部件的指令譯碼功能成為有效的第1動作模式，按照上述指令判定部件之判定為第2指令而選擇使上述加擾部件的加擾功能成為優(yōu)選的第2動作模式。
本發(fā)明的半導(dǎo)體存儲裝置的第二形態(tài)是這樣的第一形態(tài)，其中，上述存儲器控制部件包括通過選擇性地動作使供給上述指令輸入端子的指令直接通過或者使指令解擾的解擾部件；上述動作模式控制部件在選擇了上述第1動作模式時，使上述解擾部件的解擾功能成為無效。
本發(fā)明的半導(dǎo)體存儲裝置的第三形態(tài)是這樣的第二形態(tài)，其中上述動作模式控制部件在選擇了上述第2動作模式時，使上述解擾部件的解擾功能成為有效。
本發(fā)明的半導(dǎo)體存儲裝置的第四形態(tài)是一種可在信息處理裝置上自由插拔地安裝的半導(dǎo)體存儲裝置，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)并包含地址輸入部和數(shù)據(jù)輸出部的存儲器核心部；包含從上述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和將從上述存儲器核心部讀出的數(shù)據(jù)供給上述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部；以及連接于上述存儲器核心部與上述輸入輸出端子部之間的存儲器控制部件。上述存儲器控制部件中包含解擾部件，通過選擇性地動作而將供給上述指令輸入端子部的指令解擾或者直接輸出指令；指令譯碼部件，通過選擇性地動作而將供給上述指令輸入端子的指令譯碼或者直接輸出指令；指令判定部件，判定從上述信息處理裝置供給的指令是指定向第1動作模式過渡的第1指令還是指定向第2動作模式過渡的第2指令；以及動作模式控制部件，按照上述指令判定部件之判定為第1指令選擇使上述指令譯碼部件的指令譯碼功能成為有效的第1動作模式，按照上述指令判定部件之判定為第2指令選擇使上述解擾部件的解擾功能的第2動作模式成為有效。
本發(fā)明的半導(dǎo)體存儲裝置的第五形態(tài)是這樣的第四形態(tài)，其中上述存儲器控制部件包括通過選擇性地動作而將從上述存儲器核心部讀出的數(shù)據(jù)加擾或者使從上述存儲器核心部讀出的數(shù)據(jù)直接輸出的加擾部件；上述動作模式控制部件在選擇了上述第2動作模式時，使上述加擾部件的加擾功能成為有效。
本發(fā)明的半導(dǎo)體存儲裝置的第六形態(tài)是這樣的第五形態(tài)，其中，上述動作模式控制部件在選擇了上述第1動作模式時，使上述加擾部件的加擾功能成為無效。
本發(fā)明的半導(dǎo)體存儲裝置的第七形態(tài)是一種可在信息處理裝置上自由插拔地安裝的半導(dǎo)體存儲裝置，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)并包含地址輸入部和數(shù)據(jù)輸出部的存儲器核心部；包含從上述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和將從上述存儲器核心部讀出的數(shù)據(jù)供給上述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部；以及連接于上述存儲器核心部和上述輸入輸出端子部之間的存儲器控制部件。上述存儲器控制部件中包含解擾部件，通過選擇性地動作而將供給上述指令輸入端子部的指令解擾或者直接輸出指令；指令譯碼部件，通過選擇性地動作而將供給上述指令輸入端子的指令譯碼或者直接輸出指令；加擾部件，通過選擇性地動作而將從上述存儲器核心部讀出的數(shù)據(jù)加擾或者直接輸出數(shù)據(jù)；指令判定部件，判定從上述信息處理裝置供給的指令是指定向第1動作模式過渡的第1指令還是指定向第2動作模式過渡的第2指令；以及動作模式控制部件，按照上述指令判定部件之判定為第1指令而選擇使上述解擾部件的解擾功能成為無效并使上述指令譯碼部件的指令譯碼功能成為有效的第1動作模式，按照上述指令判定部件之判定為第2指令而選擇使上述解擾部件和上述加擾部件中任一方的功能成為有效的第2動作模式。
本發(fā)明的半導(dǎo)體存儲裝置的第八形態(tài)是這樣的第七形態(tài)，其中，上述動作模式控制部件按照上述指令判定部件之判定為上述第2指令而使上述解擾部件和上述加擾部件兩方的功能成為有效。
本發(fā)明的半導(dǎo)體存儲裝置的第九形態(tài)是這樣的第七形態(tài)，其中，上述動作模式控制部件按照上述指令判定部件之判定為上述第1指令而使上述加擾部件的加擾功能成為有效。
本發(fā)明的半導(dǎo)體存儲裝置的第十形態(tài)是這樣的第一至第九形態(tài)中的任一形態(tài)，其中，上述輸入輸出端子部有預(yù)定數(shù)量的端子，通過時分切換而兼用為上述指令輸入端子和上述數(shù)據(jù)輸出端子。
本發(fā)明的半導(dǎo)體存儲裝置的第十一形態(tài)是這樣的第一至第七形態(tài)中的任一形態(tài)，其中，上述存儲器控制部件包括設(shè)定上述加擾部件的加擾條件的寄存器；上述動作模式控制部件在按照上述第1動作模式的動作中更新上述寄存器的內(nèi)容。
本發(fā)明的半導(dǎo)體存儲裝置的第十二形態(tài)是這樣的第四形態(tài)，其中，上述存儲器控制部件包含設(shè)定上述解擾部件的解擾條件的寄存器，上述動作模式控制部件在按照上述第1動作模式的動作中更新上述寄存器的內(nèi)容。
本發(fā)明的半導(dǎo)體存儲裝置的第十三形態(tài)是這樣的第一至第十二形態(tài)中的任一形態(tài)，其中，可以按照由上述信息處理裝置供給的指令進(jìn)行控制，使上述第1動作模式的動作期間比上述第2動作模式的動作期間長。
依據(jù)本發(fā)明，可具有安全強(qiáng)度不同的多個動作模式，使這些動作模式邊轉(zhuǎn)換邊動作。因此，能獲得可進(jìn)一步強(qiáng)化安全性、同時讀出性能也優(yōu)良的半導(dǎo)體存儲裝置。
另外，依據(jù)本發(fā)明的半導(dǎo)體存儲器，能夠以利用加擾的安全性弱的模式為中心而動作，同時在利用密碼的安全性強(qiáng)的模式時能夠初始化加擾處理的條件。此時，可高效率地彌補(bǔ)安全性弱的模式中的安全強(qiáng)度，弱對所有的動作模式進(jìn)行平均，則讀出性能也優(yōu)良。
通過以下詳細(xì)的說明和附圖，可更加清晰地了解本發(fā)明的目的、特征、形態(tài)及優(yōu)點。


圖1是本發(fā)明實施例的信息處理裝置的總體圖。
圖2是實施例1的半導(dǎo)體存儲器的電路框圖。
圖3是指令譯碼電路的具體框圖。
圖4是數(shù)據(jù)加擾電路的具體框圖。
圖5是實施例2的半導(dǎo)體存儲器的框圖。
圖6是指令解擾電路的具體框圖。
圖7是實施例3～8的半導(dǎo)體存儲器的框圖。
圖8是動作模式的轉(zhuǎn)移圖。
圖9是按照動作模式進(jìn)行存儲區(qū)管理的存儲分配圖。
具體實施例方式
以下，邊參照附圖邊說明本發(fā)明的實施例。圖1是表示本發(fā)明的半導(dǎo)體存儲裝置10和采用該裝置的信息處理裝置1之關(guān)系的圖。在本實施例中，半導(dǎo)體存儲裝置(以下簡稱為「半導(dǎo)體存儲器」)10是在信息處理裝置1的本體上可插拔的永久性存儲器(例如ROM、閃存存儲器等)。需要保護(hù)機(jī)密性而不被非法復(fù)制或非法讀出的程序及圖像數(shù)據(jù)/音樂數(shù)據(jù)等各種數(shù)據(jù)固定地存儲于半導(dǎo)體存儲器10中。
信息處理裝置1包括CPU及RAM(省略圖示)，通過交換半導(dǎo)體存儲器10，根據(jù)儲存于ROM(省略圖示)的數(shù)據(jù)，執(zhí)行各種信息處理。而且，由半導(dǎo)體存儲器10和信息處理裝置(或信息處理裝置本體)1構(gòu)成信息處理系統(tǒng)2。
實施例1下面，說明實施例1的半導(dǎo)體存儲器10的結(jié)構(gòu)。圖2是半導(dǎo)體存儲器10的電路框圖。半導(dǎo)體存儲器10包括存儲器核心部11和輸入輸出端子部12，通過在存儲器核心部11和輸入輸出端子部12之間插入存儲器部控制部13，實現(xiàn)存儲于存儲器核心部11的數(shù)據(jù)的保密。
輸入輸出端子部12包括輸入從信息處理裝置1供給的指令的指令輸入端子和輸出從存儲器核心部11讀出的數(shù)據(jù)的數(shù)據(jù)輸出端子。從信息處理裝置1將通過指令總線(通常也稱作地址總線)供給的指令輸入到指令輸入端子。數(shù)據(jù)輸出端子與信息處理裝置1的數(shù)據(jù)總線連接。
再有，如果信息處理裝置1采共用指令總線和數(shù)據(jù)總線、且時分地切換指令和數(shù)據(jù)而輸出或輸入的方式，則在硬件上兼用(共用)指令輸入端子和數(shù)據(jù)輸出端子。此時，如果指令及數(shù)據(jù)的位數(shù)大于端子數(shù)，則將指令或數(shù)據(jù)多次分割后供給。
這里，從信息處理裝置1供給的指令包括命令碼和地址數(shù)據(jù)。因此，指令輸入端子是將經(jīng)由指令總線供給的命令碼和經(jīng)由地址總線供給的地址數(shù)據(jù)輸入的端子。而數(shù)據(jù)輸出端子是將從存儲器核心部11輸出的數(shù)據(jù)輸出到數(shù)據(jù)總線的端子。
另外，使指令輸入端子的全部或一部分與數(shù)據(jù)輸出端子的全部或一部分兼用。而且，按照指令的輸入定時和數(shù)據(jù)的輸出定時將端子時分地分開使用。根據(jù)此結(jié)構(gòu)，能夠減少連接信息處理裝置1與半導(dǎo)體存儲器10之間的總線的線數(shù)。
另外，在指令中包括用于信息處理裝置1讀出儲存于存儲器核心部11的數(shù)據(jù)的讀出指令，以及用于信息處理裝置1控制半導(dǎo)體存儲器10的動作的動作模式轉(zhuǎn)換指令。
存儲器核心部11是包括多個存儲器單元等的存儲區(qū)。存儲器核心部11可以使用兼價的掩模ROM，但不限于此，也可以使用閃存存儲器及EPROM等非易失性存儲器。
另外，在儲存于存儲器核心部11的數(shù)據(jù)中包含程序、圖像數(shù)據(jù)及聲音數(shù)據(jù)等，或者游戲數(shù)據(jù)等各種數(shù)據(jù)。
存儲器控制部13是對于儲存于存儲器核心部11的數(shù)據(jù)進(jìn)行存取控制的電路，它具有確保數(shù)據(jù)保密或安全性的功能。
圖2的實施例的存儲器控制部13包含指令譯碼電路131、指令判定電路132、數(shù)據(jù)加擾電路133、模式控制電路134及加擾用寄存器(以下簡稱為「寄存器」)135而構(gòu)成。
指令譯碼電路131是通過選擇性地動作而將從信息處理裝置1接收的指令譯碼或者直接輸出的電路。數(shù)據(jù)加擾電路133通過選擇性地動作而對從存儲器核心部11輸出的數(shù)據(jù)進(jìn)行加擾處理或者直接輸出的電路。因此，為了保護(hù)從信息處理裝置1供給半導(dǎo)體存儲器10的指令的機(jī)密且最終進(jìn)行半導(dǎo)體存儲器10的存取控制，可進(jìn)行指令的加密處理。另外，為了保護(hù)從半導(dǎo)體存儲器10輸出到信息處理裝置1的數(shù)據(jù)的機(jī)密，可進(jìn)行數(shù)據(jù)的加擾處理。
另外，本發(fā)明中所謂的加密處理中不包括地址總線和數(shù)據(jù)總線的加擾處理(位操作)。也就是說，相對于通過位操作而攪亂信息的加擾處理，本發(fā)明中的加密處理是對包括位單位的位運(yùn)算的指令本身進(jìn)行加密處理，例如可以使用類似于密鑰方式(也稱為公用密鑰方式)的加密方式。
圖3是表示指令譯碼電路131的具體結(jié)構(gòu)的圖。指令譯碼電路131包含指令譯碼電路本體131t和設(shè)置于其輸入側(cè)的總線轉(zhuǎn)換電路131s。總線轉(zhuǎn)換電路131s可根據(jù)從模式控制電路134供給的轉(zhuǎn)換控制信號進(jìn)行是將指令通過指令譯碼電路本體131t輸出還是直接輸出的轉(zhuǎn)換。
具體地說，若模式控制電路134供給了將指令譯碼功能設(shè)為ON的轉(zhuǎn)換控制信號，則將從輸入輸出端子部12輸入的指令供給指令譯碼電路本體131t，使指令譯碼功能激活(或有效)。
另一方面，若模式控制電路134供給了將指令譯碼功能設(shè)為OFF的轉(zhuǎn)換控制信號，則通過為使從輸入輸出端子部12輸入的指令直接通過而經(jīng)旁通線路輸出，使指令譯碼功能去激活(或無效)。由此，可以由轉(zhuǎn)換控制信號對指令譯碼電路131進(jìn)行ON/OFF控制。
這里，作為指令譯碼電路的本體131t的具體結(jié)構(gòu)，采用按1個數(shù)據(jù)單位(例如1字節(jié)或預(yù)定字節(jié))進(jìn)行位運(yùn)算的電路，進(jìn)行與加密相反的運(yùn)算處理(譯碼處理)。例如，作為進(jìn)行位運(yùn)算的電路，有使用邏輯運(yùn)算電路(AND、OR、NAND、Ex-OR等)、按1個數(shù)據(jù)單位(例如1字節(jié)或預(yù)定字節(jié))、經(jīng)過多個步驟進(jìn)行邏輯運(yùn)算的電路。另外，作為其它的指令譯碼電路131，也可以使用單片微型機(jī)這種小規(guī)模的CPU進(jìn)行簡單的譯碼算法的運(yùn)算。
圖4是表示數(shù)據(jù)加擾電路133的具體結(jié)構(gòu)的圖。數(shù)據(jù)加擾電路133包括數(shù)據(jù)加擾電路本體133t和設(shè)置于其輸入側(cè)的總線轉(zhuǎn)換電路133s。總線轉(zhuǎn)換電路133s可根據(jù)從模式控制電路134供給的轉(zhuǎn)換控制信號進(jìn)行是將存儲器核心部11的讀出數(shù)據(jù)經(jīng)由數(shù)據(jù)加擾電路本體133t輸出還是直接輸出的轉(zhuǎn)換。
也就是說，如果從模式控制電路134輸入將數(shù)據(jù)加擾功能設(shè)為ON的轉(zhuǎn)換控制信號，則通過數(shù)據(jù)加擾電路本體133t將從存儲器核心部11讀出的數(shù)據(jù)輸出。如果輸入將數(shù)據(jù)加擾功能設(shè)為OFF的轉(zhuǎn)換控制信號，則通過為使從存儲器核心部11讀出的數(shù)據(jù)直接通過而經(jīng)旁通路線輸出，使數(shù)據(jù)加擾功能去激活(或無效)。因此，可通過轉(zhuǎn)換控制信號對數(shù)據(jù)加擾電路133進(jìn)行ON/OFF控制。
這里，作為數(shù)據(jù)加擾電路本體133t的具體電路，可以考慮按照某種規(guī)則、進(jìn)行位變換或位運(yùn)算或位反轉(zhuǎn)等位操作的電路。
指令判定電路132判定從信息處理裝置1供給的指令內(nèi)容，輸出用于使動作模式轉(zhuǎn)變的數(shù)據(jù)。如果指令是存儲器核心部11存儲的數(shù)據(jù)的讀出指令，則指令判定電路132將通過指令譯碼電路131譯碼的讀出控制信號供給存儲器核心部11，同時將通過指令譯碼電路131供給的指令作為讀出地址供給存儲器核心部11。
另外，指令判定電路132判定譯碼后的指令是否為后述的動作模式的轉(zhuǎn)換控制用指令，并作為模式轉(zhuǎn)變信息供給模式控制電路134。這里，成為模式轉(zhuǎn)變信息源的指令可以通過信息處理裝置1的CPU生成。另外，成為模式轉(zhuǎn)變信息源的指令的產(chǎn)生定時由信息處理裝置1的CPU按獨(dú)自的定時產(chǎn)生，而且響應(yīng)在存儲器核心部11中存儲的程序的一部分之讀出而產(chǎn)生。
根據(jù)指令判定電路132的指令判定結(jié)果，模式控制電路134對指令譯碼電路131和/或數(shù)據(jù)加擾電路133進(jìn)行ON/OFF控制。由此，對半導(dǎo)體存儲器10的動作模式進(jìn)行轉(zhuǎn)換控制，并作為結(jié)果對存儲器核心部11進(jìn)行存取控制。另外，模式控制電路134也包括將加擾用寄存器(以下簡稱為「寄存器」)135進(jìn)行初始化處理的功能，在數(shù)據(jù)加擾用電路133的加擾動作之前設(shè)定加擾值。
也就是說，半導(dǎo)體存儲器10可轉(zhuǎn)換表1所示的2個動作模式。


如上述所，可根據(jù)從信息處理裝置1供給的指令控制這2個動作模式。一經(jīng)從信息處理裝置1供給用于動作模式的轉(zhuǎn)換控制的指令，指令判定電路132就進(jìn)行指令判定。若判定為指令是動作模式轉(zhuǎn)換控制的指令，則指令判定電路132將模式轉(zhuǎn)變信息供給模式控制電路134。具體地說，指令判定電路132判定是指定向表1所示的第1模式轉(zhuǎn)變的指令還是指定向第2模式轉(zhuǎn)變的指令，其判定結(jié)果作為模式轉(zhuǎn)變信息供給模式控制電路134。
根據(jù)從指令判定電路132供給的模式轉(zhuǎn)變信息，模式控制電路134進(jìn)行動作模式的轉(zhuǎn)換控制。例如，若供給了指定向第1模式變更的模式轉(zhuǎn)變信息，則模式控制電路134將ON控制信號供給指令譯碼電路131，使指令譯碼功能成為有效，并將OFF控制信號供給數(shù)據(jù)加擾電路133，使數(shù)據(jù)加擾功能成為無效。由此，指令譯碼電路131成為執(zhí)行譯碼處理的動作模式，數(shù)據(jù)加擾電路133成為不進(jìn)行加擾處理的動作模式。
另一方面，一經(jīng)輸入指定向第2模式變更的模式轉(zhuǎn)變信息，模式控制電路134就將OFF控制信號供給指令譯碼電路131，同時將ON控制信號供給數(shù)據(jù)加擾電路133。相應(yīng)地，指令譯碼電路131成為不進(jìn)行譯碼處理的動作模式，數(shù)據(jù)加擾電路133成為進(jìn)行加擾處理的動作模式。
另外，一經(jīng)輸入模式轉(zhuǎn)變信息，模式控制電路134就將模式信息供給指令判定電路132。根據(jù)此模式信息，指令判定電路132判定從指令譯碼電路131供給的指令種類。換句話說，即使被判斷的指令(即從信息處理裝置1供給的指令)是相同的指令，指令的意義也由于動作模式不同而不同，因此指令判定電路132參照模式信息來判斷指令的種類。
下面，說明各模式中的動作及模式轉(zhuǎn)換動作。首先，說明半導(dǎo)體存儲器10(實質(zhì)上是存儲器控制部13)按第1模式動作的情況。
在信息處理裝置1的電源接入的當(dāng)初，半導(dǎo)體存儲器10被設(shè)定為按第1模式動作。因而，模式控制電路134在電源接入時將ON控制信號供給指令譯碼電路131，將OFF控制信號供給數(shù)據(jù)加擾電路133。
而且，已加密的指令一經(jīng)從信息處理裝置1供給半導(dǎo)體存儲器10，該指令就通過輸入輸出端子部12供給指令譯碼電路131。此時，由于半導(dǎo)體存儲器10正按第1模式動作，所以對指令譯碼電路131進(jìn)行ON控制。因此，在指令譯碼電路131中對已加密的指令進(jìn)行譯碼處理，并將譯碼后的指令供給指令判定電路132。
指令判定電路132從譯碼后的指令抽取命令碼及地址碼，對存儲器核心部11供給讀出信號或地址數(shù)據(jù)。相應(yīng)地，從存儲器核心部11讀出數(shù)據(jù)。從存儲器核心部11讀出的數(shù)據(jù)被供給數(shù)據(jù)加擾電路133。
此時，半導(dǎo)體存儲器10正按第1模式動作，所以數(shù)據(jù)加擾電路133被OFF控制。因此，從存儲器核心部11讀出的數(shù)據(jù)繞過加擾電路本體133t從輸入輸出端子部12輸出。而且，從存儲器核心部11讀出的數(shù)據(jù)經(jīng)由輸入輸出端子部12及數(shù)據(jù)總線(未圖示)讀入到信息處理裝置1。
信息處理裝置1根據(jù)讀入的數(shù)據(jù)，執(zhí)行處理。以后，信息處理裝置1通過使指令依次產(chǎn)生，讀出數(shù)據(jù)，重復(fù)同樣的動作。
接著，就半導(dǎo)體存儲器10在按第1模式在動作中接收向第2模式的模式轉(zhuǎn)換指令的輸入、并轉(zhuǎn)換為第2模式的情況進(jìn)行說明。
信息處理裝置1在產(chǎn)生向第2模式的模式轉(zhuǎn)換指令之前，產(chǎn)生包括使寄存器135初始化的控制數(shù)據(jù)和解擾值的已加密的指令，供給半導(dǎo)體存儲器10。
該指令通過輸入輸出端子部12供給指令譯碼電路131。已加密的指令由指令譯碼電路131譯碼，通過指令判定電路132判定是寄存器135的初始化(指定解擾值的設(shè)定的)指令。通過模式控制電路134，將該初始化指令和解擾值供給寄存器135，并將解擾值裝入寄存器135。
接著，一旦信息處理裝置1輸出向第2模式的模式轉(zhuǎn)換指令，就通過輸入輸出端子部12將該指令供給指令譯碼電路131。此時，半導(dǎo)體存儲器10正按第1模式動作，因此指令譯碼電路131被ON控制而成為有效。從而，該指令通過指令譯碼電路131譯碼，譯碼后的指令供給指令判定電路132。
由于此時從模式控制電路134供給的模式信息是第1模式，因此指令判定電路132判斷已輸入的指令是向第2模式的模式轉(zhuǎn)換指令，并將對第2模式的模式轉(zhuǎn)變信息供給模式控制電路134。
相應(yīng)地，模式控制電路134將指令譯碼電路131進(jìn)行OFF控制，同時對數(shù)據(jù)加擾電路133進(jìn)行ON控制。于是，進(jìn)行向第2模式的模式轉(zhuǎn)換。另外，模式控制電路134將加擾值的數(shù)據(jù)裝入寄存器135，設(shè)定數(shù)據(jù)加擾電路133的加擾規(guī)則。
接著，說明半導(dǎo)體存儲器10按第2模式動作時的情況。在第2模式中，信息處理裝置1產(chǎn)生未加密的指令，供給半導(dǎo)體存儲器10。此時的指令主要是存儲器核心部11的讀出地址。
此時，由于已對指令譯碼電路131進(jìn)行OFF控制(無效化)，因此從信息處理裝置1供給的指令繞過指令譯碼電路本體131t(即不譯碼)，供給指令判定電路132。相應(yīng)地，指令判定電路132從指令中取出命令碼(讀出命令或讀出信號)和地址數(shù)據(jù)，將它供給存儲器核心部11。因此，從存儲器核心部11依次讀出已指定地址的存儲區(qū)的數(shù)據(jù)。
從存儲器核心部11讀出的數(shù)據(jù)，被供給數(shù)據(jù)加擾電路133。此時，存儲控制部13正按第2模式動作，因此數(shù)據(jù)加擾電路133被ON控制(有效化)。所以，從存儲器核心部11讀出的數(shù)據(jù)由數(shù)據(jù)加擾電路133進(jìn)行加擾處理。加擾后的讀出數(shù)據(jù)通過輸入輸出端子部12及數(shù)據(jù)總線輸出到信息處理裝置1。
信息處理裝置1根據(jù)讀取的數(shù)據(jù)執(zhí)行信息處理(例如與加擾處理相反的解擾處理等)。
以后，通過信息處理裝置1依次產(chǎn)生未加密的指令，重復(fù)進(jìn)行上述處理，即該指令不經(jīng)譯碼而供給指令判定電路132，并對從存儲器核心部11讀出的數(shù)據(jù)進(jìn)行加擾處理后，輸出到信息處理裝置1。
也就是說，第2模式時，從半導(dǎo)體存儲器10讀出的數(shù)據(jù)是存儲器核心部11的存儲數(shù)據(jù)經(jīng)數(shù)據(jù)加擾電路133加擾的數(shù)據(jù)，因此作為無意義的數(shù)據(jù)直接輸出。所以，即使被非法讀出，存儲器核心部11的存儲數(shù)據(jù)也會受到保護(hù)。
但是，由于在信息處理裝置1側(cè)已知道數(shù)據(jù)加擾電路133的加擾規(guī)則，因此就能利用根據(jù)其規(guī)則對該數(shù)據(jù)解擾后的數(shù)據(jù)。
下面，說明半導(dǎo)體存儲器10在按第2模式動作時向第1模式進(jìn)行模式轉(zhuǎn)換的情況。
信息處理裝置1產(chǎn)生向第1模式的模式轉(zhuǎn)換指令，供給半導(dǎo)體存儲器10。該指令是未加密的指令，通過輸入輸出端子部12供給指令譯碼電路131。
此時，由于半導(dǎo)體存儲器10正按第2模式動作，因此指令譯碼電路131已被OFF控制。所以，指令繞過指令譯碼電路本體131t(即不譯碼而保持原來的數(shù)據(jù)形式)，供給指令判定電路132。
指令判定電路132判定已輸入的指令是向第1模式的模式轉(zhuǎn)換指令，將向第1模式的模式轉(zhuǎn)變信息供給模式控制電路134。相應(yīng)地，模式控制電路134將指令譯碼電路131轉(zhuǎn)換為ON，同時將數(shù)據(jù)加擾電路133轉(zhuǎn)換為OFF，從而執(zhí)行向第1模式的模式轉(zhuǎn)換。
如以上那樣，進(jìn)行實施例1中的半導(dǎo)體存儲器10的動作，即通過存儲器控制部13對存儲器核心部11的存取控制。
在實施例1中，一邊通過將指令加密在安全強(qiáng)度高的第1模式和對數(shù)據(jù)進(jìn)行加擾、且安全強(qiáng)度低的第2模式之間進(jìn)行模式變更(或模式轉(zhuǎn)變)，一邊進(jìn)行半導(dǎo)體部存儲器10的存取控制。
所以，將指令加密的有無和數(shù)據(jù)加擾的有無相組合，即數(shù)據(jù)的保密方法隨時間而變化。因此，難以解析指令種類及數(shù)據(jù)加擾的規(guī)則，可實現(xiàn)存儲于存儲器部11中的數(shù)據(jù)保密。
另外，由于加擾處理是通過位操作(即數(shù)據(jù)總線位的位置的替換)攪亂數(shù)據(jù)，因此處理負(fù)擔(dān)非常輕，加擾處理的時間也短。另一方面，譯碼處理需要處理時間，但可以提高安全強(qiáng)度。
所以，通過將安全強(qiáng)度高、相反地處理負(fù)擔(dān)重的第1模式和安全強(qiáng)度低、相反地處理負(fù)擔(dān)輕的第2模式進(jìn)行組合，能夠維持高的安全強(qiáng)度，同時使處理速度提高。
而且，對保密系統(tǒng)的分析也變得困難，因此可以提高存儲器核心部11的存儲數(shù)據(jù)的保密性，有效地防止非法復(fù)制。
實施例2下面，說明實施例2的半導(dǎo)體存儲器10A的結(jié)構(gòu)。圖5是半導(dǎo)體存儲器10A的框圖。再有，與實施例1相同的構(gòu)成部分的說明省略。
實施例2中的半導(dǎo)體存儲器10A與實施例1的不同點是在存儲器控制部13A中不設(shè)置數(shù)據(jù)加擾電路133，而設(shè)置指令解擾電路136。也就是說，在實施例2中結(jié)構(gòu)是不對從存儲器核心部11讀出的數(shù)據(jù)施加位操作，如果從信息處理裝置1供給的指令已加密，則將它譯碼；如果已被指令加擾，則對它進(jìn)行解擾處理。另外，對寄存器135設(shè)定解擾值。
指令解擾電路136是用于對從信息處理裝置1供給的指令進(jìn)行解擾處理的電路。所以，在信息處理裝置1對半導(dǎo)體存儲器10供給指令時，進(jìn)行指令的加擾處理和/或加密處理。
指令解擾電路136按照已裝入寄存器135的解擾值，進(jìn)行位操作處理，使加擾處理后的指令回復(fù)到原來的指令。按照信息處理裝置1的指令加擾處理的規(guī)則，此解擾值成為用于使與指令加擾處理相反的位操作得以進(jìn)行的參照數(shù)據(jù)。
圖6是表示指令解擾電路136的具體結(jié)構(gòu)的圖。指令解擾電路136包括指令解擾電路本體136t和設(shè)置于其輸入側(cè)的總線轉(zhuǎn)換電路136s。
總線轉(zhuǎn)換電路136s從模式控制電路134接受將指令解擾功能設(shè)為ON的轉(zhuǎn)換控制信號，使指令解擾電路136ON(解擾功能有效化)?？偩€轉(zhuǎn)換電路136s還接受將指令解擾功能設(shè)為OFF的轉(zhuǎn)換控制信號，使指令解擾電路136OFF(解擾功能無效化)。
因此，如果指令解擾電路136已ON(解擾功能有效化)，則由指令解擾電路本體136t將通過輸入輸出端子部12輸入的指令(已加密的指令)解擾。如果指令解擾電路136已OFF(解擾功能無效化)，則將指令不解擾而直接通過，經(jīng)過旁通線路供給下一級的指令譯碼電路131。
也就是說，本實施例中的半導(dǎo)體存儲器10A能夠轉(zhuǎn)換表2所示的2個動作模式。


下面說明各種模式中的動作及模式轉(zhuǎn)換動作。首先說明半導(dǎo)體存儲器10A按第1模式動作的情況。
在信息處理裝置1的電源接入時，使半導(dǎo)體存儲器10A按第1模式動作而設(shè)定。因此模式控制電路134在電源接入時將ON控制信號供給指令譯碼電路131，將OFF控制信號供給指令解擾電路136。
而且，加密的指令一旦從信息處理裝置1供給半導(dǎo)體存儲器10A，該指令就通過輸入輸出端子部12供給指令解擾電路136。
但是，在第1模式中，指令解擾電路136已被OFF控制，因此該指令繞過指令解擾電路本體136t，供給指令譯碼電路131。此時，指令譯碼電路131已被ON控制，因此在指令譯碼電路131中對該指令進(jìn)行譯碼處理。
譯碼后的指令被供給指令判定電路132。指令判定電路132從譯碼后的指令取出命令碼及地址碼，對存儲器核心部11供給讀出信號和地址數(shù)據(jù)。相應(yīng)地，從存儲器核心部11讀出數(shù)據(jù)，該數(shù)據(jù)通過輸入輸出端子部12及數(shù)據(jù)總線輸出到信息處理裝置1。信息處理裝置1根據(jù)已讀取的數(shù)據(jù)，執(zhí)行信息處理。
下面，說明半導(dǎo)體存儲器10A按第1模式動作時、向第2模式進(jìn)行模式轉(zhuǎn)換的情況。
信息處理裝置1在產(chǎn)生向第2模式的模式轉(zhuǎn)換指令之前，先產(chǎn)生包含使寄存器135初始化的控制數(shù)據(jù)和解擾值的已加密的指令，供給半導(dǎo)體存儲器10A。該指令通過輸入輸出端子部12及指令解擾電路136，供給指令譯碼電路131。
已加密的該指令由指令譯碼電路131譯碼，通過判定電路132判定是寄存器135的初始化(指定解擾值的設(shè)定)指令。此初始化指令和解擾值通過模式控制電路134供給寄存器，解擾值被裝入寄存器135。
接著，信息處理裝置1產(chǎn)生向第2模式的模式轉(zhuǎn)換指令，供給半導(dǎo)體存儲器10A。該指令通過輸入輸出部12供給指令解擾電路136。在第1模式中指令解擾電路136已被OFF控制，因此繞過指令解擾電路本體136t，供給指令譯碼電路131。而且，該指令由指令譯碼電路131譯碼，譯碼后的指令供給指令判定電路132。
指令判定電路132判定已供給的指令是向第2模式的模式轉(zhuǎn)換指令，將向第2模式的模式轉(zhuǎn)變信息供給模式控制電路134。根據(jù)該模式轉(zhuǎn)換指令，模式控制電路134對指令解擾電路136進(jìn)行ON控制，同時對指令譯碼電路131進(jìn)行OFF控制，從而模式轉(zhuǎn)換為第2模式。從而，以后半導(dǎo)體存儲器10A能夠按第2模式動作。
接著，信息處理裝置1產(chǎn)生未加密而被加擾的指令，供給半導(dǎo)體存儲器10A。該被加擾的指令通過輸入輸出端子部12供給指令解擾電路136。在第2模式中，指令解擾電路136已被ON控制，指令譯碼電路131已被OFF控制。所以，被加擾的指令在通過指令解擾電路136進(jìn)行解擾處理之后，繞過指令譯碼電路本體131t，供給指令判定電路132。
指令判定電路132從指令取得命令碼及地址碼，對存儲器核心部11輸出讀出信號及地址數(shù)據(jù)。相應(yīng)地，從存儲器核心部11輸出數(shù)據(jù)。
從存儲器核心部11輸出的數(shù)據(jù)通過輸入輸出端子部12及數(shù)據(jù)總線輸出到信息處理裝置1。信息處理裝置1根據(jù)已讀取的數(shù)據(jù)，執(zhí)行信息處理。以后，通過信息處理裝置1依次產(chǎn)生被加擾的指令，從而重復(fù)進(jìn)行上述處理，即在對該指令進(jìn)行解擾處理之后，不經(jīng)譯碼而供給指令判定電路132，讀出存儲器核心部11的數(shù)據(jù)。
下面，說明半導(dǎo)體存儲器10A在第2模式時向第1模式進(jìn)行模式轉(zhuǎn)換的情況。
一旦信息處理裝置1產(chǎn)生向第1模式的模式轉(zhuǎn)換指令(被加擾的指令)而供給半導(dǎo)體存儲器10A，該指令就通過輸入輸出端子部12供給指令解擾電路136。此時，半導(dǎo)體存儲器10A是第2模式，因此指令解擾電路136已被ON控制，指令譯碼電路131已被OFF控制。所以，在已加擾的指令通過解擾電路136解擾之后，繞過指令譯碼電路本體131t，供給指令判定電路132。
指令判定電路132判定已輸入的指令是向第1模式的模式轉(zhuǎn)換指令，將向第1模式的模式轉(zhuǎn)變信息供給模式控制電路134。相應(yīng)地，模式控制電路134將指令解擾電路136OFF控制，同時將指令譯碼電路131ON控制。由此，存儲器控制部13A模式轉(zhuǎn)換為第1模式。
如以上那樣，進(jìn)行實施例2中的半導(dǎo)體存儲器10A的動作，即通過存儲器控制部13A對存儲器核心部11的存取控制。在實施例2中，一邊在經(jīng)指令加密而安全強(qiáng)度高的第1模式和指令被加擾而安全強(qiáng)度低的第2模式之間進(jìn)行模式變更(或模式轉(zhuǎn)變)，一邊進(jìn)行存儲器核心部11的存取控制。
所以，由于將指令加密的有無和指令解擾的有無加以組合的指令保密方法隨時間而變化，因此，能使指令種類及指令解擾的規(guī)則的分析變得困難，可實現(xiàn)存儲于存儲器部11中的數(shù)據(jù)保密。
另外，通過將安全強(qiáng)度高而處理負(fù)擔(dān)重的第1模式與安全強(qiáng)度低而處理負(fù)擔(dān)輕的第2模式進(jìn)行組合，能夠較高地維持安全強(qiáng)度，同時也使處理速度提高。
實施例3下面，說明實施例3的半導(dǎo)體存儲器10B的結(jié)構(gòu)。圖7是半導(dǎo)體存儲器10B的電路框圖，另外，與實施例1或2相同的結(jié)構(gòu)部分的說明省略。
實施例3中的半導(dǎo)體存儲器10B是將實施例1與實施例2組合而成的結(jié)構(gòu)。具體地說，存儲控制部13具有數(shù)據(jù)加擾電路133和指令解擾電路136這兩個電路。
實施例3中的半導(dǎo)體存儲器10B能夠轉(zhuǎn)換表3所示的2個動作模式。也就是說，在第1模式中指令解擾電路136被OFF控制，指令譯碼電路131被ON控制，數(shù)據(jù)加擾電路133被ON控制或被OFF控制。在第2模式中，指令解擾電路136被OFF控制，指令譯碼電路131被ON控制或被OFF控制，數(shù)據(jù)加擾電路133被ON控制。


在本實施例中，在信息處理裝置1接入電源時也使半導(dǎo)體存儲器10B按第1模式動作而設(shè)定。因此，模式控制電路134在電源接入時，將ON控制信號供給指令譯碼電路131，將OFF控制信號供給指令解擾電路136，將ON控制信號供給數(shù)據(jù)加擾電路133。
而且，一旦已加密的指令從信息處理裝置1供給半導(dǎo)體存儲器10B，該指令就繞過指令解擾電路本體136t，在指令譯碼電路131中進(jìn)行指令譯碼處理之后，供給指令判定電路132。
指令判定電路132從譯碼后的指令抽取讀出信號及地址數(shù)據(jù)，供給存儲器核心部11。相應(yīng)地，從存儲器核心部11讀出以指定的地址存儲的數(shù)據(jù)。在數(shù)據(jù)加擾電路133中該讀出數(shù)據(jù)被作加擾處理(或者如果數(shù)據(jù)加擾電路133已被OFF控制，則不經(jīng)加擾處理而直接)輸出到信息處理裝置1。
半導(dǎo)體存儲器10B按第1模式動作時，一旦從信息處理裝置1供給向第2模式的模式轉(zhuǎn)換指令，模式控制電路134就將指令解擾電路136OFF控制，同時將數(shù)據(jù)加擾電路133ON控制，轉(zhuǎn)換為第2模式。
再有，在第2模式中，對指令譯碼電路131被設(shè)于ON/OFF中的任一個。將該指令譯碼電路131被設(shè)于ON還是OFF，是通過存儲于存儲器核心部11的程序(存儲于某地址的指令)進(jìn)行控制。
另一方面，半導(dǎo)體存儲器10B在按第2模式動作時，從信息處理裝置1供給的指令繞過指令解擾電路本體136t，供給指令譯碼電路131。而且，該指令經(jīng)譯碼處理后(或不經(jīng)譯碼處理而直接)供給指令判定電路132。
指令判定電路132從該指令抽取讀出信號和地址數(shù)據(jù)，將讀出地址供給存儲器核心部11。相應(yīng)地，按此讀出地址指定的已存儲于存儲器核心部11的存儲區(qū)的數(shù)據(jù)依次讀出。該讀出數(shù)據(jù)由數(shù)據(jù)加擾電路133加擾后，輸出到信息處理裝置1。
而且，按第2模式動作時，一旦從信息處理裝置1供給向第1模式的模式轉(zhuǎn)換指令，模式控制電路134就將指令解擾電路136OFF控制，同時將指令譯碼電路131ON控制，數(shù)據(jù)加擾電路133可設(shè)為ON或OFF。
在實施例3中，一邊在被指令加密而安全強(qiáng)度高的第1模式和經(jīng)數(shù)據(jù)加擾而安全強(qiáng)度低的第2模式之間進(jìn)行模式變更(模式轉(zhuǎn)變)，一邊進(jìn)行半導(dǎo)體存儲器10B的讀出動作。所以，指令和數(shù)據(jù)的保密方法(即是否需要指令譯碼和有無數(shù)據(jù)加擾)隨時間而變化，因此能夠使指令和數(shù)據(jù)的解析變得困難。
另外，通過將安全強(qiáng)度高而處理負(fù)擔(dān)重的第1模式和安全強(qiáng)度低而處理負(fù)擔(dān)輕的第2模式進(jìn)行組合，也能夠維持高的安全強(qiáng)度，同時使處理速度提高。
而且，通過分別單個選擇地在第1模式中采用數(shù)據(jù)加擾處理、在第2模式中采用指令譯碼處理，因此即使是同一模式，也不會知道在哪一定時進(jìn)行數(shù)據(jù)加擾或指令譯碼處理。所以能夠使各部分的電路解析變得更困難。
再有，在第2模式中也可以將指令解擾電路136設(shè)為ON，將數(shù)據(jù)加擾電路133設(shè)為OFF。也就是說，如果這2個電路136、133的ON/OFF與表3的關(guān)系相反，也能取得相同的效果。
以下，實施例4～6的半導(dǎo)體存儲器10的結(jié)構(gòu)與圖7所示的實施例3中的半導(dǎo)體存儲器10B的電路結(jié)構(gòu)相同，僅動作模式中的控制方法不同。所以，在以下的實施例中說明半導(dǎo)體存儲器10B的詳細(xì)動作。
實施例4實施例4中的半導(dǎo)體存儲器10B能夠轉(zhuǎn)換表4所示的2個動作模式。在本實施例中除了在第2模式中將指令解擾電路136ON控制之外，與實施例3相同。


也就是說，對于實施例4，在第1模式中將指令解擾電路136設(shè)為OFF，將指令譯碼電路131設(shè)為ON，數(shù)據(jù)加擾電路133可設(shè)為ON或OFF。將用于這種控制的指令從信息處理裝置1供給半導(dǎo)體存儲器10B，通過指令判定電路132和模式控制電路134的協(xié)同作用，如表4的第1模式那樣進(jìn)行控制。
另一方面，如果向第2模式進(jìn)行模式轉(zhuǎn)換，則將指令解擾電路136設(shè)為ON，將指令譯碼電路131設(shè)為ON或OFF，從信息處理裝置1供給用于將數(shù)據(jù)加擾電路133設(shè)為ON的指令，通過指令判定電路132和模式控制電路134的協(xié)同作用，如表4第2模式那樣進(jìn)行控制。
在實施例4中，對于安全強(qiáng)度高的第1模式，將指令加密，且有時對數(shù)據(jù)進(jìn)行加擾，有時不進(jìn)行加擾。另外，對于安全強(qiáng)度低的第2模式，指令及數(shù)據(jù)都進(jìn)行加擾，且有時將指令加密，有時不加密。并且一邊在第1模式與第2模式之間進(jìn)行變更，一邊對存儲器核心部11進(jìn)行存取控制，因此加擾或解擾規(guī)則和指令的解析變得困難，可以實現(xiàn)對半導(dǎo)體存儲器10B的數(shù)據(jù)保護(hù)。
實施例5實施例5中的半導(dǎo)體存儲器10B能夠轉(zhuǎn)換表5所示的2個動作模式。在第1模式中指令解擾電路136被ON控制或OFF控制，指令譯碼電路131和數(shù)據(jù)加擾電路133都被ON控制。在第2模式中，指令解擾電路136和數(shù)據(jù)加擾電路133都被ON控制，指令譯碼電路131被ON控制或OFF控制。


在實施例5中，也一邊在將指令加密且對數(shù)據(jù)進(jìn)行加擾而安全強(qiáng)度高的第1模式和對指令及數(shù)據(jù)進(jìn)行加擾而安全強(qiáng)度低于第1模式的第2模式之間進(jìn)行模式變更，一邊使半導(dǎo)體存儲器10動作。
實施例6實施例6中的半導(dǎo)體存儲器10能夠轉(zhuǎn)換表6所示的2個動作模式。在第1模式中除了數(shù)據(jù)加擾電路133被OFF控制之外，與實施例5相同，因此省略詳細(xì)的說明。


在實施例6中，也一邊在指令被加密而安全強(qiáng)度高的第1模式和指令及數(shù)據(jù)被加擾而安全強(qiáng)度低于第1模式的第2模式之間進(jìn)行變更，一邊使半導(dǎo)體存儲器10動作。
以上說明了實施例4～6，但在任何一個實施例中都可一邊在安全強(qiáng)度高的第1模式與安全強(qiáng)度低的第2模式之間進(jìn)行模式變更，一邊進(jìn)行半導(dǎo)體存儲器10B的存取控制。因此，指令及數(shù)據(jù)的保密方法隨時間而變化，因此能夠使指令及數(shù)據(jù)的解析變得困難。
另外，加擾處理是通過位運(yùn)算或位操作攪亂數(shù)據(jù)的一種方法，因此處理負(fù)擔(dān)非常輕。而且，通過將安全強(qiáng)度高而處理負(fù)擔(dān)重的第1模式和安全強(qiáng)度低而處理負(fù)擔(dān)輕的第2模式進(jìn)行組合來維持高的安全強(qiáng)度，同時使處理速度提高。
再有，在實施例3～6中通過在第2模式中使指令譯碼電路131控制為ON或OFF，從而能夠準(zhǔn)備多個動作模式的結(jié)構(gòu)。但是，如上所述，為了在第2模式中使處理負(fù)擔(dān)減輕，因此優(yōu)選將指令譯碼電路131OFF控制。
其它實施例為了進(jìn)一步強(qiáng)化數(shù)據(jù)的保密，本發(fā)明的半導(dǎo)體存儲器10也可以附加以下的功能。
<1.加擾的初始化處理>
在按安全強(qiáng)度高的第1模式動作時，使模式控制電路134更新已儲存于寄存器135的值。也就是說，能夠?qū)Υ嬗诩拇嫫?35的值作為決定對指令解擾電路136進(jìn)行指令解擾處理時的解擾規(guī)則的解擾值而使用。另一方面，也能夠作為決定對數(shù)據(jù)加擾電路133進(jìn)行數(shù)據(jù)加擾時的加擾規(guī)則的加擾值而使用。該值(解擾值或加擾值)不僅可以在信息處理裝置1接入電源時設(shè)定，還可以在第1模式中通過程序處理設(shè)定。
具體地說，指令解擾電路136在從寄存器135供給的解擾值與從信息處理裝置1供給的指令之間進(jìn)行位操作(“異或”運(yùn)算等)。而數(shù)據(jù)加擾電路133在從寄存器135供給的加擾值與從存儲器核心部11讀出的數(shù)據(jù)之間進(jìn)行位操作(“異或”運(yùn)算等)。
這樣，通過變更寄存器135的設(shè)定，能夠變更指令的輸入關(guān)系或者數(shù)據(jù)的輸出關(guān)系，與加密處理相比，即使在安全強(qiáng)度低的加擾處理中也可使安全強(qiáng)度提高。
這樣，在本實施例中即使構(gòu)成指令解擾電路136或數(shù)據(jù)加擾電路133的加擾電路的結(jié)構(gòu)暫時完全暴露，如果不解析在哪一定時已變更指令解擾值及/或數(shù)據(jù)加擾值，則不能夠解析指令解擾和/或數(shù)據(jù)加擾的規(guī)則，安全性的解析會變得更困難。
也就是說，即使可以解析指令解擾電路136或數(shù)據(jù)加擾電路133的電路結(jié)構(gòu)，為了進(jìn)行已儲存于半導(dǎo)體存儲器10中的數(shù)據(jù)非法讀出，也必須解析在第1模式中的解擾值或解擾值的產(chǎn)生定時。因此，能夠彌補(bǔ)第2模式的低的安全強(qiáng)度。
<2.異常動作模式>
下面說明第3模式的動作。如上所述，在第1模式及第2模式中，對從信息處理裝置1供給的指令執(zhí)行譯碼處理或解擾處理。而且，如果供給正確的指令，即采用與半導(dǎo)體存儲器10的譯碼算法或解擾算法同步的加密算法或加擾算法而生成的指令，則指令判定電路132能夠正確判定指令的內(nèi)容。
然而，如果已接收進(jìn)行了未取得同步的非法加密處理及加擾處理的指令，則指令判定電路132將譯碼處理或解擾處理后的指令判定為異常指令。另外，即使在正確進(jìn)行著加密處理和加擾處理的情況下，如果指令本身為非法，也會判定為異常指令。
而且，如果已判斷是異常指令，則指令判定電路132將半導(dǎo)體存儲器10B的模式變更為異常動作模式即第3模式。一旦轉(zhuǎn)變到第3模式，就進(jìn)行控制，使指令判定電路132禁止對存儲器核心部11的存取處理。圖8是表示第1～第3模式之關(guān)系的圖。
而且，一旦半導(dǎo)體存儲器10(或10A或10B)變更為第3模式，就不可能轉(zhuǎn)換到其它模式。指令判定電路132禁止對存儲器核心部11進(jìn)行存取，同時不產(chǎn)生向其它模式的模式轉(zhuǎn)變信息。
因此，如果已對半導(dǎo)體存儲器10B供給進(jìn)行了非法加密處理(或非法指令)及非法加擾處理的指令，則半導(dǎo)體存儲器10立即轉(zhuǎn)變到第3模式，之后就不能對存儲器核心部11進(jìn)行存取。由此，可增強(qiáng)對非法行為的安全強(qiáng)度，能夠降低信號的觀測性，使數(shù)據(jù)的非法讀出變得更困難。
<3.以第2模式為中心的控制>
如以上那樣，本實施例的半導(dǎo)體存儲器10、10A、10B具有多個動作模式。但是信息處理裝置1為了取得安全強(qiáng)度和性能之間的平衡，控制成使半導(dǎo)體存儲器10、10A、10B以第2模式為中心進(jìn)行動作。而且，也可以按預(yù)先規(guī)定的時間間隔或者在經(jīng)過由信息處理裝置1中工作的應(yīng)用程序指定的時間之后，將指令供給半導(dǎo)體存儲器10，使它轉(zhuǎn)變到第1模式。
換句話說，通過將第2模式的動作時間設(shè)定得比第1模式的動作時間長，提高信息處理裝置1的性能。而且在某一定時轉(zhuǎn)變到安全強(qiáng)度高的第1模式，增強(qiáng)安全強(qiáng)度，同時進(jìn)行加擾處理的初始化。由此，可加強(qiáng)回復(fù)至第2模式后的安全強(qiáng)度。因此，如果將信息處理裝置1的整個工作時間加以平均，則能夠一方面較高地維持安全強(qiáng)度，一方面使讀出時間控制得較短。
<4.按照動作模式的存儲區(qū)的管理>
如上所述，本實施例的半導(dǎo)體存儲器10、10A、10B具有對應(yīng)于不同安全性標(biāo)準(zhǔn)的多個動作模式。但是也可以進(jìn)一步設(shè)定成使可存取的存儲區(qū)(或空間)按模式而不同。
圖9是圖解表示存儲器核心部11的存儲區(qū)的圖。存儲器核心部11依模式而設(shè)定可存取區(qū)域和不可存取區(qū)域。例如存儲區(qū)11A是規(guī)定了只可按第1模式存取的區(qū)域，其它的存儲區(qū)11B是規(guī)定了可按所有模式存取的區(qū)域。
這樣，通過使存儲器核心部11的存儲區(qū)依賴于模式而設(shè)定為可存取區(qū)域和不可存取區(qū)域，從而例如將必須具有最高安全性的數(shù)據(jù)儲存于區(qū)域11A中，因此能夠進(jìn)一步強(qiáng)化重要數(shù)據(jù)的保密。
再有，作為存儲器核心部11的存儲區(qū)管理方法，在圖9中，要對可按第1模式存取的存儲區(qū)11A和可按其它模式存取的存儲區(qū)11B分別管理。但這只是一個例子，可以考慮其它各種的存儲區(qū)管理。例如，也可以將存儲器核心部11分割為多個存儲區(qū)，單獨(dú)地設(shè)定能按各種模式存取的存儲區(qū)，或者設(shè)定能按第1模式和第2模式這兩種模式共同存取的存儲區(qū)。
<5.帶復(fù)歸條件的指令>
下面說明帶復(fù)歸條件的指令。由信息處理裝置1產(chǎn)生的帶復(fù)歸條件的指令是用于暫時地將半導(dǎo)體存儲器10的當(dāng)前動作模式變更為某一其它模式、并經(jīng)過指定時間之后再復(fù)歸變更為原來模式的指令。此帶復(fù)歸條件的指令例如是「將當(dāng)前模式(第1模式)變更為第2模式，10秒鐘后再變更為第1模式」這種內(nèi)容的指令，它包括指定暫時轉(zhuǎn)變的模式種類信息和轉(zhuǎn)變中時間的信息。
由此，控制成使用于使模式變更的指令全部都僅在安全性標(biāo)準(zhǔn)最高的第1模式中接受并處理。換句話說，使所有的模式變更都以第1模式為起點而轉(zhuǎn)變到其它模式，在經(jīng)過指定時間后，使其再復(fù)歸到第1模式。
<6.變形例>
以上說明的各實施例的半導(dǎo)體存儲器10、10A、10B能夠可插拔地用于信息裝置1，具體地說，能夠用于個人電腦、PDA等手提信息終端裝置、圖像處理裝置、游戲裝置(也包括手提或固定用任一種)或手提電話等。在這些任何一個設(shè)備中都可以使用本發(fā)明作為自由插拔的半導(dǎo)體存儲器。
再有，在上述實施例中，構(gòu)成這樣的電路結(jié)構(gòu)先將從信息處理裝置1供給的指令輸入到指令解擾電路136，再輸入到指令譯碼電路131，但這些電路的連接順序也可以相反(構(gòu)成先進(jìn)行指令譯碼的結(jié)構(gòu))。
另外，在上述實施例中說明了指令解擾電路136及數(shù)據(jù)加擾電路133共用一個寄存器135的情況，但也可以設(shè)置用于指令解擾電路136和數(shù)據(jù)加擾電路133的分立的寄存器，分別裝入解擾值和加擾值。
另外，在上述實施例中表示半導(dǎo)體存儲器10、10A、10B內(nèi)置存儲器控制部13的方式，但存儲器控制部13不一定必須作為與存儲器核心部11一體而構(gòu)成，例如也可以使用通用的掩模ROM代替存儲器核心部11。此時，與掩模ROM相關(guān)，可以外裝具有與本實施例的存儲器控制部13相同功能的電路。即使這種結(jié)構(gòu)，也可實現(xiàn)對已存于通用掩模ROM的數(shù)據(jù)的保密。
雖然詳細(xì)地說明了本發(fā)明，但上述的說明在所有方面都是舉例，本發(fā)明并不受此限定。應(yīng)當(dāng)理解只要不脫離本發(fā)明的范圍，可以設(shè)想出未列舉的無數(shù)變形例。
權(quán)利要求
1.一種可在信息處理裝置(1)上自由插拔地安裝的半導(dǎo)體存儲裝置(10、10A、10B)，其特征在于，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)、包括地址輸入部和數(shù)據(jù)輸出部的存儲器核心部(11)；包含被從所述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和用以及將從所述存儲器核心部讀出的數(shù)據(jù)供給所述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部(12)；以及連接于所述存儲器核心部與所述輸入輸出端子部之間的存儲器控制部件(13、13A、13B)，所述存儲器控制部件包含經(jīng)選擇性地動作而使得將供給所述指令輸入端子的指令譯碼或者直接輸出指令的指令譯碼部件(131)；經(jīng)選擇性地動作而使得將從所述存儲器核心部讀出的數(shù)據(jù)加擾或者直接輸出數(shù)據(jù)的加擾部件(133)；判定從所述信息處理裝置供給的指令是指定向第1動作模式轉(zhuǎn)變的第1指令還是指定向第2動作模式轉(zhuǎn)變的第2指令的指令判定部件(132)；以及根據(jù)所述指令判定部件之判定為第1指令、選擇使所述指令譯碼部件的指令譯碼功能成為有效的第1動作模式，并根據(jù)所述指令判定部件之判定為第2指令、選擇使所述加擾部件的加擾功能成為有效的第2動作模式的動作模式控制部件(134)。
2.如權(quán)利要求1記載的半導(dǎo)體存儲裝置(10A、10B)，其特征在于，所述存儲器控制部件(13A、13B)包含經(jīng)選擇性地動作而使供給所述指令輸入端子的指令直接通過或者使指令解擾的解擾部件(136)；所述動作模式控制部件在選擇了所述第1動作模式時，使所述解擾部件的解擾功能成為無效。
3.如權(quán)利要求2記載的半導(dǎo)體存儲裝置(10A、10B)，其特征在于，所述動作模式控制部件在選擇所述第2動作模式時，使所述解擾部件的解擾功能成為有效。
4.一種可在信息處理裝置(1)上自由插拔地安裝的半導(dǎo)體存儲裝置(10A、10B)，其特征在于，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)、包括地址輸入部和數(shù)據(jù)輸出部的存儲器核心部(11)；包含被從所述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和用以將從所述存儲器核心部讀出的數(shù)據(jù)供給所述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部(12)；以及連接于所述存儲器核心部與所述輸入輸出端子部之間的存儲器控制部件(13A、13B)，所述存儲器控制部件包含選擇性地動作而使得將供給所述指令輸入端子部的指令解擾或者直接輸出指令的解擾部件(136)；選擇性地動作而使得將供給所述指令輸入端子的指令譯碼或者直接輸出指令的指令譯碼部件(131)；判定從所述信息處理裝置供給的指令是指定向第1動作模式轉(zhuǎn)變的第1指令、還是指定向第2動作模式轉(zhuǎn)變的第2指令的指令判定部件(132)；以及根據(jù)所述指令判定部件之判定為第1指令、選擇使所述指令譯碼部件的指令譯碼功能成為有效的第1動作模式并根據(jù)所述指令判定部件之判定為第2指令、選擇使所述解擾部件的解擾功能成為有效的第2動作模式的動作模式控制部件(134)。
5.如權(quán)利要求4記載的半導(dǎo)體存儲裝置(10B)，其特征在于，所述存儲器控制部件(13B)包含選擇性地動作而使得將從所述存儲器核心部讀出的數(shù)據(jù)加擾、或者將從所述存儲器核心部讀出的數(shù)據(jù)直接輸出的加擾部件(133)；所述動作模式控制部件在選擇所述第2動作模式時，使所述加擾部件的加擾功能成為有效。
6.如權(quán)利要求5記載的半導(dǎo)體存儲裝置(10B)，其特征在于，所述動作模式控制部件在選擇了所述第1動作模式時，使所述加擾部件的加擾功能成為無效。
7.一種可在信息處理裝置(1)上自由插拔地安裝的半導(dǎo)體存儲裝置(10B)，其特征在于，其中設(shè)有存儲包含應(yīng)保護(hù)程序的數(shù)據(jù)、包括地址輸入部和數(shù)據(jù)輸出部的存儲器核心部(11)；包含被從所述信息處理裝置供給包含命令碼和地址數(shù)據(jù)的指令的指令輸入端子和用以將從所述存儲器核心部讀出的數(shù)據(jù)供給所述信息處理裝置的數(shù)據(jù)輸出端子的輸入輸出端子部(12)；以及連接于所述存儲器核心部與所述輸入輸出端子部之間的存儲器控制部件(13B)，所述存儲器控制部件包含選擇性地動作而使得將供給所述指令輸入端子部的指令解擾或者直接輸出指令的解擾部件(136)；選擇性地動作而使得將供給所述指令輸入端子的指令譯碼或者直接輸出指令的指令譯碼部件(131)；選擇性地動作而使得將所述存儲器核心部讀出的數(shù)據(jù)加擾或者直接輸出數(shù)據(jù)的加擾部件(133)；判定從所述信息處理裝置供給的指令是指定向第1動作模式轉(zhuǎn)變的第1指令、還是指定向第2動作模式轉(zhuǎn)變的第2指令的指令判定部件(132)；以及根據(jù)所述指令判定部件之判定為第1指令而選擇使所述解擾部件的解擾功能成為無效、并使所述指令譯碼部件的指令譯碼功能成為有效的第1動作模式、并根據(jù)所述指令判定部件之判定為第2指令而選擇使所述解擾部件及所述加擾部件中任何一方的功能成為有效的第2動作模式的動作模式控制部件(134)。
8.如權(quán)利要求7中記載的半導(dǎo)體存儲裝置(10B)，其特征在于，所述動作模式控制部件根據(jù)所述指令判定部件之判定為所述第2指令而使所述解擾部件和所述加擾部件雙方的功能成為有效。
9.如權(quán)利要求7中記載的半導(dǎo)體存儲裝置(10B)，其特征在于，所述動作模式控制部件根據(jù)所述指令判定部件之判定為所述第1指令而使所述加擾部件的加擾功能成為有效。
10.如權(quán)利要求1至9中任何一項記載的半導(dǎo)體存儲裝置(10、10A、10B)，其特征在于，所述輸入輸出端子部含有預(yù)定數(shù)量的端子，并通過時分切換來兼用所述指令輸入端子和所述數(shù)據(jù)輸出端子。
11.如權(quán)利要求1或7中記載的半導(dǎo)體存儲裝置(10、10B)，其特征在于，所述存儲器控制部件包含設(shè)定所述加擾部件的加擾條件的寄存器(135)；所述動作模式控制部件在所述第1動作模式的動作中更新所述寄存器的內(nèi)容。
12.如權(quán)利要求4中記載的半導(dǎo)體存儲裝置(10A、10B)，其特征在于，所述存儲器控制部件包含設(shè)定所述解擾部件的解擾條件的寄存器(135)；所述動作模式控制部件在所述第1動作模式的動作中更新所述寄存器的內(nèi)容。
13.如權(quán)利要求1至9及12中任何一項記載的半導(dǎo)體存儲裝置(10、10A、10B)，其特征在于，根據(jù)由所述信息處理裝置供給的指令進(jìn)行控制，使所述第1動作模式的動作期間比所述第2動作模式的動作期間長。
14.如權(quán)利要求10中記載的半導(dǎo)體存儲裝置(10、10A、10B)，其特征在于，根據(jù)由所述信息處理裝置供給的指令進(jìn)行控制，使所述第1動作模式的動作期間比所述第2動作模式的動作期間長。
15.如權(quán)利要求11中記載的半導(dǎo)體存儲裝置(10、10B)，其特征在于，根據(jù)由所述信息處理裝置供給的指令進(jìn)行控制，使所述第1動作模式的動作期間比所述第2動作模式的動作期間長。
全文摘要
半導(dǎo)體存儲器10設(shè)有存儲器控制部13和存儲器核心部11。所述存儲器控制部13所設(shè)有的指令判定電路132根據(jù)信息處理裝置的控制部所發(fā)送的指令，變更半導(dǎo)體存儲器10的動作模式。在第1模式中指令譯碼電路131進(jìn)行譯碼處理，而不對從存儲器核心部11輸出的數(shù)據(jù)加擾。在第2模式中指令譯碼電路131不進(jìn)行譯碼處理而對從存儲器核心部11輸出的指令加擾。
文檔編號G06F3/06GK1771483SQ20058000017
公開日2006年5月10日 申請日期2005年8月24日 優(yōu)先權(quán)日2004年11月15日
發(fā)明者山口育男, 梅津隆二 申請人:山口育男, 梅津隆二