專利名稱：在不相關的鏈路上重復信號的機制的制作方法
技術領域：
本發(fā)明涉及集成電路，尤其涉及對接集成電路。
背景集成電路(IC)一般由接口一起連接到系統(tǒng)中以進行數(shù)據(jù)傳遞和控制。此類接口可包括總線和點對點鏈路。通常有與鏈路不直接相關的附加信號，實現(xiàn)這些附加信號是為了協(xié)調諸IC的動作。此類信號包括出錯和調試信號以及其它類型的信號等。
當這些信號在物理線路上傳送時，每條單獨的線路必須有其自己的管腳、定時規(guī)范、電壓規(guī)范等，這使發(fā)送信號的IC和接收信號的IC變得復雜。當前的系統(tǒng)在現(xiàn)有的總線或連接到IC的鏈路上實現(xiàn)未分配的協(xié)議點，以在IC之間傳遞本該在分立的線路上傳送的相同的信息，由此通過消除另外的連線來簡化IC之間的物理接口。
這一機制被稱為頻帶內信令，因為這些附加信息盡管與協(xié)議不相關，但是也作為協(xié)議信令的一部分而被傳送，由此對于協(xié)議而言是頻帶內的。例如，一個協(xié)議點可指示“調試信號A被斷言”。另一協(xié)議點可指示“調試信號A被取消斷言”。當?shù)谝籌C需要傳達已對第二IC斷言調試信號A時，消息“調試信號A被斷言”在進行中的協(xié)議流中從第一IC被發(fā)送到第二IC。當取消斷言調試信號A時，第一IC向第二IC發(fā)送“取消調試信號A”。
盡管這一不添加另外的線路而在IC之間傳達信號的機制提供來許多益處，但是也有明顯的缺點，諸如當要以此方式在IC之間發(fā)送數(shù)個信號時等。
附圖簡述從以下所給出的詳細描述以及從本發(fā)明各實施例的附圖可更充分地理解本發(fā)明。但是，不應認為附圖將本發(fā)明限定于特定的實施例，它們僅僅是用于說明和理解。


圖1示出計算機系統(tǒng)的一個實施例；圖2示出發(fā)送IC的一個實施例；圖3示出接收IC的一個實施例；圖4示出發(fā)送IC的另一個實施例；圖5是示出信號定時的一個實施例的時序圖；以及圖6是示出信號定時的另一個實施例的時序圖。
詳細描述描述一種在不相關的鏈路上重復信號的機制。在以下描述中闡述了許多細節(jié)。但是對于本領域技術人員而言可顯見，無需這些特定細節(jié)也可實施本發(fā)明。在其它實例中，公知結構和設備以框圖形式而不是詳細地示出，目的在于避免混淆本發(fā)明。
說明書中提及“一個實施例”或“一實施例”是指結合該實施例描述的特定特征、結構或特性被包括在本發(fā)明的至少一個實施例中。說明書中各處所出現(xiàn)的措詞“在一個實施例中”不一定全部都是指同一個實施例。
圖1是計算機系統(tǒng)100的一個實施例的框圖。計算機系統(tǒng)100包括耦合到總線105的中央處理單元(CPU)102。在一個實施例中，CPU 102是Pentium處理器家族中的一種處理器，包括可從加利福尼亞州Santa Clara的Intel公司獲得的PentiumII處理器家族、PentiumIII處理器和PeniumIV處理器?；蛘呖墒褂闷渌麮PU。
還將芯片組107耦合到總線105。芯片組107包括存儲器控制集線器(MCH)110。在一個實施例中，MCH 110經由集線器接口被耦合到輸入/輸出控制集線器(ICH)140。ICH 140提供到計算機系統(tǒng)100內的輸入/輸出(I/O)設備的接口。例如，ICH 140可被耦合到遵守俄勒岡州Portland的PCI特殊利益集團所開發(fā)的規(guī)范修訂版2.1總線的外圍部件互連總線。
在一個實施例中，MCH 110包括耦合到主系統(tǒng)存儲器115的存儲器控制器112。主系統(tǒng)存儲器115存儲數(shù)據(jù)和可由CPU 102或系統(tǒng)100中所包括的任何其它設備執(zhí)行的由數(shù)據(jù)信號表示的指令和代碼序列。在一個實施例中，主系統(tǒng)存儲器115包括動態(tài)隨機存取存儲器(DRAM)；但是，主系統(tǒng)存儲器115可使用其它存儲器類型來實現(xiàn)。
根據(jù)一個實施例，MCH 110和ICH 140在經由集線器接口耦合的分立IC上實現(xiàn)。但是，協(xié)調MCH 110和ICH 140可能需要與集線器接口不相關的附加信號(例如，出錯信號、調試信號等)。這些信號一般具有以下特性1)轉移可在任何時鐘周期上發(fā)生；2)在信號斷言的時刻與該信號被另一IC觀測到的時刻之間允許有限的等待時間；3)從穩(wěn)定狀態(tài)出發(fā)的以信令通知狀態(tài)開始的第一轉移的定時很重要，而返回穩(wěn)定狀態(tài)的轉移的定時較不重要；4)每個信號很少改變，但是多個信號可在臨近的時鐘周期上改變，并且保持信號改變相互之間的相對定時很重要。
如以上所討論的，頻帶內信令是為在IC之間傳達信息而實現(xiàn)的現(xiàn)有機制。當使用頻帶內信令改變狀態(tài)的多個信號同時或幾乎同時(按協(xié)議而與信號傳輸速度相關)通過時，使用頻帶內信令就會出現(xiàn)缺點。在這一情形中，協(xié)議將信號信息串行化，發(fā)送一個信號的新狀態(tài)，然后在稍后發(fā)送下一個信號的新狀態(tài)，直至所有信號上的改變都已被傳達。
結果是在一個IC中基本上同時看到的動作在另一IC處在時間上被順序地看到。例如，假設第一IC(IC1)與第二IC(IC2)以一通信協(xié)議由鏈路連接。假設這兩個IC都關注兩個信號A和B的值。IC1中存在的信號將通過該鏈路被頻帶內地向IC2傳達，盡管這些信號與鏈路的操作并不相關。當A單獨在IC1中斷言時，它以“A被斷言”消息來通知IC2，而當其發(fā)生時，IC2在1個鏈路等待時間內得知A被斷言。當B單獨斷言時發(fā)生同樣的情況，并且當其發(fā)生時，IC2在1個鏈路等待時間內得知B被斷言。但是，當A和B同時斷言時，這不能被同時傳達，因為“A被斷言”和“B被斷言”是不能同時被傳達的不同的協(xié)議點。
由此，一些機制必須使一個信號的優(yōu)先級高于另一個信號，并串行地發(fā)送狀態(tài)改變。由未被發(fā)送的信號遭致的狀態(tài)改變必須以某種方式被存儲，并在下一個機會被發(fā)送。因此，在IC1中己知的A和B同時被斷言的信息因為是以A被斷言、鏈路等待時間之后接著是B被斷言的形式到達IC2因而在時間上產生畸變。圖5中示出了IC2中的這種時間畸變。
如果信號A和B同時斷言和取消斷言，并且信號A上的改變的優(yōu)先級高于信號B上的改變，則上述示例將進一步復雜化。此情況在圖6中示出?！癆被斷言”被選擇首先發(fā)送。在IC1的下一個時鐘周期，當正在發(fā)送“A被斷言”時，A和B被取消斷言?，F(xiàn)在“A被取消斷言”被選擇發(fā)送?！癇被斷言”由此被延遲了兩個鏈路消息時間。
此外，在記住要發(fā)送“B被斷言”、然后發(fā)送“B被取消斷言”的緩沖器中需要兩個條目。緩沖器可能會充滿并溢出，并且相關聯(lián)的出錯狀況必須被處理。處理緩沖器的異常狀況是復雜的并且易于發(fā)生設計錯誤。因此在一系列轉移之后，最終信號狀態(tài)很可能在緩沖器中丟失，從而在末端的接收IC就會有一個或多個信號的錯誤狀態(tài)。
當前，在協(xié)議中每個信號分配了兩個點，一個用于斷言，另一個用于取消斷言。因此，當前對于N個頻帶內信號實現(xiàn)了2*N個協(xié)議點。根據(jù)一個實施例，頻帶內信號的發(fā)送的協(xié)議點被改變。在這一實施例中，每當在任何頻帶內信號上觀察到任何改變時，所有頻帶內信號的狀態(tài)就被發(fā)送。由此，對于N個頻帶內信號實現(xiàn)了2n個協(xié)議點(例如，被頻帶內發(fā)送的N條信號線的每個可能的狀況一個協(xié)議點)。
在又一個實施例中，每當有任何信號改變時，被發(fā)送的所有頻帶內信號的狀態(tài)就被采樣。接著，所有信號的狀態(tài)立即在信號協(xié)議點上通過接口被發(fā)送。在另一個實施例中，每當通過接口接收到頻帶內協(xié)議點時，接收信號的IC就用其所接收到的新值來驅動所有信號。
圖2示出了發(fā)送IC 200的一個實施例。在一個實施例中，發(fā)送IC 200是MCH110。但是，本領域普通技術人員將會認識到，發(fā)送IC 200可以是經由任何類型的總線或接口耦合到另一IC的任何其它類型的IC。參考圖2，IC 200包括信號邏輯210和協(xié)議邏輯230。
在一個實施例中，IC 200包括要向接收IC發(fā)送的每個信號的信號邏輯210。由此，對應于信號A-N，信號邏輯210(1)-210(n)被包括，其中N表示第N個信號，而n表示對應的信號邏輯210。信號邏輯210包括允許每個單獨的信號通過接口被頻帶內地重復的邏輯。協(xié)議邏輯230是接收要被頻帶內重復的信號、并選擇適當?shù)膮f(xié)議點、并將該協(xié)議點集成到通過接口發(fā)送的協(xié)議中的邏輯。
根據(jù)一個實施例，所示出的所有信號和信號邏輯210與協(xié)議邏輯230內的觸發(fā)器在共同的時鐘上操作。以下描述將集中在信號A和對應的信號邏輯210上，而其它信號以相似方式操作。在初始化之后，信號邏輯210中驅動待發(fā)信號的的觸發(fā)器2(FF2)被清零。這允許信號A通過多路復用器(mux)傳播到FF1的D輸入。一個時鐘周期之后，signal_A_held(信號A保持)信號與信號A具有相同的值。這是電路的穩(wěn)態(tài)條件。
當信號A在被取消斷言很長的時間之后又被斷言時，將發(fā)生從穩(wěn)態(tài)出發(fā)的改變。當信號A斷言時，異或門看到其輸入上的不同的值，并且其輸出(L)被斷言。這通過生成待發(fā)信號的或門斷言了FF2的D輸入。在下一個時鐘，待發(fā)信號和signal_A_held(信號A保持)被斷言。因為信號A和signal_A_held現(xiàn)在具有相同值，所以異或門L的輸出現(xiàn)在被取消斷言。
與此同時，待發(fā)信號變到高位，并且因為已發(fā)信號已經在穩(wěn)態(tài)的低位，所以與門向或門斷言其輸出，或門保持其輸出，并向FF2斷言D輸入。由此構成從Q到FF2的D的反饋環(huán)，F(xiàn)F2在已發(fā)信號在低位的情況下保持其輸出恒定地被斷言。
待發(fā)信號的斷言還切換mux，從而構成從Q輸出到FFl的D輸入的反饋環(huán)。只要待發(fā)信號被斷言，信號A就被忽略，并且signal_A_held信號保持其在待發(fā)信號被斷言時的值。如將在以下討論的，待發(fā)信號保持在此狀態(tài)，直至信號A的新值已通過接口被重復。由此mux起到忽略在靠近要通過接口被重復的前一次轉移時發(fā)生的那些信號轉移的作用。這無需如現(xiàn)有技術的情形那樣對信號改變進行緩沖、然后在接口帶寬不允許緩沖內容被發(fā)送時將它們丟棄就能夠實現(xiàn)。
對于協(xié)議邏輯230，所有signal_X_held(信號X保持)信號的值被連續(xù)觀察。協(xié)議邏輯230還觀察來自每個信號邏輯210組件的待發(fā)信號的或。當任何待發(fā)信號斷言時，協(xié)議邏輯230處的待發(fā)輸入就斷言。當來自與信號A對應的信號邏輯210的待發(fā)信號在協(xié)議邏輯230處斷言該待發(fā)信號時，協(xié)議邏輯230在下一個可用的機會使用表示所有signal_X_held信號的下一個值的協(xié)議點來將所有signal_X_held信號的值置為單個頻帶內信令協(xié)議幀。然后斷言已發(fā)信號達單個時鐘周期的時間。
當已發(fā)信號到達信號A的信號邏輯210處時，從Q到FF2的D的反饋環(huán)被斷開，并且D輸入被取消斷言。在下一個時鐘周期，待發(fā)信號被取消斷言，這切換mux以使信號A現(xiàn)在向FF1的D輸入并向異或門的輸入傳播。
假定信號A仍然處在與剛被重復的狀態(tài)相同的狀態(tài)(或再次返回到該狀態(tài))，異或門在其兩個輸入上看到相同的值，并且電路已返回穩(wěn)態(tài)。但是，信號A現(xiàn)在應當有不同的值，異或門檢測到此情況，并且上述過程重復以通過接口發(fā)送此新值。
可以看到，當N個信號通過接口被頻帶內重復時，它們可在任何時鐘周期彼此相對地改變。在一些時鐘周期上將沒有改變，而在其它時鐘周期上可能有一個或數(shù)個改變。并且取決于接口設計，直到重復接口能夠重復改變之前為止的等待時間可短可長，可恒定或改變。在任何情形中，第一改變使接口準備重復信號。
在接口準備重復信號所需的時間里，其它信號可能會改變狀態(tài)，并且一旦準備完成，它們的新狀態(tài)也會被重復。當接口就緒時，它立即通過接口發(fā)送所有信號的狀態(tài)，包括到此時為止已改變的每個信號的新狀態(tài)。這些信號隨后被重新估值以確定其相對于剛通過接口被重復的值的改變。當檢測到新的值時，此過程被重復。
圖3示出接收IC 300的一個實施例。IC 300包括協(xié)議邏輯330和時序邏輯350。時序邏輯350包括專用于所接收的每個重復信號的FF。當協(xié)議邏輯330檢測到傳入的頻帶內信令協(xié)議幀時，協(xié)議邏輯330提取所有接收信號的狀態(tài)，并向時序邏輯350處的FF的D輸入呈遞此狀態(tài)，與此同時用啟用信號來使FF能夠接受數(shù)據(jù)。這些FF將重復信號保持在最后寫入的值，直至下一個頻帶內信令協(xié)議幀使它們被更新。
IC鏈路的速度越來越高，并且也越來越容易發(fā)生傳輸差錯。頻帶內信號重復有時因為諸如在較高協(xié)議級將傳輸?shù)却龝r間最小化和緩沖復雜度降低等原因而被插入到較低的協(xié)議層中。結果是頻帶內信號重復幀可能會丟失。
上述重復機制對落在幀的時間窗口內的所有信號改變發(fā)送一個信號重復幀。如果該幀丟失，則接收IC對于丟失的幀內包含了其改變的所有信號有錯誤的狀態(tài)。此狀況將持續(xù)直至另一個信號改變，然后所有信號狀態(tài)再次被重復。
對上述信號邏輯210進行簡單的改變即可實現(xiàn)一定程度的對頻帶內信令協(xié)議幀的丟失的容忍。此改變使得為每個信號改變發(fā)送多個幀，由此提高了將信號改變遞送到接收器的概率。
可將要為每個信號改變發(fā)送的幀的數(shù)目設置成可容忍物理鏈路上的預期誤差率。為每個改變發(fā)送多個幀將使用鏈路帶寬，但是不要求實現(xiàn)緩沖或重試方案。在鏈路上重復信號的等待時間被最小化，因為第一個正確到達的幀在接收器處設置了信號值。
圖4示出發(fā)送IC 200的另一實施例，它包括可容許頻帶內信令協(xié)議幀的丟失的頻帶內信令機制。為實現(xiàn)對在信號邏輯210中的每個信號改變發(fā)送多個幀，用可加載的倒數(shù)計數(shù)器來取代虛線框內的邏輯(例如，或門、與門和FF2)。信號L是計數(shù)器420的負載信號。當L被斷言時，計數(shù)器420加載其默認值。當信號E被斷言時，計數(shù)器420被啟用以進行倒計數(shù)。對于在E被斷言時C也被斷言的每個時鐘周期，計數(shù)器420遞減一個計數(shù)。每當計數(shù)器值非零時，計數(shù)器420的輸出N即被斷言。
計數(shù)器420在IC 200中如下操作。當異或門因信號改變而斷言時，L被斷言。L僅被斷言一個周期，因為信號改變后的第一個時鐘周期使異或門的諸輸入相同。斷言L就在下一個時鐘沿上將默認值加載到計數(shù)器中。默認計數(shù)器420的值被選擇成可平衡鏈路誤差率、對協(xié)議吞吐量的影響、重復數(shù)據(jù)的重要度等。
當計數(shù)器420被加載時，其N輸出將斷言，因為計數(shù)器420現(xiàn)在非零。這將切換mux，在輸入信號被發(fā)送時保持其值。斷言N輸出還將斷言信號E，這使計數(shù)器420能基于C輸入的斷言來倒計數(shù)。它還向協(xié)議邏輯230斷言待發(fā)信號。
每當協(xié)議邏輯230觀察到待發(fā)信號被斷言時，協(xié)議邏輯230就準備重復諸信號，捕捉它們的值，發(fā)送頻帶內信令協(xié)議幀，并斷言已發(fā)信號。經歷過信號改變的每個信號邏輯210組件中的計數(shù)器420具有非零值。已發(fā)脈沖在此狀況下使計數(shù)器420遞減1個計數(shù)，以指示此計數(shù)器所跟蹤的信號改變已通過鏈路被發(fā)送一次。這將持續(xù)直至每個此類計數(shù)器到達0，然后N取消斷言，計數(shù)器420被禁用(以使其不會下溢)，從信號邏輯210到協(xié)議邏輯的待發(fā)信號被取消斷言，而mux切換成監(jiān)視進一步的輸入信號改變。
上述機制為每個信號轉移發(fā)送默認數(shù)目的頻帶內信號幀。當一些信號上早前的改變重復期間，其它信號上發(fā)生改變時，這些額外的變化被立即包含到所發(fā)送的下一個及后續(xù)的頻帶內信令幀中。一旦最后發(fā)生的信號改變已被重復默認次數(shù)，頻帶內信令協(xié)議幀的發(fā)送即停止。
配合具有計數(shù)器的信號邏輯210使用的接收IC 300(圖3)與以上已經描述的接收器相同。因錯誤而損壞的頻帶內信令協(xié)議幀通過協(xié)議邏輯330所進行的鏈路檢查而被檢測到，并且無需斷言啟用信號就被丟棄。因此，時序邏輯350內保持IC 300中的信號值的諸FF的輸出將不改變。通過鏈路檢查的第一個頻帶內信令協(xié)議幀將所有信號FF改為其正確的重復值。后續(xù)的好幀也對FF進行寫入，但因為值是相同的，所以在IC 300中的信號里將不會覺察到任何改變。只要接收到單個好幀，這些信號就將被正確地重復。
上述機制允許第一IC中同時的信號轉移在傳輸延遲之后在第二IC中被同時觀察到。此外，消除了用于保持轉移以便于在稍后進行發(fā)送的復雜緩沖器(易于出錯的設計)的必要。即使是在居間鏈路上的錯誤使一些協(xié)議幀丟失時也是這樣。此外，數(shù)個信號上彼此在幾個時鐘周期內發(fā)生的轉移可通過接口被發(fā)送而不會使緩沖器溢出，并且信號轉移不會以不可預測(或難以預測)的方式丟失。
鑒于本發(fā)明的許多替換和修改方案在本領域普通技術人員細讀以上描述之后毫無疑問是顯見的，所以應當理解，通過示例示出和描述的任何特定實施例決非旨在被視為起到限定作用。因此，提及各實施例的細節(jié)不是旨在限定所附權利要求的范圍，在所附權利要求中，僅歷數(shù)了被視為本發(fā)明的那些特征。
權利要求
1.一種系統(tǒng)，包括第一集成電路(IC)；耦合到所述第一IC的接口；以及耦合到所述接口的第二IC，其中每當檢測到與所述接口不相關聯(lián)的多個信號中的一個的狀態(tài)改變時，所述第一IC就經由所述接口頻帶內地向所述第二IC同時發(fā)送所述多個信號中的每一個的狀態(tài)。
2.如權利要求1所述的系統(tǒng)，其特征在于，每當所述信號中有任何信號改變時，所述多個信號的狀態(tài)在所述第一IC處全部被采樣。
3.如權利要求1所述的系統(tǒng)，其特征在于，每當接收到所述多個信號值時，所述第二IC就用頻帶內地接收到的新值來驅動每個所述信號。
4.如權利要求1所述的系統(tǒng)，其特征在于，所述第一IC包括信號邏輯，它與所述多個信號中的每一個相關聯(lián)的；以及協(xié)議邏輯，它被耦合到與所述信號中的每一個相關聯(lián)的所述信號邏輯，以在協(xié)議頻帶內向所述第二IC發(fā)送所述信號值。
5.如權利要求4所述的系統(tǒng)，其特征在于，所述信號邏輯包括第一觸發(fā)器，其輸入耦合到相關聯(lián)的信號，而輸出耦合到所述協(xié)議邏輯，所述第一觸發(fā)器的輸出產生保持的信號值；以及第二觸發(fā)器，其輸入耦合到所述第一觸發(fā)器的輸出以接收所述保持的信號值，所述第二觸發(fā)器的輸出產生待發(fā)信號。
6.如權利要求4所述的系統(tǒng)，其特征在于，所述信號邏輯包括觸發(fā)器，其輸入耦合到相關聯(lián)的信號，而輸出耦合到所述協(xié)議邏輯，所述觸發(fā)器的輸出產生保持的信號值；以及計數(shù)器，其輸入耦合到所述觸發(fā)器的輸出以接收所述保持的信號值，所述第二觸發(fā)器的輸出產生待發(fā)信號。
7.如權利要求4所述的系統(tǒng)，其特征在于，所述協(xié)議邏輯選擇同時包括所述保持的信號值全體的協(xié)議點，并將所述協(xié)議點集成到經由所述接口向所述第二IC發(fā)送的協(xié)議中。
8.如權利要求7所述的系統(tǒng)，其特征在于，每當有另外的信號發(fā)生轉移時，被發(fā)送的所述協(xié)議點就會改變，從而后續(xù)的信號轉移就會以短的等待時間被傳達。
9.如權利要求1所述的系統(tǒng)，其特征在于，在靠近要經由所述接口在所述第一IC與所述第二IC之間重復的先前的轉移的時間發(fā)生的信號轉移被丟棄，而所述信號的間距更寬的轉移和穩(wěn)態(tài)值被重復。
10.如權利要求1所述的系統(tǒng)，其特征在于，所述第二IC包括協(xié)議邏輯，它被耦合到所述接口，用于接收每個所述頻帶內信號，并用于提取每個所述頻帶內信號的狀態(tài)；以及時序邏輯，它被耦合到所述協(xié)議邏輯，用于在一旦接收到每個所述頻帶內信號的狀態(tài)時維持所述狀態(tài)。
11.一種方法，包括監(jiān)控第一集成電路(IC)處的多個信號中的每一個的狀態(tài)；以及每當檢測到所述多個信號中的一個的狀態(tài)改變時，就通過接口向第二IC頻帶內地發(fā)送所述多個信號中的每一個的狀態(tài)。
12.如權利要求11所述的方法，其特征在于，監(jiān)控所述第一IC處的多個信號中的每一個的狀態(tài)包括監(jiān)控與所述多個信號中的每一個相關聯(lián)的協(xié)議邏輯處的信號保持值；以及監(jiān)控與所述多個信號全體相關聯(lián)的所述協(xié)議邏輯處的待發(fā)信號。
13.如權利要求12所述的方法，其特征在于，還包括選擇同時包括所述協(xié)議邏輯處的所述輸入信號的所有保持值的協(xié)議點；以及將所述協(xié)議點集成到要經由所述接口向所述第二IC發(fā)送的協(xié)議中。
14.如權利要求13所述的方法，其特征在于，還包括在所述第二IC處接收所述協(xié)議點；以及提取所述多個頻帶內信號中的每一個的狀態(tài)。
15.一種系統(tǒng)，包括芯片組；耦合到所述芯片組的接口；以及耦合到所述芯片組的集成電路，其中每當檢測到與所述接口不相關聯(lián)的多個信號中的一個的狀態(tài)改變時，所述芯片組就經由所述接口頻帶內地向所述IC發(fā)送所述多個信號中的每一個的狀態(tài)。
16.如權利要求15所述的系統(tǒng)，其特征在于，每當所述信號中有任何信號改變時，所述多個信號全體的狀態(tài)就在所述芯片組處被采樣。
17.如權利要求15所述的系統(tǒng)，其特征在于，每當接收到所述多個信號值時，所述IC就用頻帶內地接收到的新值來驅動每個所述信號。
18.如權利要求15所述的系統(tǒng)，其特征在于，所述芯片組包括信號邏輯，它與所述多個信號中的每一個相關聯(lián)的；以及協(xié)議邏輯，它被耦合到與所述信號中的每一個相關聯(lián)的所述信號邏輯，用于在協(xié)議頻帶內向所述IC發(fā)送所述信號值。
19.如權利要求18所述的系統(tǒng)，其特征在于，所述信號邏輯包括第一觸發(fā)器，其輸入耦合到相關聯(lián)的信號，而輸出耦合到所述協(xié)議邏輯，所述第一觸發(fā)器的輸出產生保持的信號值；以及第二觸發(fā)器，其輸入耦合到所述第一觸發(fā)器的輸出，用于接收所述保持的信號值，所述第二觸發(fā)器的輸出產生待發(fā)信號。
20.如權利要求18所述的系統(tǒng)，其特征在于，所述信號邏輯包括觸發(fā)器，其輸入耦合到相關聯(lián)的信號，而輸出耦合到所述協(xié)議邏輯，所述觸發(fā)器的輸出產生保持的信號值；以及計數(shù)器，其輸入耦合到所述觸發(fā)器的輸出，用于接收所述保持的信號值，所述計數(shù)器的輸出產生待發(fā)信號。
21.如權利要求18所述的系統(tǒng)，其特征在于，所述協(xié)議邏輯選擇同時包括所述保持的信號值全體的協(xié)議點，并將所述協(xié)議點集成到要經由所述接口向所述IC發(fā)送的協(xié)議中。
22.如權利要求21所述的系統(tǒng)，其特征在于，每當保持的信號轉移時，被發(fā)送的所述協(xié)議點就會改變，從而后續(xù)的信號轉移將以短的等待時間被傳達。
23.如權利要求15所述的系統(tǒng)，其特征在于，在靠近要經由所述接口在所述芯片組與所述IC之間重復的先前的轉移的時間發(fā)生的信號轉移被丟棄，而所述信號的間距更寬的轉移和穩(wěn)態(tài)值被重復。
24.如權利要求15所述的系統(tǒng)，其特征在于，所述IC包括協(xié)議邏輯，它被耦合到所述接口，用于接收每個所述頻帶內信號，并提取每個所述頻帶內信號的狀態(tài)；以及時序邏輯，它被耦合到所述協(xié)議邏輯，用于在一旦接收到每個所述頻帶內信號的狀態(tài)時維持所述狀態(tài)。
全文摘要
根據(jù)一個實施例，公開了一種系統(tǒng)。該系統(tǒng)包括第一集成電路(IC)、耦合到第一IC的第一接口、以及耦合到該接口的第二IC。每當檢測到多個信號中的一個的狀態(tài)的改變，第一IC就經由該接口頻帶內地向第二IC發(fā)送這多個信號中與該接口不相關聯(lián)的每一個信號的狀態(tài)。
文檔編號G06F13/42GK1930562SQ200580007035
公開日2007年3月14日 申請日期2005年3月24日 優(yōu)先權日2004年3月29日
發(fā)明者D·T·林賽 申請人:英特爾公司