專利名稱：圖形處理器的可變時鐘控制的制作方法
技術領域：
本發(fā)明揭示內容大體上涉及圖形成像，且更明確地說涉及用于動態(tài)地調節(jié)圖形處理器的個別模塊的時鐘的系統(tǒng)和技術。
背景技術：
電子游戲和多媒體演示集成到個人計算機、膝上型計算機、移動電話、個人數字助理(PDA)和其它裝置中已變成如今的消費者電子市場中的主流。這些電子游戲和多媒體演示通過稱為三維(3D)圖形的技術來支持。3D圖形用來產生圖形圖像，并將那些圖像投影到二維(2D)顯示器上。這可通過將圖形圖像轉化成3D線框結構來實現(xiàn)，3D線框結構由較小組件組成，例如三角形、正方形、長方形、平行四邊形或其它合適的表面。接著，3D線框結構可轉變成2D顯示空間，其中線框的每個表面都由其頂點的坐標來界定?？蓪⒗珙伾?、紋理、透明度和深度的屬性標記到每個表面的頂點上。將表面渲染成像素信息的過程涉及將頂點的屬性內插在表面上。
將表面渲染成像素信息所花費的時間的量取決于表面的面積。與具有較少像素的較小表面相比，具有許多像素的大表面花費相對較長時間來渲染。因此，連續(xù)地將小表面渲染成像素信息的像素處理引擎可能極需新表面的恒定流。相反，當表面較大時，像素處理引擎可能不能夠足夠快速地渲染表面，從而需要某一類型的緩沖方案。對于任一方式來說，增加的功率消耗可能由小表面情況下的閑置的像素處理引擎或大表面情況下的緩沖而導致。因此，需要一種3D圖形系統(tǒng)，在所述3D圖形系統(tǒng)中，像素處理引擎一完成當前表面的處理就可向像素處理引擎提供新表面。

發(fā)明內容
本發(fā)明的一個方面，一種圖形處理器包含表面處理引擎，其經配置以接收頂點信息并基于所述頂點信息來組合復數個表面，所述表面表現(xiàn)圖形圖像；像素處理引擎，其經配置以將所述經組合的表面渲染成像素信息；和時鐘控制模塊，其經配置以向所述表面處理引擎提供表面時鐘，并向所述像素處理引擎提供像素時鐘，所述時鐘中的每一者都具有可獨立于另一時鐘而調節(jié)的速率。
本發(fā)明的另一方面，一種圖形成像的方法包含使用表面時鐘來基于頂點信息而組合復數個表面，所述表面表現(xiàn)圖形圖像。所述方法還包含使用像素時鐘將所述經組合的表面渲染成像素信息，和獨立于另一時鐘來調節(jié)所述時鐘中的每一者的速率。
本發(fā)明的又一方面，一種圖形處理器包含用于基于頂點信息來組合復數個表面的裝置，所述表面表現(xiàn)圖形圖像。所述圖形處理器還包含用于將所述經組合的表面渲染成像素信息的裝置，和用于產生表面時鐘以支持表面的組合并產生像素時鐘以支持將所述經組合的表面渲染成像素信息的裝置，所述時鐘中的每一者都具有可獨立于另一時鐘而調節(jié)的速率。
應了解，所屬領域的技術人員從以下具體實施方式
中將容易了解本發(fā)明的其它實施例，其中以說明的方式來展示并描述本發(fā)明的各種實施例。如將認識到，在全部都不脫離本發(fā)明的精神和范圍的情況下，本發(fā)明能夠具有其它和不同的實施例，且其若干細節(jié)能夠在各種其它方面進行修改。因此，附圖和具體實施方式
本質上應視為說明性的而非限制性的。


附圖中，以實例的方式而非以限制的方式說明本發(fā)明的各個方面，其中圖1是3D圖形系統(tǒng)的概念方框圖，其說明應用程序處理器的操作；圖2是3D圖形系統(tǒng)的概念方框圖，其說明圖形處理器的操作；圖3是圖形處理器中的時鐘控制模塊的概念方框圖；圖4是圖形處理器中的時鐘控制模塊的替代實施例；和圖5是圖形處理器中的時鐘控制模塊的又一實施例。
具體實施例方式
下文結合附圖而陳述的具體實施方式
希望作為對本發(fā)明各個實施例的描述，且不希望代表可實踐本發(fā)明的僅有的實施例。
具體實施方式
包含用于提供對本發(fā)明的全面了解的目的的特定細節(jié)。然而，所屬領域的技術人員將了解，可在沒有這些特定細節(jié)的情況下實踐本發(fā)明。在一些情況下，以方框圖形式來展示眾所周知的結構和組件以便避免混淆本發(fā)明的概念。
圖1是說明集成到個人計算機、膝上型計算機、移動電話、PDA或其它合適的裝置的3D圖形系統(tǒng)的概念方框圖。所述3D圖形系統(tǒng)可包含應用程序處理器102。應用程序處理器102的目的是產生3D圖形圖像，并將那些圖像轉化成線框結構。
應用程序處理器102可為任何軟件或硬件實施的實體。在圖1所示的3D圖形系統(tǒng)的實施例中，應用程序處理器102包含微處理器104和外部存儲器106。系統(tǒng)總線108可用來支持所述兩者之間的通信。微處理器104可用來提供運行例如用于電子游戲的3D圖形軟件的各種軟件程序的平臺。可在工廠處將軟件編程到外部存儲器106中，或者在操作期間通過無線鏈接、電話線連接、電纜調制解調器連接、數字用戶線(DSL)、光纖鏈接、衛(wèi)星鏈接或任何其它合適的通信鏈接從遠程服務器下載軟件。
在電子游戲應用中，軟件可用來產生虛擬的3D世界以便表現(xiàn)游戲將在其中進行的物理環(huán)境。用戶可能能夠通過操縱用戶界面110來探索此虛擬的3D世界。用戶界面110可為鍵盤、操縱桿、軌跡球、鼠標或允許用戶操縱歷經虛擬的3D世界(向前或向后、向上或向下、向左或向右移動)的任何其它合適的裝置。軟件可用來產生表現(xiàn)用戶操縱歷經此虛擬的3D世界時可能看到的東西的一系列3D圖形圖像。
應用程序處理器102還可包含連接到系統(tǒng)總線108的DSP 112。DSP 112可實施有內嵌的圖形軟件層，其運行專用算法(application specific algorithm)以便減少對微處理器104的處理要求。DSP 112可用來將3D圖形圖像中的每一者都分解成表面以便產生線框結構。在應用程序處理器102的至少一個實施例中，所述表面為三角形?；蛘撸霰砻婵蔀檎叫?、矩形、平行四邊形或任何其它合適的表面。接著，可為線框結構給定包含顏色、高光顏色(specular color)、透明度和紋理的外部表面。DSP 112還可向外部表面元素施加各種照明模式。
DSP 112還可執(zhí)行例如背面剔除和剪輯(back face culling and clipping)的其它處理功能。背面剔除可用來去除3D圖形圖像的一些部分，且尤其是用戶將無法看到的圖像的背側。3D圖形圖像還可經剪輯以去除圖像的在顯示器外的那些部分。
接著，DSP 112可將線框結構連同其外部表面元素從3D數學空間轉變?yōu)?D顯示空間。在2D顯示空間中，每個表面都可由其面積和其頂點的顯示坐標來界定。表面屬性可包含深度(Z)、顏色(R、G、B)、高光顏色(Rs、Gs、Bs)、紋理(U、V)和混合信息(A)?；旌闲畔⑸婕巴该鞫?，并規(guī)定像素的顏色應如何與另一像素融合(當兩者重疊，一者在另一者之上時)。本文中，每個表面的顯示坐標和表面屬性將被稱為“頂點信息”。由DSP 112產生的頂點信息可存儲在外部存儲器106中，或者存儲在DSP的內部存儲器中。
圖形處理器114可用來通過將每個表面的頂點的屬性內插在整個表面上而將每個表面渲染成像素信息。圖形處理器114可集成到應用程序處理器102中，并與微處理器104、DSP 112或應用程序處理器102中的任何其它組件一起構建?；蛘?，圖形處理器114的功能可分布在微處理器104、DSP 112和/或應用程序處理器102中的任何其它組件之間。
在3D圖形系統(tǒng)的至少一個實施例中，圖形處理器114是獨立處理器，其通過外部總線116或通過其它方法與應用程序處理器102通信。橋接器118可用來在外部總線116與系統(tǒng)總線108之間傳遞數據。獨立圖形處理器114的目的是通過將表面渲染功能移到專用硬件組件來減少應用程序處理器102上的負載。專用硬件組件的使用可允許圖形處理器114非?？焖俚貓?zhí)行其處理功能。然而，如所屬領域的技術人員將了解，圖形處理器114不限于硬件配置。圖形處理器114可以任何方式構建，這取決于特定圖形應用程序和系統(tǒng)的總體設計限制。
圖2是一圖形處理器的概念方框圖。圖形處理器114可用來通過使用內插方法基于表面內的像素位置和在頂點處界定的屬性來填充表面的內部而將應用程序處理器102產生的每個表面都渲染成像素信息。
為了說明此概念的實例，下文將給出三角形表面的簡要論述，條件是所屬領域的技術人員可容易地將這些原理擴展到其它表面。頂點的每一屬性可由線性方程表示為顯示坐標(x，y)的函數，如下K(x，y)＝Akx+Bky+Ck(1)其中k＝Z、A、R、G、B、Rs、Gs、Bs、U、V。
三角形的內部可由邊方程來界定。三角形的三條邊可由線性方程表示為顯示坐標(x，y)的函數，如下E0(x，y)＝A0x+B0y+C0(2)E1(x，y)＝A1x+B1y+C1(3)E2(x，y)＝A2x+B2y+C2(4)圖形處理器114可包含表面處理引擎202和像素處理引擎204。表面處理引擎202可用來從應用程序處理器102檢索頂點信息，并依據檢索到的頂點信息來組合三角形。組合三角形的過程涉及從頂點信息提取三角形的面積、三角形的三個頂點的顯示坐標和0三角形的頂點屬性。所述信息可用來計算三角形的屬性系數(Ak、Bk、Ck)和邊系數(A0-2、B0-2、C0-2)。經組合的三角形包含所述三角形的所提取的頂點信息加上三角形的屬性系數和邊系數。在圖形處理器114的至少一個實施例中，表面處理引擎202每次向像素處理引擎204提供一個經組合的三角形。
像素處理引擎204可用來為經組合的三角形內每個像素的屬性執(zhí)行線性內插。這可以多種方式來完成。舉例來說，像素處理引擎204可在三角形周圍產生邊界框，并接著以光柵掃描方式逐像素地步入所述邊界框。對于每個像素來說，像素處理引擎204使用上述方程(2)-(4)中所陳述的邊方程來確定像素是否在三角形中。如果像素處理引擎204確定像素不在三角形中，那么像素處理引擎204轉向下一像素。然而，如果像素處理引擎204確定像素在三角形中，那么像素處理引擎204可依據方程(1)米計算像素的屬性。此過程在所屬領域中是眾所周知的。
一旦將三角形渲染成像素信息，當一個對象在另一對象前方時，就可使用像素處理引擎204來去除隱藏像素。這可通過將新像素的深度屬性與具有相同顯示坐標的先前渲染的像素的深度屬性進行比較并丟棄不可見的像素來實現(xiàn)。
像素處理引擎204可使用內插的紋理屬性來從存儲器(未圖示)中檢索紋理數據。接著，可將每個像素的屬性與所述紋理數據混合?？蛇M一步將每個像素的屬性與具有相同顯示坐標的任何先前渲染的像素混合以便產生透明效果?？稍趯⒔Y果呈現(xiàn)給顯示器120(參看圖1)之前將所述結果存儲在幀緩沖器206中。
時鐘控制模塊208可用來向表面處理引擎202和像素處理引擎204提供時鐘。如先前所述，表面處理引擎202可經配置以每次向像素處理引擎204提供一個經組合的表面。為了避免不必要的處理延遲，表面處理引擎202應如像素處理引擎204可處理新表面的速度那樣快地向像素處理引擎204提供新表面。然而，不應將由表面處理引擎202組合的表面過分快地提供給像素處理引擎204。像素處理引擎204需要有限量的時間來渲染每個表面，且如果在像素處理引擎204準備好處理表面之前將表面提供給像素處理引擎204，那么可能需要緩沖。另外，因為表面處理引擎202正操作得比其需要的快，所以可能產生增加的功率消耗。使問題進一步變復雜的是，像素處理引擎204將表面渲染成像素信息所花費的時間的量會變化。與較小的表面相比，具有許多像素的大表面花費相對較長的時間來渲染。
為了優(yōu)化性能，時鐘控制模塊208可向表面處理引擎202和像素處理引擎204提供單獨的時鐘。表面時鐘可用來控制表面處理引擎202的速率，且像素時鐘可用來控制像素處理引擎204的速率。在圖形處理器114的一個實施例中，可動態(tài)地調節(jié)時鐘速率以便在變化的3D圖形條件下維持最佳性能。舉例來說，可調節(jié)表面時鐘的速率，使得其與表面的面積成反比而變化，和/或可調節(jié)像素時鐘的速率，使得其與表面的面積成正比而變化。術語“正比”意味著時鐘速率與面積一起增大或減小，且術語“反比”意味著當面積減小時時鐘速率增大，或當面積增大時時鐘速率減小。
圖3是說明在圖形處理器中操作的時鐘控制模塊的一個實施例的功能方框圖?？墒褂脙蓚€獨立的反饋回路來控制時鐘的速率。表面時鐘使用來自表面處理引擎202的反饋，其指示何時完成每個表面的組合。表面組合速率計算模塊302可用來基于其從表面處理引擎202接收的反饋來計算組合表面的實際速率。比較器(例如，加法器304)可用來將由表面速率計算模塊302計算得出的實際速率與最佳表面組合速率進行比較?？上驎r鐘調節(jié)模塊306提供表示組合表面的實際速率與最佳速率之間的差異的節(jié)流信號(throttlesignal)，以便調節(jié)表面時鐘的速率。更明確地說，如果表面處理引擎202正以低于最佳表面組合速率的速率組合表面，那么節(jié)流信號可用來增大表面時鐘的速率，且如果表面處理引擎202正以高于最佳表面組合速率的速率組合表面，那么節(jié)流信號可用來減小表面時鐘的速率。在穩(wěn)定狀態(tài)條件下，應穩(wěn)定表面時鐘速率，使得表面處理引擎202以最佳速率組合表面。
最佳表面組合速率可由應用程序處理器102基于系統(tǒng)性能要求來計算。舉例來說，對于高分辨率系統(tǒng)，可將最佳表面組合速率設定成相對較高，因為建立線框結構所需的表面的數目過大。如果分辨率要求不嚴格，那么最佳表面組合速率也可相應地減小。
像素時鐘也使用來自表面處理引擎202的與每個經組合的表面的面積有關的反饋。表面面積計算模塊308可用來從由表面處理引擎202組合的表面頂點計算表面的面積。或者，可直接從應用程序處理器102提供表面的面積。對于任一方式來說，可使用比較器(例如，加法器310)來將表面的面積與最佳表面面積進行比較。最佳表面面積將同樣取決于以較小面積用于高分辨率演示的3D圖形分辨率要求?？上驎r鐘調節(jié)模塊312提供表示實際表面面積與最佳表面面積之間的差異的節(jié)流信號，以便調節(jié)像素時鐘的速率。更明確地說，如果實際表面大于最佳表面，那么節(jié)流信號可用來增大像素時鐘的速率，且如果實際表面小于最佳表面，那么節(jié)流信號可用來減小像素時鐘的速率。
圖4是說明在圖形處理器中操作的時鐘控制模塊的另一實施例的功能方框圖。可使用兩個獨立的反饋回路來控制時鐘的速率?？刂票砻鏁r鐘的速率的反饋回路與圖3的反饋回路相同，且因此將不作進一步論述。另一方面，控制像素時鐘的速率的反饋回路使用稍許不同的方法。代替使用正由表面處理引擎202組合的表面的面積來設定像素時鐘速率，所述反饋回路用來將像素時鐘速率驅動為最佳設定。更明確地說，應用程序處理器基于系統(tǒng)性能要求來計算最佳像素處理速率。舉例來說，對于高分辨率顯示器，可將最佳像素處理速率設定成相對較高?？稍诓粨p害較低分辨率應用的性能的情況下減小最佳像素處理速率。
在圖4所示的實施例中，像素時鐘使用來自像素處理引擎204的反饋，其指示何時完成對每個表面的處理。像素速率計算模塊408可用來基于其從像素處理引擎204接收的反饋來計算處理像素的實際速率。比較器(例如，加法器410)可用來將由像素速率計算模塊408計算得出的實際速率與最佳像素處理速率進行比較?？上驎r鐘調節(jié)模塊412提供表示處理像素的實際速率與最佳速率之間的差異的節(jié)流信號，以便調節(jié)像素時鐘的速率。更明確地說，如果像素處理引擎204正以低于最佳像素處理速率的速率處理像素，那么節(jié)流信號可用來增大像素時鐘的速率，且如果像素處理引擎204正以高于最佳像素處理速率的速率處理像素，那么節(jié)流信號可用來減小像素時鐘的速率。在穩(wěn)定狀態(tài)條件下，應穩(wěn)定像素時鐘速率，使得像素處理引擎204以最佳速率處理像素。
圖5是說明在圖形處理器中操作的時鐘控制模塊的又一實施例的功能方框圖。此時鐘控制模塊是結合圖4論述的時鐘控制模塊的具有稍許變化的形式。在兩種情況下，都使用一個反饋回路來驅動表面時鐘以產生最佳表面組合速率，且使用另一反饋回路來設定像素時鐘的速率以產生最佳像素處理速率。然而，不同于圖4的時鐘控制模塊，來自像素處理引擎204的反饋不被使用或不可用。事實上，來自表面處理引擎202的反饋被使用。更明確地說，識別每個經組合的表面的頂點的來自表面處理引擎202的反饋提供給表面面積計算模塊508，且計算表面的面積?；蛘?，可直接從應用程序處理器102提供表面的面積。對于任一方式來說，可使用乘法器510來將表面的面積與表面處理引擎202的實際表面組合速率相乘。實際表面組合速率可由用來產生表面時鐘的反饋回路完成?？墒褂美缂臃ㄆ?12的比較器來將表面面積與實際表面組合速率的乘積與最佳像素處理速率進行比較?？上驎r鐘調節(jié)模塊514提供表示兩者之間的差異的節(jié)流信號，以便調節(jié)像素時鐘的時鐘速率。因此，在此實施例中，當表面面積或表面組合速率中的任一者增大時，可更強烈地驅動節(jié)流信號，從而導致像素時鐘速率也類似地增大。
結合本文所揭示的實施例而描述的各種說明性邏輯塊、引擎、模塊和電路可由以下各項來構建或實施通用處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯組件、離散柵極或晶體管邏輯、離散硬件組件、或其經設計以執(zhí)行本文所述功能的任何組合。通用處理器可以是微處理器，但在替代形式中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機。處理器還可構建為計算組件的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心結合的一個或一個以上微處理器，或任何其它此類配置。
結合本文所揭示的實施例而描述的方法或算法可直接在硬件、在由處理器執(zhí)行的軟件模塊中或在兩者的組合中實施。軟件模塊可駐留在RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、抽取式磁盤、CD-ROM或所屬領域中已知的任何其它形式的存儲媒介中。存儲媒介可耦合到處理器，使得處理器可從存儲媒介讀取信息并將信息寫入到存儲媒介。在替代形式中，存儲媒介可與處理器成為一體。處理器和存儲媒介可駐留在ASIC中。
本發(fā)明提供所揭示的實施例的先前描述旨在使所屬領域的技術人員能夠制造或使用本發(fā)明。所屬領域的技術人員將容易了解這些實施例的各種修改，且本文所界定的一般原理可在不脫離本發(fā)明精神或范圍的情況下應用于其它實施例。因此，本發(fā)明不意欲被限定于本文所展示的實施例，而是應被賦予與權利要求書一致的最廣范圍，其中除非明確地規(guī)定，否則以單數形式提及一元件并不意欲意味著“一個且僅一個”，而是“一個或一個以上”。所屬領域的技術人員已知或以后將知道的本揭示內容全文中所述的各種實施例的元件的所有結構和功能等效物都以引用的方式清楚地并入本文中，且欲由權利要求書涵蓋。此外，本文揭示的任何內容都不希望獻給公眾，不管權利要求書中是否明確地陳述此類揭示內容。除非使用短語“用于...的裝置”來清楚地陳述元件，或在方法項的情況下使用短語“...的步驟”來陳述元件，否則任何權利要求元件都不應在35U.S.C.§112第六段的條款下予以解釋。
權利要求
1.一種圖形處理器，其包括一表面處理引擎，其經配置以接收頂點信息并基于所述頂點信息來組合復數個表面，所述表面表現(xiàn)一圖形圖像；一像素處理引擎，其經配置以將所述經組合的表面渲染成像素信息；和一時鐘控制模塊，其經配置以向所述表面處理引擎提供一表面時鐘，并向所述像素處理引擎提供一像素時鐘，所述時鐘中的每一者都具有一可獨立于另一時鐘而調節(jié)的速率。
2.根據權利要求1所述的圖形處理器，其中所述表面中的每一者都包括一個三角形。
3.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以調節(jié)所述時鐘中的至少一者的所述速率，使得其隨著所述表面的面積而變化。
4.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以調節(jié)所述像素時鐘的所述速率，使得其與所述表面的所述面積成正比而變化。
5.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以調節(jié)所述表面時鐘的所述速率，使得其與所述表面的所述面積成反比而變化。
6.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以基于所述表面的所述面積與一預定的表面面積之間的一比較來調節(jié)所述像素時鐘的所述速率。
7.根據權利要求6所述的圖形處理器，其中所述時鐘控制模塊進一步包括一計算模塊，其經配置以計算所述表面的所述面積；一比較器，其經配置以通過將所述表面的經計算面積與預定的三角形面積進行比較來產生一像素時鐘節(jié)流信號；和一像素時鐘調節(jié)模塊，其經配置以調節(jié)所述像素時鐘的所述速率作為所述像素時鐘節(jié)流信號的一函數。
8.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以基于所述像素處理引擎渲染像素的速率與一預定的像素渲染速率之間的一比較來調節(jié)所述像素時鐘的所述速率。
9.根據權利要求8所述的圖形處理器，其中所述時鐘控制模塊進一步包括一計算模塊，其經配置以計算所述像素處理引擎處理像素的速率；一比較器，其經配置以通過將所述像素處理引擎處理像素的經計算速率與所述預定的像素渲染速率進行比較來產生一像素時鐘節(jié)流信號；和一像素時鐘調節(jié)模塊，其經配置以調節(jié)所述像素時鐘的所述速率作為所述像素時鐘節(jié)流信號的一函數。
10.根據權利要求1所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以基于所述表面處理引擎組合所述表面的速率與一預定的表面組合速率之間的一比較來調節(jié)所述表面時鐘的所述速率。
11.根據權利要求10所述的圖形處理器，其中所述時鐘控制模塊進一步包括一模塊，其經配置以計算所述表面處理引擎組合所述三角形的速率；一比較器，其經配置以通過將所述表面處理引擎組合表面的經計算速率與預定的三角形組合速率進行比較來產生一表面時鐘節(jié)流信號；和一表面時鐘調節(jié)模塊，其經配置以調節(jié)所述表面時鐘的所述速率作為所述表面時鐘節(jié)流的一函數。
12.根據權利要求10所述的圖形處理器，其中所述時鐘控制模塊進一步經配置以調節(jié)所述像素時鐘的所述速率作為所述三角形的面積的一函數、所述表面處理引擎組合三角形的所述速率和一預定的像素處理速率。
13.根據權利要求12所述的圖形處理器，其中所述時鐘控制模塊進一步包括一計算模塊，其經配置以計算所述表面的所述面積；一乘法器，其經配置以將經計算的面積與所述表面處理引擎組合表面的所述速率相乘以便產生一乘積；一比較器，其經配置以通過將所述乘積與所述預定的像素處理速率進行比較來產生一像素時鐘節(jié)流信號；和一像素時鐘調節(jié)模塊，其經配置以調節(jié)所述像素時鐘的所述速率作為所述像素時鐘節(jié)流信號的一函數。
14.一種圖形成像的方法，其包括使用一表面時鐘來基于頂點信息組合復數個表面，所述表面表現(xiàn)一圖形圖像；使用一像素時鐘將所述經組合的表面渲染成像素信息；和獨立于另一時鐘來調節(jié)所述時鐘中的每一者的所述速率。
15.根據權利要求14所述的方法，其中所述表面中的每一者都包括一個三角形。
16.根據權利要求14所述的方法，其中調節(jié)所述時鐘中的至少一者的所述速率，使得其隨著所述表面的所述面積而變化。
17.根據權利要求14所述的方法，其中調節(jié)所述像素時鐘的所述速率，使得其與所述表面的所述面積成正比而變化。
18.根據權利要求14所述的方法，其中調節(jié)所述表面時鐘的所述速率，使得其與所述表面的所述面積成反比而變化。
19.根據權利要求14所述的方法，其中基于所述表面的所述面積與一預定的表面面積之間的一比較來調節(jié)所述像素時鐘的所述速率。
20.根據權利要求14所述的方法，其中基于處理像素的速率與一預定的像素處理速率之間的一比較來調節(jié)所述像素時鐘的所述速率。
21.根據權利要求14所述的方法，其中基于組合所述表面的所述速率與一預定的表面組合速率之間的一比較來調節(jié)所述表面時鐘的所述速率。
22.根據權利要求14所述的方法，其中通過將所述三角形的所述面積與組合所述三角形的所述速率相乘以產生一乘積，并通過將所述乘積與一預定的像素處理速率進行比較來調節(jié)所述像素時鐘的所述速率。
23.一種圖形處理器，其包括用于基于頂點信息來組合復數個表面的裝置，所述表面表現(xiàn)一圖形圖像；用于將所述經組合的表面渲染成像素信息的裝置；和用于產生一表面時鐘以支持所述表面的組合并產生一像素時鐘以支持將所述經組合的表面渲染成所述像素信息的裝置，所述時鐘中的每一者都具有一可獨立于另一時鐘而調節(jié)的速率。
全文摘要
本發(fā)明揭示一種圖形處理器和方法，其中一表面處理引擎經配置以接收頂點信息并基于所述頂點信息來組合復數個表面，所述表面表現(xiàn)一圖形圖像。一像素處理引擎可經配置以將所述經組合的表面渲染成像素信息。一時鐘控制模塊可經配置以向所述表面處理引擎提供一表面時鐘，并向所述像素處理引擎提供一像素時鐘，所述時鐘中的每一者都具有一可獨立于另一時鐘而調節(jié)的速率。
文檔編號G06F1/06GK1942900SQ200580011005
公開日2007年4月4日 申請日期2005年3月2日 優(yōu)先權日2004年3月3日
發(fā)明者邁克爾·H·安德森 申請人:高通股份有限公司