專利名稱：在存在抖動時鐘源時使時鐘發(fā)生器同步的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及時鐘發(fā)生器，更具體而言，涉及用于在存在抖動時鐘源時使時鐘發(fā)生器同步的方法和裝置。
背景技術(shù)：
在設(shè)計數(shù)字集成電路(IC)時，經(jīng)常需要從低頻參考時鐘創(chuàng)建高頻時鐘。通常，數(shù)據(jù)以參考頻率進入IC，但是IC中的邏輯需要以高得多的頻率被時鐘驅(qū)動。一般使用鎖相環(huán)(PLL)來獲得較高頻的時鐘。例如，在IC中，采用時鐘發(fā)生器塊，其參考(或鎖定到)PLL中的除法器狀態(tài)，以正確地對時鐘發(fā)生器定相。當(dāng)不能從PLL外部觀察PLL除法器狀態(tài)時，這種對時鐘發(fā)生器同步/定相的裝置就變得很困難。PLL的除法器狀不可觀察的典型情形可能發(fā)生在當(dāng)人們從供應(yīng)商處購買PLL時。供應(yīng)商提供預(yù)先布圖的硅部件，其中所有的PLL組件都被優(yōu)化和調(diào)試，以便被放置在專用集成電路(ASIC)設(shè)計中。直觀上，將數(shù)據(jù)同步到PLL時鐘的相位之一看上去是一件容易的事，但是由于PLL相對于輸入?yún)⒖紩r鐘具有時間抖動或漂移(此后稱為“抖動”)，會出現(xiàn)問題。這種時間抖動一般很小。但是，抖動導(dǎo)致同步器基于參考頻率和來自PLL的高頻時鐘之間的瞬時相位差而周期性地對時鐘發(fā)生器狀態(tài)機重定相。
因此，希望有用于在存在抖動時鐘源時使時鐘發(fā)生器同步的方法和裝置，這是很有益的。

發(fā)明內(nèi)容
本發(fā)明解決了現(xiàn)有技術(shù)中的這些和其他缺陷及缺點，本發(fā)明涉及用于在存在抖動時鐘源時同步時鐘發(fā)生器的方法和裝置。
根據(jù)本發(fā)明的一個方面，在用于生成多個輸出時鐘信號的時鐘發(fā)生器中，提供了一種用于在存在從鎖相環(huán)(PLL)提供給時鐘發(fā)生器的抖動輸入時鐘時，將時鐘發(fā)生器同步到輸入?yún)⒖紩r鐘的裝置。時鐘發(fā)生器和PLL的每個都具有比率相同的除法器。該裝置包括同步器和時鐘發(fā)生器狀態(tài)機。同步器用于接收輸入?yún)⒖紩r鐘和抖動輸入時鐘，以及用于從其生成相對于抖動輸入時鐘的同步輸入時鐘信號。時鐘發(fā)生器狀態(tài)機用于接收同步輸入時鐘信號和抖動輸入時鐘，用于使用抖動輸入時鐘來與同步輸入時鐘信號同步，以及用于當(dāng)抖動輸入時鐘具有最大到預(yù)定最大數(shù)量的時鐘寬度的抖動時禁止重同步操作。
根據(jù)本發(fā)明的另一方面，在用于生成多個輸出時鐘信號的時鐘發(fā)生器中，提供了一種用于在存在從鎖相環(huán)(PLL)提供給時鐘發(fā)生器的抖動輸入時鐘時，將時鐘發(fā)生器同步到輸入?yún)⒖紩r鐘的方法。時鐘發(fā)生器和PLL的每個都具有比率相同的除法器。輸入?yún)⒖紩r鐘和抖動輸入時鐘被接收。從其生成相對于抖動輸入時鐘的同步輸入時鐘信號。通過使用抖動輸入時鐘來與同步輸入時鐘信號同步。當(dāng)抖動輸入時鐘具有最人到預(yù)定最大數(shù)量的時鐘寬度的抖動時，重同步操作被禁止。
結(jié)合附圖閱讀下面對示例性實施例的詳細描述，將更加清楚本發(fā)明的這些以及其他方面、特征和優(yōu)點。


根據(jù)下面的示例性附圖可以更好地理解本發(fā)明，其中圖1示出了根據(jù)本發(fā)明的說明性實施例，其中可應(yīng)用本發(fā)明的示例性鎖相環(huán)(PLL)系統(tǒng)的框圖；圖2示出了根據(jù)本發(fā)明的說明性實施例，進一步說明圖1的時鐘發(fā)生器120的框圖；圖3示出了根據(jù)本發(fā)明的說明性實施例的時鐘發(fā)生器狀態(tài)機的狀態(tài)圖；圖4示出了根據(jù)本發(fā)明的說明性實施例，圖1的系統(tǒng)100中的信號的時序圖；并且圖5示出了根據(jù)本發(fā)明的說明性實施例的用于在存在抖動時鐘源時使時鐘發(fā)生器同步的流程圖。
具體實施例方式
本發(fā)明涉及用于在存在抖動時鐘源時使時鐘發(fā)生器同步的方法和裝置。有益地，本發(fā)明提供了用于當(dāng)時鐘發(fā)生器使用相對于參考時鐘被長期鎖定但在短期內(nèi)漂移的時鐘時，將時鐘發(fā)生器同步到輸入?yún)⒖紩r鐘的裝置和方法。即，本發(fā)明提供了用于將數(shù)字系統(tǒng)中的時鐘發(fā)生器與外部PLL生成時鐘同步的裝置和方法。本發(fā)明解決了這樣的問題，其中當(dāng)人們需要利用PLL中的除法器對時鐘發(fā)生器正確地定相，但是PLL的內(nèi)部時鐘除法器信號不可觀察或不可獲得時，PLL被用來從低頻時鐘生成高頻時鐘。
本說明書說明了本發(fā)明的原理。因此應(yīng)當(dāng)理解，本領(lǐng)域的技術(shù)人員將能夠設(shè)計體現(xiàn)了本發(fā)明的原理并且被包括在其精神和范圍內(nèi)的各種布置，雖然這些布置沒有在這里明確地描述或示出。
這里記載的所有示例和有條件的語言都是用于教導(dǎo)目的，以便幫助讀者理解本發(fā)明的原理和發(fā)明人對本領(lǐng)域作出貢獻的概念，并且應(yīng)當(dāng)被理解為不受限于這些具體記載的示例和條件。
此外，這里記載了本發(fā)明的原理、方面和實施例的所有敘述及其具體示例都意圖包括其結(jié)構(gòu)和功能上的等同物。此外，這些等同物意圖包括當(dāng)前已知的等同物以及將來開發(fā)的等同物，即執(zhí)行相同功能的任何被開發(fā)的元件，不論結(jié)構(gòu)如何。
因此，例如，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這里提供的框圖代表了體現(xiàn)本發(fā)明原理的說明性電路的概念圖。類似地，應(yīng)當(dāng)理解，任何流程圖、流圖、狀態(tài)轉(zhuǎn)換圖、偽代碼等都代表了本質(zhì)上可以在計算機可讀介質(zhì)中表現(xiàn)并因而由計算機或處理器執(zhí)行的的各種過程，不論所述計算機或處理器是否被明確地示出。
可以通過使用專用硬件和結(jié)合適當(dāng)軟件能夠執(zhí)行軟件的硬件來提供圖中所示各種元件的功能。當(dāng)由處理器提供時，可以通過單個專用處理器、單個共享處理器或通過多個個體處理器(其中的一些可以是共享的)來提供所述功能。此外，術(shù)語“處理器”或“控制器”的使用不應(yīng)當(dāng)被理解為絕對地指能夠執(zhí)行軟件的硬件，而是可以隱含地包括但不限于數(shù)字信號處理器(“DSP”)硬件、用于存儲軟件的只讀存儲器(“ROM”)、隨機訪問存儲器(“RAM”)，以及非易失性存儲裝置。
也可以包括其他傳統(tǒng)的和/或定制的硬件。類似地，圖中所示的任何開關(guān)都僅是概念性的。通過程序邏輯、通過專用邏輯、通過程序控制和專用邏輯的交互，甚至通過手工，都可以執(zhí)行它們的功能，具體的技術(shù)可由實現(xiàn)者在從上下文更明確地理解之后進行選擇。
應(yīng)當(dāng)理解，對于這里公開的一些元件，為了簡明起見，這里沒有提到其沒被用來實現(xiàn)本發(fā)明的某些已知輸入和輸出。例如，當(dāng)本發(fā)明不需要時，可以不提到諸如置位和/或復(fù)位之類的寄存器輸入，以及諸如Q反等寄存器輸出。當(dāng)然，本發(fā)明包括多種等同物，例如在輸出后串聯(lián)添加兩個反相器以獲得相同的輸出。本發(fā)明包括相關(guān)領(lǐng)域的普通技術(shù)人員容易想到的這些和其他等同物。
在其權(quán)利要求中，被表達為用于執(zhí)行特定功能的裝置的元件意圖包括執(zhí)行該功能的任何方式，例如a)執(zhí)行該功能的電路元件組合，或b)任何形式的軟件與用于執(zhí)行該軟件來執(zhí)行該功能的適當(dāng)電路，所述軟件包括固件、微代碼等等。由這些權(quán)利要求限定的本發(fā)明基于這樣的事實，即所記載的各種裝置提供的功能以這些權(quán)利要求要求的方式被組合在一起。因而，申請人認為可以提供那些功能的任何裝置都與這里示出的裝置等同。
返回圖1，標(biāo)號100總地指示可以應(yīng)用本發(fā)明的示例性鎖相環(huán)(PLL)系統(tǒng)。系統(tǒng)100包括輸入寄存器(input register)105、參考時鐘110、鎖相環(huán)(PLL)115、時鐘發(fā)生器120和傳入寄存器125。
輸入寄存器105包括D輸入、時鐘輸入，和Q輸出。傳入寄存器125包括D輸入、時鐘輸入，和Q輸出。
到系統(tǒng)100的輸入在信號通信中與輸入寄存器105的D輸入連接。到系統(tǒng)100的輸入用于接收非同步數(shù)據(jù)。
參考時鐘110的輸出在信號通信中與輸入寄存器105的時鐘輸入、PLL 115的輸入以及時鐘發(fā)生器120的第一輸入連接。參考時鐘110的輸出這里也稱為“1x_CLK_IN”和“原始參考時鐘”。PLL 115的輸出在信號通信中與時鐘發(fā)生器120的第二輸入連接。PLL 115的輸出這里也稱為N*CLK_IN。
輸入寄存器105的Q輸出在信號通信中與傳入寄存器(incomingregister)125的D輸入連接。傳入寄存器125的Q輸出繼續(xù)到與系統(tǒng)100有關(guān)的進一步處理。所述進一步處理由進一步處理塊199總地指示。
時鐘發(fā)生器120的第一輸出(1x_CLK_OUT)在信號通信中與傳入寄存器125的時鐘輸入連接，并且繼續(xù)到進一步處理(進一步處理器塊199)。
時鐘發(fā)生器120的第二到第N輸出(2x_CLK_OUT到Nx_CLKO_UT)繼續(xù)到進一步處理(進一步處理塊199)。時鐘發(fā)生器120的第二到第N輸出與時鐘發(fā)生器的第一輸(1x_CLK_OUT)出一致/鎖定。
為了說明和清楚的目的，下面的描述假設(shè)高頻時鐘(N*CLK_IN)以輸入?yún)⒖紩r鐘(1x_CLK_IN)的頻率的6倍操作，以便容易描述(因此N＝6)。但是，應(yīng)當(dāng)理解，本發(fā)明并不限于前述時鐘速率、其倍數(shù)以及頻率比，因此，在維持本發(fā)明的精神的同時，根據(jù)本發(fā)明也可以采用其他時鐘速率、其倍數(shù)和頻率比。
DATA_IN數(shù)據(jù)以1x_CLK_IN被時鐘驅(qū)動。應(yīng)當(dāng)理解，雖然DATA_IN被示為從簡單個寄存器輸出，但是它也可以從利用輸入?yún)⒖?參考時鐘120)被時鐘驅(qū)動的任何其他元件(包括但不限于模數(shù)轉(zhuǎn)換器(ADC))輸出。由于進一步處理塊199中的邏輯在其操作中需要較高頻，因此PLL 115被用來創(chuàng)建高頻時鐘(N*CLK_IN)。高頻時鐘(N*CLK_IN)和原始參考時鐘(1x_CLK_IN)被饋送到時鐘發(fā)生器120以便正確地定相輸出時鐘1x_CLK_OUT、2x_CLK_OUT，...，Nx_CLK_OUT，等等。時鐘發(fā)生器120的目的是將其輸出時鐘鎖定和定相到1x_CLK_IN參考，以及向傳入寄存器125提供正確的D以便對建立時間(setup time)進行時鐘驅(qū)動。眾所周知，某個“建立”條件需要被滿足，其中在“D”輸入(在此情形下是傳入寄存器125的“D”輸入)處提供的數(shù)據(jù)在時鐘(在此情形下是1x_CLK_OUT)到達之前保持最短時間的穩(wěn)定。由于來自1x_CLK_OUT的抖動幅度大到足夠有時違反了傳入寄存器125的“建立時間”，因此相對于輸入數(shù)據(jù)DATA_IN，傳入寄存器125的QSYNC輸出中將會有數(shù)據(jù)差錯。為了防止違反傳入寄存器125的建立時間，1x_CLK_OUT相對于參考1x_CLK_IN在相位上延遲了一個量，以便保證滿足傳入寄存器的建立需要。
轉(zhuǎn)到圖2，其更詳細地示出了圖1的時鐘發(fā)生器120。再轉(zhuǎn)到圖4，標(biāo)號400總地指示圖1的系統(tǒng)100中的信號的示例性時序圖。
時鐘發(fā)生器120包括同步器205和時鐘發(fā)生器狀態(tài)機210。同步器205包括第一寄存器205A、第二寄存器205B和第三寄存器205C。第一寄存器205A、第二寄存器205B和第三寄存器205C中的每一個都具有D輸入、時鐘輸入、復(fù)位輸入，和Q輸出。由于第二寄存器205B和第三寄存器205C的復(fù)位輸入對于本發(fā)明的描述來說不是關(guān)鍵的，因此它們在圖2中沒有示出。時鐘發(fā)生器狀態(tài)機210包括C輸入、時鐘輸入，和多個輸出。
原始參考時鐘(1x_CLK_IN)被輸入同步器205，具體而言，被輸入第一寄存器205A的時鐘輸入。第一寄存器205A的D輸入在信號通信中與正輸入電壓連接。第一寄存器205A的Q輸出在信號通信中與第二寄存器205B的D輸入連接。第二寄存器205B的Q輸出在信號通信中與第三寄存器205C的D輸入連接。
高頻時鐘(N*CLK_IN)被輸入到同步器，具體而言，被輸入到第一寄存器205A的復(fù)位輸入、第二寄存器205B的時鐘輸入，并且在被反相器299反向之后輸入到第三寄存器205C的時鐘輸入。高頻時鐘(N*CLK_IN)還被輸入到時鐘發(fā)生器狀態(tài)機210的時鐘輸入。第三寄存器205C的Q輸出在信號通信中與時鐘發(fā)生器狀態(tài)機210的C輸入連接。
同步器205被用作控制時鐘發(fā)生器狀態(tài)機210的輸入。在圖2所示的具體實現(xiàn)中，同步器205包括多個觸發(fā)器277和一個反相器278。但是，應(yīng)當(dāng)理解，這里示出和描述的同步器205是說明性的，因此在維持本發(fā)明的精神的同時，根據(jù)本發(fā)明也可采用具有其他配置和其中的元件的其他同步器。
同步器205的目的是創(chuàng)建相對于高頻時鐘(N*CLK_IN)的同步輸入時鐘信號，用于饋送到時鐘發(fā)生器狀態(tài)機210以便允許定相和鎖定。注意，PLL 115中的內(nèi)部除法器被設(shè)置為與時鐘發(fā)生器120中的除法器相同的比率(在本示例中N＝6，但是N可以等于比2大的任何數(shù))。因此，時鐘發(fā)生器狀態(tài)機210的輸出時鐘頻率將不會相對于輸入?yún)⒖紩r鐘(1x_CLK_IN)110漂移。由于PLL響應(yīng)的時間抖動，依賴于PLL響應(yīng)的瞬時相位抖動，N*CLK_IN相對于1x_CLK_IN有3種可能情況。這三種情況如下提前，其中N*CLK_IN領(lǐng)先1x_CLK_IN；落后，其中N*CLK_IN滯后于1x_CLK_IN；以及準時，其中N*CLK_IN與1x_CLK_IN嚴格合拍。這3種情況都在圖4中示出。
在“穩(wěn)定狀態(tài)”情況下，當(dāng)發(fā)生“提前”、“落后”或“準時”情況時，狀態(tài)機將處于狀態(tài)6或1。否則，狀態(tài)機將跳到狀態(tài)1以對自身重定相。這就是為什么在圖3的狀態(tài)圖中，在狀態(tài)1和2之間以及狀態(tài)6和1之間都沒有“/C”跳約束的原因。狀態(tài)機中的“C”是來自圖2的同步輸入時鐘脈沖。狀態(tài)機具有內(nèi)置的“故意溢出或OK區(qū)”，使得兩個時鐘寬度或更小的量級的抖動將不會導(dǎo)致狀態(tài)機對自身重定相。最后，在穩(wěn)定狀態(tài)下，希望狀態(tài)機210在最初對ASIC加電時的初始同步之后，從狀態(tài)1行進到狀態(tài)6，并在沒有曾經(jīng)重同步的情況下重復(fù)。應(yīng)當(dāng)理解，雖然本發(fā)明被描述為具有兩個時鐘寬度或更小的“OK區(qū)”(在該區(qū)期間，狀態(tài)機將不自身重定相)，但本發(fā)明并不限于該精確約束，因此，在維持本發(fā)明的精神的同時，本發(fā)明也可采用其他時鐘寬度。
同步器信號A、B和C示出了同步器205在與1x_CLK_IN信號同步時的內(nèi)部行為。通常，人們將直接使用同步器205的輸出來控制時鐘發(fā)生器狀態(tài)機210。但是，通過觀察時序圖，注意到即使每6個N*CLK_IN時鐘出現(xiàn)一次1x_CLK_IN信號上升沿，來自同步器的信號C有時也會在5、6或7個時鐘周期增量處出現(xiàn)。通過仔細檢查時序圖，可以看出這是由于來自PLL 115的N*CLK_IN信號的時間抖動而造成的。依賴于N*CLK_IN的上升沿是領(lǐng)先還是滯后于1x_CLK_IN，來自同步器205的信號C可能被或可能不被延遲到N*CLK_IN的下一時鐘周期。這導(dǎo)致在同步器的信號C究竟在何時斷言(assert)這個問題上，出現(xiàn)兩個N*CLK_IN時鐘間隔的模糊。
本發(fā)明通過時鐘發(fā)生器狀態(tài)機210將其行為框限(frame)到時鐘同步器的信號C輸出，解決了這個問題。在本示例中，時鐘發(fā)生器狀態(tài)機210被設(shè)置為除以6計數(shù)器。轉(zhuǎn)到圖3，時鐘發(fā)生器狀態(tài)機210的狀態(tài)圖總地由標(biāo)號300指示。雖然時鐘發(fā)生器狀態(tài)機的狀態(tài)的布置以環(huán)狀配置示出，但是應(yīng)當(dāng)理解，該狀態(tài)布置可以使用其他布置來實現(xiàn)。例如，時鐘發(fā)生器狀態(tài)機210的狀態(tài)布置可以是任何重復(fù)狀態(tài)序列。如果時鐘發(fā)生器120在信號C斷言時處于無效的框限狀態(tài)，則狀態(tài)機210將跳到狀態(tài)1，否則，狀態(tài)機210到達環(huán)中的下一狀態(tài)。當(dāng)在N*CLK_IN高頻信號中存在相對于1x_CLK_IN參考信號的滯后時，信號C在狀態(tài)6期間斷言。為了防止時鐘發(fā)生器狀態(tài)機210在此情形下錯誤地跳到狀態(tài)1，時鐘發(fā)生器狀態(tài)機210被編程為在狀態(tài)6期間不重框限(reframe)。這是因為狀態(tài)6和狀態(tài)1都是信號C斷言信號的有效狀態(tài)。
應(yīng)當(dāng)理解，在禁止重同步方面，本發(fā)明的實現(xiàn)并不限于與時鐘發(fā)生器狀態(tài)機相關(guān)聯(lián)的多個狀態(tài)中的第一和最后狀態(tài)(見圖3)，因此，在維持本發(fā)明的精神的同時，本發(fā)明也包括相對于一組相鄰狀態(tài)中(這一組相鄰狀態(tài)又在所述多個狀態(tài)中)的任何狀態(tài)，禁止重同步。相鄰狀態(tài)的組可以包括兩個或更多相鄰狀態(tài)。
注意，在初始啟動期間，在N*CLK_IN領(lǐng)先于1x_CLK_IN的情況下，狀態(tài)機210有可能處于狀態(tài)6。這代表了這樣的情況，其中狀態(tài)機210從理想狀態(tài)偏移了一個狀態(tài)。由于這些信號領(lǐng)先或滯后的可能性是50％，因此狀態(tài)機210幾乎立刻在正確的方向上重同步自身，并且此后就是準確的。
轉(zhuǎn)到圖5，在用于生成多個輸出時鐘信號的時鐘發(fā)生器中，標(biāo)號500總地指示用于在存在從鎖相環(huán)(PLL)提供給時鐘發(fā)生器的抖動輸入時鐘的情況下，將時鐘發(fā)生器同步到輸入?yún)⒖紩r鐘的示例性流程圖。時鐘發(fā)生器和PLL每個都具有比率相同的除法器。
輸入?yún)⒖紩r鐘和抖動輸入時鐘被接收(步驟505)。從輸入?yún)⒖紩r鐘和抖動輸入時鐘，生成相對于抖動輸入時鐘的同步輸入時鐘信號(步驟510)。步驟505和510由時鐘同步器205執(zhí)行。此后的步驟由時鐘發(fā)生器狀態(tài)機210執(zhí)行。
接收同步輸入時鐘信號和抖動輸入時鐘，通過使用抖動輸入時鐘來與同步輸入時鐘信號同步(步驟515)。同步之后，有可能必須執(zhí)行重同步。因此，確定是否將執(zhí)行重同步操作(步驟520)。當(dāng)同步輸入時鐘信號的斷言發(fā)生在一組相鄰狀態(tài)中(這一組相鄰狀態(tài)又在多個有序狀態(tài)中)的任何狀態(tài)期間，并且抖動輸入時鐘具有最大到預(yù)定的最大數(shù)量時鐘寬度的抖動時，重同步操作被禁止(步驟525)。否則，當(dāng)同步輸入時鐘信號的斷言發(fā)生在不在一組相鄰狀態(tài)中(這一組相鄰狀態(tài)又在多個有序狀態(tài)中)的任何狀態(tài)期間，并且/或者抖動輸入時鐘不是具有最大到預(yù)定最大數(shù)量時鐘寬度的抖動時，執(zhí)行重同步操作(步驟530)。
基于這里的教導(dǎo)，本領(lǐng)域的普通技術(shù)人員可以很容易地確定本發(fā)明的這些和其他特征和優(yōu)點。應(yīng)當(dāng)理解，本發(fā)明的教導(dǎo)可以以各種形式的硬件、軟件、固件、專用處理器或其組合來實現(xiàn)。
本發(fā)明的教導(dǎo)最好被實現(xiàn)為硬件和軟件的組合。此外，軟件被優(yōu)選地實現(xiàn)為有形地體現(xiàn)在程序存儲單元上的應(yīng)用程序。應(yīng)用程序可以被上載到包括任何適當(dāng)體系結(jié)構(gòu)的機器并被該機器執(zhí)行。優(yōu)選地，在具有諸如一個或多個中央處理單元(“CPU”)、隨機訪問存儲器(“RAM”)和輸入/輸出(“I/O”)接口之類的硬件的計算機平臺上實現(xiàn)所述機器。計算機平臺還可以包括操作系統(tǒng)和微指令代碼。這里描述的各種處理和功能可以是可以由CPU執(zhí)行的微指令代碼的一部分或應(yīng)用程序的一部分，或它們的任意組合。此外，各種其他外圍單元可以連接到計算機平臺，例如另外的數(shù)據(jù)存儲單元和打印單元等。
還應(yīng)當(dāng)理解，因為優(yōu)選地在軟件中實現(xiàn)附圖中描述的構(gòu)成系統(tǒng)組件和方法中的一些，因此系統(tǒng)組件或處理功能塊之間的實際連接可能依賴于本發(fā)明被編程的方式而有所不同?；谶@里的教導(dǎo)，本領(lǐng)域的普通技術(shù)人員將能夠想到本發(fā)明的這些和類似的實現(xiàn)或配置。
雖然這里參考附圖描述了說明性實施例，但是應(yīng)當(dāng)理解，本發(fā)明并不限于那些精確的實施例，在不脫離本發(fā)明的范圍或精神的情況下，本領(lǐng)域的普通技術(shù)人員可以實現(xiàn)其中的各種改變和修改。所有這些改變和修改都應(yīng)被包括在所附權(quán)利要求書列出的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種時鐘發(fā)生器，包括同步器(205)，用于接收輸入?yún)⒖紩r鐘和抖動輸入時鐘，以及用于從所述輸入?yún)⒖紩r鐘和抖動輸入時鐘生成相對于所述抖動輸入時鐘的同步輸入時鐘信號；以及時鐘發(fā)生器狀態(tài)機(210)，用于接收所述同步輸入時鐘信號和所述抖動輸入時鐘，用于使用所述抖動輸入時鐘來與所述同步輸入時鐘信號同步，以及用于當(dāng)所述抖動輸入時鐘具有最大到預(yù)定最大數(shù)量的時鐘寬度的抖動時，禁止重同步操作。
2.如權(quán)利要求1所述的裝置，其中，所述時鐘發(fā)生器狀態(tài)機(210)還用于在內(nèi)部提供具有多個有序狀態(tài)的重復(fù)狀態(tài)序列，所述多個有序狀態(tài)的數(shù)量等于所述時鐘發(fā)生器和鎖相環(huán)的除法器的比率，并且每個狀態(tài)對應(yīng)于多個輸出時鐘信號中的相應(yīng)一個，并且其中，當(dāng)所述同步輸入時鐘信號的斷言發(fā)生在所述多個有序狀態(tài)中的一組相鄰狀態(tài)中的任意狀態(tài)期間，并且所述抖動輸入時鐘具有最大到所述預(yù)定最大數(shù)量的時鐘寬度的抖動時，所述重同步操作被禁止，其中所述一組相鄰狀態(tài)包括至少兩個相鄰狀態(tài)。
3.如權(quán)利要求2所述的裝置，其中，所述時鐘發(fā)生器狀態(tài)機(210)當(dāng)所述同步輸入時鐘信號的斷言對應(yīng)于無效框限狀態(tài)時，行進到所述多個有序狀態(tài)中的第一狀態(tài)，并且當(dāng)所述同步輸入時鐘信號的斷言對應(yīng)于有效框限狀態(tài)時，行進到所述多個有序狀態(tài)中的下一狀態(tài)。
4.如權(quán)利要求2所述的裝置，其中，所述多個有序狀態(tài)被布置為環(huán)狀配置。
5.如權(quán)利要求1所述的裝置，其中，所述抖動輸入時鐘是由鎖相環(huán)從所述輸入?yún)⒖紩r鐘導(dǎo)出的。
6.如權(quán)利要求5所述的裝置，其中，所述鎖相環(huán)包括內(nèi)部時鐘除法器，并且所述鎖相環(huán)的內(nèi)部時鐘除法器信號是從所述鎖相環(huán)外部不能觀察或獲得的信號。
7.如權(quán)利要求1所述的裝置，其中，所述時鐘發(fā)生器狀態(tài)機(210)包括用于接收所述抖動輸入時鐘的時鐘輸入、用于接收所述同步輸入時鐘信號的數(shù)據(jù)輸入，以及多個輸出，所述多個輸出中的每一個用于分別輸出與所述輸入?yún)⒖紩r鐘同相的多個輸出時鐘信號中的一個。
8.如權(quán)利要求1所述的裝置，其中，所述抖動輸入時鐘的頻率比所述輸入?yún)⒖紩r鐘的頻率高。
9.一種時鐘發(fā)生器方法，包括以下步驟從鎖相環(huán)(PLL)接收(505)輸入?yún)⒖紩r鐘和抖動輸入時鐘；從所述輸入?yún)⒖紩r鐘和抖動輸入時鐘生成(510)相對于所述抖動輸入時鐘的同步輸入時鐘信號；使用所述抖動輸入時鐘來與所述同步輸入時鐘信號同步(515)；以及當(dāng)所述抖動輸入時鐘具有最大到預(yù)定最大數(shù)量的時鐘寬度的抖動時，禁止(525)重同步操作。
10.如權(quán)利要求9所述的方法，還包括以下步驟在內(nèi)部提供具有多個有序狀態(tài)的重復(fù)狀態(tài)序列，所述多個有序狀態(tài)的數(shù)量等于所述時鐘發(fā)生器和所述鎖相環(huán)的除法器的比率，并且每個狀態(tài)對應(yīng)于多個輸出時鐘信號中的相應(yīng)一個，并且其中，當(dāng)所述同步輸入時鐘信號的斷言發(fā)生在所述多個有序狀態(tài)中的一組相鄰狀態(tài)中的任意狀態(tài)期間，并且所述抖動輸入時鐘具有最大到所述預(yù)定最大數(shù)量的時鐘寬度的抖動時，所述重同步操作被禁止，其中所述一組相鄰狀態(tài)包括至少兩個相鄰狀態(tài)。
11.如權(quán)利要求10所述的方法，還包括以下步驟當(dāng)所述同步輸入時鐘信號的斷言對應(yīng)于無效框限狀態(tài)時，行進到所述多個有序狀態(tài)中的第一狀態(tài)；以及當(dāng)所述同步輸入時鐘信號的斷言對應(yīng)于有效框限狀態(tài)時，行進到所述多個有序狀態(tài)中的下一狀態(tài)。
12.如權(quán)利要求10所述的方法，其中，所述多個有序狀態(tài)被布置為環(huán)狀配置。
13.如權(quán)利要求9所述的方法，其中，所述抖動輸入時鐘是由所述鎖相環(huán)從所述輸入?yún)⒖紩r鐘導(dǎo)出的。
14.如權(quán)利要求13所述的方法，其中，所述鎖相環(huán)包括內(nèi)部時鐘除法器，所述鎖相環(huán)的內(nèi)部時鐘除法器信號是從所述鎖相環(huán)外部不能觀察或獲得的信號。
15.如權(quán)利要求9所述的方法，其中，所述抖動輸入時鐘的頻率比所述輸入?yún)⒖紩r鐘的頻率高。
全文摘要
在用于生成多個輸出時鐘信號的時鐘發(fā)生器中，提供了一種用于在存在從PLL提供給時鐘發(fā)生器的抖動輸入時鐘時，將時鐘發(fā)生器同步到輸入?yún)⒖紩r鐘的裝置和方法。時鐘發(fā)生器和PLL每個都具有比率相同的除法器。該裝置包括同步器(205)和狀態(tài)機(210)。同步器接收輸入?yún)⒖紩r鐘和抖動輸入時鐘，以及從輸入?yún)⒖紩r鐘和抖動輸入時鐘生成相對于抖動輸入時鐘的同步輸入時鐘信號。狀態(tài)機接收同步輸入時鐘信號和抖動輸入時鐘，使用抖動輸入時鐘來與同步輸入時鐘信號同步，并且當(dāng)抖動輸入時鐘具有最大到預(yù)定最大數(shù)量的時鐘寬度的抖動時禁止重同步操作。
文檔編號G06F1/08GK1954492SQ200580015218
公開日2007年4月25日 申請日期2005年5月5日 優(yōu)先權(quán)日2004年5月13日
發(fā)明者格布里爾·阿爾佛雷德·艾德 申請人:湯姆遜許可證公司