專利名稱：電源管理的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路領(lǐng)域，尤其涉及一種用于管理電子電路功耗的方法和裝置。
背景技術(shù)：
由于能量消耗指示了便攜式系統(tǒng)的電池壽命，所以在便攜式電池供電的電子設(shè)備中的能量有效系統(tǒng)設(shè)計已經(jīng)日益變得重要，并且這對于消費市場中任何產(chǎn)品的成功來說是至關(guān)重要的性能量度。因此，電源管理就成為系統(tǒng)基礎(chǔ)結(jié)構(gòu)中不可缺少的一部分。
動態(tài)電源管理(DPM)是一種設(shè)計方法學，其能夠?qū)τ糜谀芰炕蚬β视行в嬎愕南到y(tǒng)進行動態(tài)配置或重配置。由L.Benini，A.Boglio1o和G.de Micheli在2000年6月的IEEE Transactions on VLSIsystems，Vol.8，No.3，“A Survey of Design Techniques forSystem-Level Dynamic Power Management(系統(tǒng)級動態(tài)電源管理的設(shè)計技術(shù)調(diào)查)”中公開了幾種DPM技術(shù)。這些技術(shù)包含切斷或“減慢”系統(tǒng)的空閑部分，為了能量效率而動態(tài)地交換系統(tǒng)性能。DPM技術(shù)提供了通過將單獨的系統(tǒng)部件性能調(diào)整成變化的工作負荷而優(yōu)化并控制系統(tǒng)能量的方法。
在具有動態(tài)變化的工作負荷的系統(tǒng)中，即，在不必在整個時間內(nèi)輸送峰值性能或最高性能的系統(tǒng)中，可以控制電壓和時鐘頻率來優(yōu)化系統(tǒng)的功耗。這稱為動態(tài)電壓和頻率縮放(DVFS)。
關(guān)于這種系統(tǒng)，文獻中已經(jīng)提出了許多技術(shù)，縮放電壓和頻率主要取決于性能需求。例如，在D.Son，C.Yu和H.Kim的“Dynamic VoltageScaling on MPEG Decoding(對MPEG解碼的動態(tài)電壓縮放)”中，提出了一種基于應(yīng)用的技術(shù)，在該技術(shù)中，根據(jù)該應(yīng)用的解碼性能調(diào)整電壓和頻率。
在系統(tǒng)用于以高并行度處理數(shù)據(jù)流時，例如圖像數(shù)據(jù)流，可以利用單指令多數(shù)據(jù)(SIMD)處理器。SIMD處理器采用數(shù)據(jù)流的并行操作，以允許較低的操作頻率和存儲定位，其翻譯成與對相同數(shù)據(jù)流操作的單指令單數(shù)據(jù)處理器相比較低的功耗。

發(fā)明內(nèi)容
盡管SIMD處理器與單指令單數(shù)據(jù)處理器相比需要更少的功率，但還是希望進一步節(jié)約能量。
因此，本發(fā)明的一個目的是提供一種用于單指令多數(shù)據(jù)(SIMD)處理器結(jié)構(gòu)的電源管理技術(shù)，其能夠進一步降低功耗。
根據(jù)本發(fā)明的第一方面，提供一種用于處理數(shù)據(jù)向量流的SIMD處理器結(jié)構(gòu)，該結(jié)構(gòu)包括一個包含多個處理器的處理器陣列，每個處理器都適于處理各個向量中的數(shù)據(jù)元，具有第一頻率的局部時鐘信號控制處理器陣列的操作；控制處理器，其適于控制SIMD處理器結(jié)構(gòu)的操作，并且產(chǎn)生同步信號以使處理器陣列的操作與數(shù)據(jù)向量流同步，具有第二頻率的局部時鐘信號控制該控制處理器的操作；以及電源管理裝置，用于響應(yīng)于控制處理器產(chǎn)生的同步信號來調(diào)整局部時鐘信號的頻率，從而使SIMD處理器結(jié)構(gòu)的功耗最小。
根據(jù)本發(fā)明的第二方面，提供一種最小化SIMD處理器結(jié)構(gòu)功耗的方法，SIMD處理器結(jié)構(gòu)適于處理數(shù)據(jù)向量流，該SIMD處理器結(jié)構(gòu)包括具有多個處理器的處理器陣列，每個處理器都適于處理每個數(shù)據(jù)向量中的數(shù)據(jù)元，具有第一頻率的局部時鐘信號控制處理器陣列的操作；以及控制處理器，適于控制SIMD處理器結(jié)構(gòu)的操作，并且產(chǎn)生同步信號以使處理器陣列的操作與數(shù)據(jù)向量流同步，具有第二頻率的局部時鐘信號控制該控制處理器的操作；該方法包括響應(yīng)于控制處理器產(chǎn)生的同步信號調(diào)整局部時鐘信號的頻率。


為了更好地理解本發(fā)明，同時為了更清楚地示出其如何實施，現(xiàn)在將附圖中的例子作為參考，其中圖1是根據(jù)本發(fā)明的單指令多數(shù)據(jù)處理器結(jié)構(gòu)的框圖。
圖2是說明在有效處理周期和空閑處理周期之間關(guān)系的時序圖。
圖3是根據(jù)本發(fā)明的處理器電源管理決的功能圖。
圖4是向量速率變化檢測塊的功能圖。
圖5是任務(wù)變化檢測塊的功能圖。
圖6是根據(jù)本發(fā)明的用于調(diào)節(jié)每個組中電壓和頻率的電路的框圖。
圖7示出了根據(jù)本發(fā)明的用于處理器結(jié)構(gòu)的頻率合成器的一個實施。
圖8示出了根據(jù)本發(fā)明的用于處理器結(jié)構(gòu)的頻率合成器的一個可替換實施。
具體實施例方式
如上所述，單指令多數(shù)據(jù)處理器的一個應(yīng)用是基于向量的信號處理應(yīng)用(例如用于處理視頻流)。已知SIMD處理器結(jié)構(gòu)對低級像素處理是有效的。盡管SIMD處理器由于時鐘選通以及并行處理的固有優(yōu)點而具有良好的功耗，但通過智能地控制處理器結(jié)構(gòu)的電壓和頻率可以進一步大大節(jié)約能量。
圖1示出了根據(jù)本發(fā)明的SIMD處理器結(jié)構(gòu)2。該處理器結(jié)構(gòu)2包括具有N+1個處理部件(PE)的線性處理器陣列4。輸入到處理器結(jié)構(gòu)2的數(shù)據(jù)流經(jīng)過輸入預(yù)處理器6，其收集數(shù)據(jù)并將數(shù)據(jù)預(yù)處理成適當?shù)南蛄扛袷剑瑢⑵浼虞d在輸入向量緩沖器8中。存儲在緩沖器8中的向量被并行讀出到處理器陣列4中。
一旦處理器陣列4已經(jīng)處理了向量，向量就被傳送到工作向量存儲器10。如果需要，通過處理算法，工作向量存儲器10可以將向量數(shù)據(jù)傳送回到陣列4中，用于進一步的處理。
一旦陣列4完全地處理了向量，就并行地將向量加載在輸出向量緩沖器12中。輸出后處理器14讀出處理過的向量數(shù)據(jù)，將向量數(shù)據(jù)處理成適當?shù)臄?shù)據(jù)流，用于從結(jié)構(gòu)2中發(fā)出。
SIMD處理器中的計算典型地是向量(線)級流水線，即，當輸入預(yù)處理器6收集“下一個”向量的數(shù)據(jù)實體并對其進行預(yù)處理時，線性處理器陣列4作用于“當前”向量。同時，輸出后處理器14處理“前一個”向量的數(shù)據(jù)實體，用于發(fā)出。
在處理器結(jié)構(gòu)2中，提供全局控制處理器16以控制塊之間的同步。需要輸入預(yù)處理器6通知全局控制處理器16新向量到達，全局控制處理器16通知輸出后處理器14完成了對向量的處理。
圖2是示出典型信號處理任務(wù)時序的時序圖。輸入向量的到達(in_ready/new_vector)發(fā)信號通知啟動執(zhí)行算法。處理完成(out_ready)告知輸出后處理器14繼續(xù)輸出流動。等候信號表示線性處理器陣列4空閑時的周期。
如在傳統(tǒng)SIMD處理器中那樣，全局控制處理器16負責從程序存儲器18中提取指令或程序，并且對該指令進行解碼，并將其發(fā)送到線性處理器陣列4中。全局控制處理器16包括用于負責使線性處理器陣列4中的處理任務(wù)同步的同步塊20。
值得注意的是，為了易于說明，省略了全局控制處理器16和輸入預(yù)處理器6之間的連接、線性處理器陣列4和輸出后處理器14之間的連接。
根據(jù)本發(fā)明，可以通過將處理器結(jié)構(gòu)2的部件分成組，以及通過響應(yīng)于處理器結(jié)構(gòu)內(nèi)產(chǎn)生的同步信號單獨控制每個組的電壓和時鐘頻率而實現(xiàn)能量節(jié)省。
圖1中示出了四個組?？梢岳斫?，處理器結(jié)構(gòu)2可以分成比四個組更多或更少的組，每個組中可以包括結(jié)構(gòu)2的不同部件。
第一組22包括輸入預(yù)處理器6和輸入向量緩沖器8。當該組與處理器結(jié)構(gòu)2的外部環(huán)境相連時，環(huán)境指示了該組的時鐘頻率，并因此指示了電壓。
第二組24包括輸出后處理器14和輸出向量緩沖器12。再次，當該組與處理器結(jié)構(gòu)2的外部環(huán)境相連時，環(huán)境指示了其時鐘頻率，并因此指示了電壓。
第三組26包括線性處理器陣列4和工作向量存儲器10，第四組28包括全局控制處理器16和程序存儲器18。
可替換地，線性處理器陣列4、工作向量存儲器10、全局控制處理器16和程序存儲器18可以放在單獨的組中。
當SIMD處理機(線性處理陣列4)與處理器結(jié)構(gòu)2的外部環(huán)境分離時，線性處理陣列4可被控制以利于電源管理。特別地，第三和第四組26、28中的部件對于環(huán)境可以以不同的時鐘頻率操作，可以以彼此不同的時鐘頻率操作，以便獲得最佳的能量實施。
在全局控制處理器16中提供一個電源管理電路30，用于確定每個可控組(即，在該說明性實施例中為第三和第四組26、28)的適當時鐘頻率，以及因此調(diào)整它們各自的時鐘頻率和電壓。
根據(jù)本發(fā)明的一個優(yōu)選實施例，為了減少將電源管理方案實施成SIMD處理器結(jié)構(gòu)所需的附加硬件，全局控制處理器16中固有的任務(wù)同步用于產(chǎn)生電源管理電路30所需的信息。
通過允許應(yīng)用碼的動態(tài)關(guān)于向量傳送率而被識別，并因此可以導出動態(tài)電壓和頻率縮放(DVFS)的量度，同步電路20易于四個組22、24、26和28的獨立操作。
根據(jù)本發(fā)明的動態(tài)電壓和頻率縮放(DVFS)方案基本上可以隨時間啟動應(yīng)用負載的分配，而不影響處理器結(jié)構(gòu)2的性能，但卻能夠降低功耗。
例如，根據(jù)本發(fā)明的DVFS方案可以減少圖2所示處理周期的空閑時間。
圖3示出了根據(jù)本發(fā)明的處理器電源管理電路30的功能圖。
電源管理塊30包括用于計算處理周期空閑部分的平均長度的計算塊32、用于檢測向量提供給處理器結(jié)構(gòu)2的速率變化的檢測塊34和用于計算特定組的新電壓和頻率設(shè)定的第二計算決36。
第一計算塊32接收等候信號(如圖2所示)和表示一個新向量進入處理器結(jié)構(gòu)2的信號。接著，塊32計算N個向量周期上的空閑部分的平均長度。數(shù)學上，其可以表示為tavidle＝∑tidle/N塊32的輸出，N個向量周期上的空閑部分的平均長度被提供給第二計算塊36。
檢測塊34也接收表示一個新向量進入處理器結(jié)構(gòu)2的信號，并且確定該向量速率是否已經(jīng)提高或降低。檢測塊34的輸出是表示向量速率量提高或降低的信號，其提供給第二計算塊36。
第二計算塊36接收第一計算塊32的輸出、檢測塊34的輸出、表示處理器結(jié)構(gòu)2執(zhí)行的任務(wù)變化以及該組的默認設(shè)定的信號。
在該說明性實施例中，將電壓作為時鐘頻率的函數(shù)?？梢岳斫猓谝粋€真實系統(tǒng)中，可以存在其他確定電壓的因數(shù)。
這里，組的默認設(shè)定是當時鐘頻率在其最大值時f0＝fmax；V0＝g(f0)＝g(fmax)其中g(shù)()是函數(shù)。
然后，第二計算塊36根據(jù)tavidle并根據(jù)向量周期tvectorperiod的長度計算一個新的操作條件，如下所示fi＝h(tavidle，tvectorperiod)；Vi＝g(fi)其中h()是函數(shù)。
塊36輸出新的操作時鐘頻率和電壓。
如果task_change信號表示處理器結(jié)構(gòu)2執(zhí)行的任務(wù)發(fā)生變化，則第二計算塊必須將操作條件重置為默認值fj＝fmax；Vj＝g(fmax)如果檢測塊34的輸出表示系統(tǒng)處理向量的速率發(fā)生了變化，則該組的時鐘頻率必須根據(jù)下面的式子進行調(diào)整fi＝fi-1+Δ；Vi＝g(fi)如果向量速率增加fi＝fi-1-Δ；Vi＝g(fi)如果向量速率降低其中Δ表示向量速率變化的大小。
圖4示出了向量速率變化檢測塊34的功能圖。塊34包括用于測量連續(xù)in_ready/new_vector事件之間時間間隔的單元38，這個時間間隔用B表示；延遲單元40；用于存儲前一個向量時間間隔的鎖存器42，這個時間間隔用A表示；以及用于比較A和B以確定向量速率是否發(fā)生變化的單元44。
當B＜A時，向量速率增加，用rate_change信號中的標記C表示。當B＞A時，向量速率降低，用rate_change信號中的標記D表示。
由于連續(xù)的in_ready/new_vector和等候向量事件之間的循環(huán)計數(shù)直接與算法的復(fù)雜性有關(guān)，所以通過監(jiān)視每個向量算法完成的瞬間可以自動檢測任務(wù)變化。比較循環(huán)計數(shù)和前一個平均值表示是否已經(jīng)發(fā)生了任務(wù)變化。
圖5示出了任務(wù)變化檢測塊的功能圖。該塊包括用于測量完成一個任務(wù)所采用的循環(huán)時間或次數(shù)的單元46，該循環(huán)時間或數(shù)量等于接收wait_vector信號和下一個new_vector信號之間的循環(huán)時間或次數(shù)。這個時間用F表示。該塊進一步包括用于存儲前一個任務(wù)時間的鎖存器48，用E表示。單元50將E和F之差的大小(用G表示)與閾值T相比較。如果E和F之差的大小超過閾值T，即，如果完成一個任務(wù)花費的時間比完成另一個任務(wù)花費的時間足夠長，則確定已經(jīng)發(fā)生了任務(wù)變化，用信號G(task_change)表示。
上述的例外(即，任務(wù)和向量速率變化)典型地在應(yīng)用響應(yīng)于事件時發(fā)生，例如，當一個感興趣的目標進入視線時，照相機在半空閑模式期間從以較低數(shù)據(jù)率執(zhí)行一個簡單任務(wù)切換到以較高數(shù)據(jù)率執(zhí)行一個復(fù)雜任務(wù)。
這里提出的電源管理技術(shù)可以用于能量關(guān)鍵性(power-critical)應(yīng)用，例如用于移動視頻、音頻或圖形處理平臺中。移動設(shè)備中同樣的SIMD處理器可以提供視頻電話功能，例如前端傳感器數(shù)據(jù)處理和與顯示相關(guān)的處理，或者游戲功能，例如圖形處理。
用于視頻電話和游戲功能而執(zhí)行的實際算法可以根據(jù)環(huán)境條件和所選的功能而動態(tài)地變化。通過修改處理器的操作條件(即，電壓和時鐘頻率)以匹配應(yīng)用要求，可以更有效地利用電池。
圖6是根據(jù)本發(fā)明的用于調(diào)節(jié)每個組中電壓和頻率的電路的框圖。
該電路包括頻率合成器52，其接收參考時鐘信號[fr]、頻率設(shè)定N、M和電源電壓Vs。利用頻率設(shè)定N、M，頻率合成器52根據(jù)參考時鐘信號[fr]產(chǎn)生用于所述組的時鐘信號[fc]。
該電路還包括電壓調(diào)節(jié)器54，其接收電源電壓Vs和電壓設(shè)定。這個電壓調(diào)節(jié)器54(其是DC/DC轉(zhuǎn)換器)在容許范圍內(nèi)產(chǎn)生電壓，下限由容許的噪聲容限設(shè)定，上限由所選的IC處理設(shè)定。電壓調(diào)節(jié)器54的輸出是用于所述組的電壓Vc。
圖7示出了根據(jù)本發(fā)明的用于處理器結(jié)構(gòu)的可控頻率合成器52的一個實施。這個可控頻率合成器基于傳統(tǒng)的相位/頻率鎖定環(huán)路(PLL/FLL)。該合成器包括第一和第二分頻器56和58、相位/頻率檢測器60、低通濾波器62和壓控振蕩器64。
第一分頻器56將時鐘參考信號[fr]除以頻率設(shè)定M，并將其輸出提供給相位/頻率檢測器60。第二分頻器58將該組的時鐘信號[fc]除以頻率設(shè)定N，并將其輸出提供給相位/頻率檢測器60。
相位/頻率檢測器60、低通濾波器62和壓控振蕩器64連接在一起，正如在傳統(tǒng)的鎖相環(huán)路中。壓控振蕩器64的輸出是該組時鐘信號[fc]。
原理上，當?shù)屯V波器62和壓控振蕩器64用模擬電路實現(xiàn)時，產(chǎn)生組時鐘信號[fc]的這個方法可以提供優(yōu)良的頻率分辨率。然而，片外部件的需要和PLL動態(tài)使其成為一種不太吸引人的方法。
圖8示出了根據(jù)本發(fā)明的用于處理器結(jié)構(gòu)的頻率合成器的可替換實施。這個合成器使用開環(huán)頻率合成(OLFS)技術(shù)，其克服了與圖7所示的頻率合成器相關(guān)的許多缺點。
這個合成器包括與周期計數(shù)器68和脈沖發(fā)生器70相連的環(huán)形振蕩器66。周期計數(shù)器68接收時鐘參考信號[fr]和由環(huán)形振蕩器66產(chǎn)生的頻率[fo]以產(chǎn)生周期信號P。脈沖發(fā)生器6 8接收[fo]、P和頻率設(shè)定M、N，并且產(chǎn)生兩倍于期望組頻率[fc]的信號。占空比校正器72校正脈沖發(fā)生器70生成的信號以提供組頻率[fc]。
這個頻率合成器關(guān)于處理器結(jié)構(gòu)2的操作利用下面的假設(shè)首先，適于動態(tài)電源管理的頻率不必具有高分辨率，其對于被控制的處理機足夠得到一個時鐘信號，該信號允許任務(wù)及時完成，不需要通過最優(yōu)化到最后的MHz/kHz范圍而獲得的額外能量節(jié)約；其次，由于處理機器被設(shè)計成具有已知的最高性能，因此可以將環(huán)形振蕩器的頻率設(shè)為這個最大值，電源管理期間必須的是分頻器，用于產(chǎn)生低頻組時鐘。
周期計數(shù)器68有助于建立參考時鐘信號[fr]和組時鐘信號[fc]之間的關(guān)系。在SIMD結(jié)構(gòu)中，參考時鐘信號[fr]可以是與外部環(huán)境連接的輸入/輸出時鐘信號。
因此，提供一種用于單指令多數(shù)據(jù)(SIMD)處理器結(jié)構(gòu)的電源管理技術(shù)，與現(xiàn)有技術(shù)的處理器結(jié)構(gòu)相比這可以降低功耗。
應(yīng)該注意的是，上述實施例用于說明本發(fā)明而非限制本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離如所附權(quán)利要求定義的本發(fā)明范圍的情況下，能夠設(shè)計出許多替換的實施例。在權(quán)利要求中，括號中的任何參考標記都不解釋為限制本發(fā)明。詞“包括”、“包含”及類似用語作為一個整體不排除任何權(quán)利要求或說明書中列出的那些元件或步驟之外的元件或步驟的存在。元件的單數(shù)引用不排除這種元件的復(fù)數(shù)引用，反之亦然。本發(fā)明可以通過包括一些不同元件的硬件并通過適當編程的計算機實現(xiàn)。在列舉若干裝置的權(quán)利要求中，這些裝置中的幾個可以用同一硬件項實施。在彼此不同的從屬權(quán)利要求記述了某些措施的唯一事實并不表示這些措施的組合就不能被有利地采用。
權(quán)利要求
1.用于處理數(shù)據(jù)向量流的SIMD處理器結(jié)構(gòu)，該結(jié)構(gòu)包括包括多個處理器的處理器陣列，每個處理器都適于處理每個向量中的數(shù)據(jù)元，處理器陣列的操作由具有第一頻率的局部時鐘信號控制；控制處理器，適于控制SIMD處理器結(jié)構(gòu)的操作，并且產(chǎn)生同步信號，以使處理器陣列的操作與數(shù)據(jù)向量流同步，控制處理器的操作由具有第二頻率的局部時鐘信號控制；以及電源管理裝置，用于響應(yīng)于控制處理器產(chǎn)生的同步信號調(diào)節(jié)局部時鐘信號的頻率，從而使SIMD處理器結(jié)構(gòu)的功耗最小。
2.如權(quán)利要求1所述的SIMD處理器結(jié)構(gòu)，其中處理器陣列和控制處理器所需的電壓取決于它們各自局部時鐘信號的頻率。
3.如權(quán)利要求1或2所述的SIMD處理器結(jié)構(gòu)，其中電源管理裝置適于分別調(diào)節(jié)局部時鐘信號的第一和第二頻率。
4.如前面任一項權(quán)利要求所述的SIMD處理器結(jié)構(gòu)，進一步包括多個電子部件，其中多個電子部件中的至少一個與處理器陣列或控制處理器成組，這樣使得至少一個部件的操作可以由與其成組的處理器陣列或控制處理器的各個局部時鐘頻率控制。
5.如權(quán)利要求4所述的SIMD處理器結(jié)構(gòu)，其中多個電子部件中的一個是工作向量存儲器，工作向量存儲器與處理器陣列成組。
6.如權(quán)利要求4或5所述的SIMD處理器結(jié)構(gòu)，其中多個電子部件中的一個是程序存儲器，該程序存儲器與控制處理器成組。
7.如權(quán)利要求4、5或6所述的SIMD處理器結(jié)構(gòu)，其中多個電子部件中的至少一個其他電子部件由具有第三頻率的時鐘信號控制。
8.如權(quán)利要求7所述的SIMD處理器結(jié)構(gòu)，其中第三頻率等于SIMD處理器結(jié)構(gòu)與環(huán)境相連時的時鐘信號的頻率。
9.如權(quán)利要求8所述的SIMD處理器結(jié)構(gòu)，其中至少一個其他部件是用于接收來自環(huán)境的數(shù)據(jù)向量的輸入預(yù)處理器或用于將輸出數(shù)據(jù)向量提供給環(huán)境的輸出后處理器。
10.如權(quán)利要求7所述的SIMD處理器結(jié)構(gòu)，其中響應(yīng)于控制處理器產(chǎn)生的同步信號調(diào)節(jié)第三頻率。
11.如權(quán)利要求10所述的SIMD處理器結(jié)構(gòu)，其中至少一個其他電子部件與至少另一個其他電子部件成組。
12.如前面任一項權(quán)利要求所述的SIMD處理器結(jié)構(gòu)，其中數(shù)據(jù)向量到達SIMD處理器結(jié)構(gòu)的速度隨時間變化。
13.如權(quán)利要求12所述的SIMD處理器結(jié)構(gòu)，其中調(diào)節(jié)時鐘信號的頻率以減少處理器陣列為空閑的時間。
14.如權(quán)利要求13所述的SIMD處理器結(jié)構(gòu)，其中電源管理裝置適于根據(jù)同步信號計算在每個處理周期期間處理器陣列為空閑的時間的平均長度。
15.如權(quán)利要求14所述的SIMD處理器結(jié)構(gòu)，其中電源管理裝置進一步適于根據(jù)同步信號檢測從環(huán)境接收到數(shù)據(jù)向量的速率變化。
16.如權(quán)利要求15所述的SIMD處理器結(jié)構(gòu)，其中電源管理裝置進一步用于利用所計算的在每個處理周期期間處理器陣列為空閑的時間的平均長度和/或所檢測到的從環(huán)境接收數(shù)據(jù)向量的速率變化來計算時鐘信號的頻率值。
17.一種最小化SIMD處理器結(jié)構(gòu)功耗的方法，SIMD處理器結(jié)構(gòu)適于處理數(shù)據(jù)向量流，該處理器結(jié)構(gòu)包括具有多個處理器的處理器陣列，每個處理器都適于處理每個數(shù)據(jù)向量中的數(shù)據(jù)元，處理器陣列的操作由具有第一頻率的局部時鐘信號控制，以及控制處理器，適于控制SIMD處理器結(jié)構(gòu)的操作并且產(chǎn)生同步信號以使處理器陣列的操作與數(shù)據(jù)向量流同步，控制處理器的操作由具有第二頻率的局部時鐘信號控制；該方法包括響應(yīng)于控制處理器產(chǎn)生的同步信號調(diào)節(jié)局部時鐘信號的頻率。
18.如權(quán)利要求17所述的方法，進一步包括步驟根據(jù)同步信號計算在每個處理周期期間處理器陣列為空閑的時間的平均長度。
19.如權(quán)利要求17或18所述的方法，進一步包括步驟根據(jù)同步信號，檢測從與SIMD處理器結(jié)構(gòu)相連的環(huán)境接收到的數(shù)據(jù)向量的速率變化。
全文摘要
提供一種用于處理數(shù)據(jù)向量流的SIMD處理器結(jié)構(gòu)(2)，該結(jié)構(gòu)包括處理器陣列(4)，其包括多個處理器(PE(0)，...，PE(N))，每個處理器(PE(0)，...，PE(N))都適于處理每個向量中的數(shù)據(jù)元，處理器陣列(4)的操作由具有第一頻率的局部時鐘信號控制；控制處理器(16)，其適于控制SIMD處理器結(jié)構(gòu)(2)的操作，并且產(chǎn)生信號以使處理器陣列(4)的操作與數(shù)據(jù)向量流同步，控制處理器(16)的操作由具有第二頻率的局部信號控制；和電源管理裝置(30)，用于響應(yīng)于控制處理器(16)產(chǎn)生的同步信號調(diào)節(jié)局部時鐘信號的頻率，從而使SIMD處理器結(jié)構(gòu)(2)的功耗最小。
文檔編號G06F1/32GK1973254SQ200580020472
公開日2007年5月30日 申請日期2005年6月8日 優(yōu)先權(quán)日2004年6月21日
發(fā)明者A·A·阿博, V·查德哈里 申請人:皇家飛利浦電子股份有限公司