專利名稱：：一種片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及片上系統(tǒng)
技術(shù)領(lǐng)域：
，特別是一種有很強(qiáng)通用性的實(shí)用片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法。
背景技術(shù)：
：在SOC(片上系統(tǒng)，超大規(guī)模集成電路)設(shè)計(jì)過程中，復(fù)位電路的設(shè)計(jì)是容易被忽略，又會(huì)給設(shè)計(jì)帶來困難，并影響芯片工作穩(wěn)定性的問題。復(fù)位電路方案選擇和優(yōu)化實(shí)現(xiàn)方法的合適與否會(huì)直接影響SOC設(shè)計(jì)的邏輯綜合、靜態(tài)時(shí)序分析、可測性設(shè)計(jì)，物理設(shè)計(jì)，功能仿真驗(yàn)證、模塊集成等各階段，并進(jìn)而影響SOC在系統(tǒng)運(yùn)行條件下的接口調(diào)試難度和運(yùn)行時(shí)的穩(wěn)定性。目前，復(fù)位電路的設(shè)計(jì)通常是簡單的使用全同步復(fù)位電路形式、或全異步復(fù)位電路形式，部分研發(fā)者從實(shí)際使用過程中所出現(xiàn)的亞穩(wěn)態(tài)情況、選擇復(fù)位電路形式對(duì)SOC設(shè)計(jì)過程的影響，提出了一些具體的解決方法，但對(duì)SOC研發(fā)人員而言，由于復(fù)位電路的設(shè)計(jì)是SOC設(shè)計(jì)過程中所必需全面考慮、權(quán)衡比較的綜合性設(shè)計(jì)問題。不同的設(shè)計(jì)對(duì)象和SOC應(yīng)用環(huán)境需要選用不同的復(fù)位電路形式，這就造成研發(fā)人員所參考的設(shè)計(jì)方法缺乏系統(tǒng)和針對(duì)性、不能將合理的電路形式應(yīng)用于特定的電路結(jié)構(gòu)中，甚至出現(xiàn)部分設(shè)計(jì)方法自相矛盾的情況。
發(fā)明內(nèi)容本發(fā)明方法是適用于SOC復(fù)位電路設(shè)計(jì)過程的一套完整的設(shè)計(jì)流程方法，能夠?yàn)镾OC設(shè)計(jì)過程中的復(fù)位電路設(shè)計(jì)提供流程化的綜合性的解決方案。對(duì)單一復(fù)位形式的IP類型，采用基于同步復(fù)位端和異步復(fù)位端的復(fù)位電路結(jié)構(gòu)形式；對(duì)單時(shí)鐘域同步SOC，采用基于同步復(fù)位端和施密特整形電路的復(fù)位電路；對(duì)多時(shí)鐘域SOC，采用基于觸發(fā)器異步復(fù)位端、同步化異步電路、施密特整形電路的復(fù)位電路、復(fù)位信號(hào)時(shí)序控制復(fù)位電路。該設(shè)計(jì)方法能有效解決SOC設(shè)計(jì)過程中的各種復(fù)位電路設(shè)計(jì)問題，為SOC的復(fù)位電路設(shè)計(jì)提供設(shè)計(jì)策略。并且可提高SOC的系統(tǒng)運(yùn)行可靠性。設(shè)計(jì)方法可廣泛應(yīng)用于各種SOC的復(fù)位電路設(shè)計(jì)。本發(fā)明的目的在于提供了一個(gè)可應(yīng)用于SOC的系統(tǒng)而又實(shí)用的復(fù)位電路設(shè)計(jì)方法。
發(fā)明內(nèi)容主要包括提出了對(duì)適用于采用不同復(fù)位電路的SOC的分類方法。根據(jù)對(duì)SOC的分類，本發(fā)明提出了一套完整的針對(duì)不同SOC所設(shè)計(jì)的復(fù)位電路結(jié)構(gòu)形式和具體復(fù)位電路的設(shè)計(jì)步驟和方法。該發(fā)明的具體方法和步驟如下1)首先對(duì)SOC按接口和電路結(jié)構(gòu)特征，SOC設(shè)計(jì)在邏輯綜合、門級(jí)仿真、物理設(shè)計(jì)過程中的特殊要求，實(shí)際應(yīng)用時(shí)復(fù)位信號(hào)加載過程對(duì)SOC工作可靠性的影響對(duì)SOC進(jìn)行劃分。本方法主要將SOC分為3類SOC的IP子模塊；適用于全同步復(fù)位的SOC；適用于全異步復(fù)位的SOC。根據(jù)此分類方法，提供相應(yīng)的復(fù)位電路設(shè)計(jì)解決方案。2)對(duì)SOC的IP子模塊，復(fù)位電路的設(shè)計(jì)，主要是從便于模塊系統(tǒng)集成，避免門級(jí)仿真出現(xiàn)“未知(X)態(tài)”、便于進(jìn)行可測性設(shè)計(jì)等三方面考慮，提出了基于同步復(fù)位端或異步復(fù)位端的復(fù)位電路設(shè)計(jì)形式，并給出Hdl實(shí)現(xiàn)代碼。3)對(duì)全同步復(fù)位的SOC設(shè)計(jì)，主要是從避免門級(jí)仿真出現(xiàn)“未知(X)態(tài)”，便于進(jìn)行前端邏輯設(shè)計(jì)和后端物理設(shè)計(jì)，避免同步復(fù)位信號(hào)加載過程中所引起的亞穩(wěn)態(tài)(metastable)、外界干擾信號(hào)對(duì)復(fù)位端的影響等4個(gè)方面進(jìn)行考慮，采用對(duì)同步復(fù)位信號(hào)端進(jìn)行同步化處理和在輸入端增加帶施密特效應(yīng)的電路PAD以增加輸入端口抗干擾抑制能力的同步復(fù)位電路形式。4)對(duì)全異步復(fù)位的SOC設(shè)計(jì)，主要是從避免異步復(fù)位信號(hào)釋放過程所引起的亞穩(wěn)態(tài)(metastable)、外界干擾信號(hào)對(duì)復(fù)位端的影響、異步復(fù)位信號(hào)在不同時(shí)間到達(dá)不同模塊的復(fù)位端子引起的電路時(shí)序紊亂、便于進(jìn)行前端邏輯設(shè)計(jì)和后端物理設(shè)計(jì)等4個(gè)方面進(jìn)行考慮，給出了對(duì)異步復(fù)位信號(hào)端進(jìn)行同步化處理和增加輸入端口抗干擾抑制能力以及控制復(fù)位信號(hào)到達(dá)觸發(fā)器復(fù)位端的時(shí)序的異步復(fù)位電路設(shè)計(jì)形式和方法。一種片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于，根據(jù)SOC結(jié)構(gòu)以及復(fù)位工作模式提出一套復(fù)位電路設(shè)計(jì)分類方法，根據(jù)不同的分類方法，提出了對(duì)不同SOC電路形式而采用的復(fù)位電路電路結(jié)構(gòu)和設(shè)計(jì)方法。所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，該方法是根據(jù)SOC的電路結(jié)構(gòu)特征，SOC設(shè)計(jì)在邏輯綜合、門級(jí)仿真、物理設(shè)計(jì)過程中的特殊要求，實(shí)際系統(tǒng)運(yùn)行時(shí)復(fù)位信號(hào)加載對(duì)SOC工作可靠性的影響等多方面因素進(jìn)行全面考慮所提出的一種操作性很強(qiáng)的全面的分類方法，方法將SOC分為單一復(fù)位形式的IP類型，采用基于同步復(fù)位端和異步復(fù)位端的復(fù)位電路結(jié)構(gòu)形式；單時(shí)鐘域同步SOC；對(duì)多時(shí)鐘域SOC三大類型。所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，所述的分類方法，對(duì)單一復(fù)位形式的IP類型，采用的復(fù)位形式是全同步復(fù)位或全異步復(fù)位的電路復(fù)位結(jié)構(gòu)，其特點(diǎn)是IP的復(fù)位必須是通過全局復(fù)位端進(jìn)行復(fù)位，采用全同步復(fù)位或全異步復(fù)位方式由SOC的工作模式所確定。所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，所述的分類方法，對(duì)通用單時(shí)鐘域同步SOC，如果該SOC的復(fù)位信號(hào)所復(fù)位的其它IC也與該SOC是使用的同一時(shí)鐘源時(shí)，選擇的復(fù)位電路設(shè)計(jì)方法所設(shè)計(jì)出的復(fù)位電路其特征在于選擇同步復(fù)位的電路解決方案，為抑制復(fù)位信號(hào)端口受干擾而產(chǎn)生的誤操作在芯片復(fù)位端增加帶施密特觸發(fā)功能的PAD，為解決SOC設(shè)計(jì)過程中避免仿真“未知態(tài)(X態(tài))”出現(xiàn)必須確保復(fù)位信號(hào)是基于觸發(fā)器的復(fù)位端子進(jìn)行復(fù)位的，針對(duì)全局復(fù)位扇出數(shù)目大的特點(diǎn)，采用創(chuàng)建緩沖區(qū)樹的方法處理邏輯綜合、物理設(shè)計(jì)時(shí)序不能收斂的問題。所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，所述的分類方法，對(duì)通用多時(shí)鐘域SOC，單時(shí)鐘域SOC(系統(tǒng)應(yīng)用時(shí)，該SOC于其它SOC沒有使用同一時(shí)鐘源)電路，選擇的方法所設(shè)計(jì)的復(fù)位電路其特征在于選擇異步復(fù)位的電路解決方案，為抑制復(fù)位信號(hào)端口受干擾而產(chǎn)生的誤操作，選擇同步復(fù)位的電路解決方案，為解決SOC設(shè)計(jì)過程中的可測性設(shè)計(jì)問題，為避免亞穩(wěn)態(tài)現(xiàn)象對(duì)復(fù)位信號(hào)釋放的影響，以及根據(jù)SOC時(shí)鐘域電路邏輯模塊其啟動(dòng)時(shí)序有不同要求的實(shí)際情況給出的帶時(shí)序控制功能的異步復(fù)位同步化的電路設(shè)計(jì)方法。圖1是本發(fā)明的方法步驟圖。圖2是基于觸發(fā)器的同步復(fù)位端和異步復(fù)位的觸發(fā)器的電路圖。圖3是基于觸發(fā)器的數(shù)據(jù)輸入端的進(jìn)行復(fù)位的觸發(fā)器電路圖。圖4是仿真中‘X’傳遞現(xiàn)象的電路說明示意圖。圖5是適用于全同步復(fù)位的復(fù)位電路圖。圖6是適用于各時(shí)鐘域電路工作時(shí)序不相關(guān)的全異步復(fù)位的復(fù)位電路圖。圖7是降低亞穩(wěn)態(tài)現(xiàn)象發(fā)生的標(biāo)準(zhǔn)同步化電路圖。圖8是適用于各時(shí)鐘域電路工作時(shí)序有嚴(yán)格要求的全異步復(fù)位的復(fù)位電路圖。具體實(shí)施例方式圖1的發(fā)明的方法，其步驟如下實(shí)施方式的第一步是對(duì)復(fù)位電路所應(yīng)用的SOC設(shè)計(jì)對(duì)象進(jìn)行分析，分析內(nèi)容主要是對(duì)SOC電路結(jié)構(gòu)、SOC具體設(shè)計(jì)因素、SOC復(fù)位電路工作模式等3方面進(jìn)行考慮。其中對(duì)SOC電路結(jié)構(gòu)的分析內(nèi)容需要分析SOC的時(shí)鐘域情況、復(fù)位電路在SOC的分布情況進(jìn)行分析；SOC具體設(shè)計(jì)因素需要分析可使用的庫單元的類型，仿真驗(yàn)證中“X”態(tài)現(xiàn)象對(duì)仿真驗(yàn)證的考慮，復(fù)位信號(hào)對(duì)物理設(shè)計(jì)的影響三方面進(jìn)行分析；SOC復(fù)位電路工作模式需要對(duì)SOC的復(fù)位電路是工作在同步或異步方式，SOC的復(fù)位信號(hào)的接口干擾程度進(jìn)行分析。實(shí)施方式的第二步是根據(jù)對(duì)SOC的分析內(nèi)容進(jìn)行分類，本發(fā)明提出的適用于SOC的復(fù)位電路的類型主要包括以下3類SOC的IP子模塊，適用于全同步復(fù)位的SOC，全異步復(fù)位的SOC。具體分類方法和步驟如下1)SOC的IP子模塊，是指可提供給SOC做系統(tǒng)芯片集成的設(shè)計(jì)子模塊，從SOC電路結(jié)構(gòu)考慮，其特征在于時(shí)鐘域?yàn)閱螘r(shí)鐘域方式(如果是多時(shí)鐘域，按第3種方式處理)，從SOC復(fù)位工作模式方面考慮，其特征在于SOC整體復(fù)位工作方式?jīng)Q定SOC的IP設(shè)計(jì)中應(yīng)采用同步復(fù)位或異步復(fù)位方式。2)適用于全同步復(fù)位的SOC，是指根據(jù)系統(tǒng)應(yīng)用規(guī)范需求，芯片的復(fù)位端子完全工作于同步復(fù)位操作模式下，滿足此分類的SOC主要有以下2個(gè)特征從SOC電路結(jié)構(gòu)考慮，SOC正常工作時(shí)為單一時(shí)鐘域；從對(duì)SOC設(shè)計(jì)過程的考慮，如果未通過觸發(fā)器的復(fù)位端進(jìn)行復(fù)位，在進(jìn)行仿真過程中，有可能出現(xiàn)“X”態(tài)仿真；從SOC復(fù)位工作模式方面考慮，在系統(tǒng)級(jí)應(yīng)用進(jìn)行應(yīng)用時(shí)，該SOC的復(fù)位信號(hào)所復(fù)位的其它IC與該SOC使用的同一時(shí)鐘源。對(duì)此類復(fù)位電路的設(shè)計(jì)需要復(fù)位電路能解決復(fù)位端子受外界干擾(同步電源開關(guān)噪聲、信號(hào)串繞)等因素的影響；復(fù)位信號(hào)不滿足setup/hold的需求而造成的亞穩(wěn)態(tài)工作狀態(tài)；復(fù)位電路設(shè)計(jì)不合理導(dǎo)致仿真設(shè)計(jì)中出現(xiàn)“X態(tài)”問題。3)全異步復(fù)位的SOC，是指SOC的復(fù)位端工作于異步復(fù)位的工作模式下。此類SOC主要有以下2個(gè)特點(diǎn)1)從SOC結(jié)構(gòu)來看，SOC本身是一個(gè)多時(shí)鐘域結(jié)構(gòu)的電路；SOC是單時(shí)鐘電路結(jié)構(gòu)，但該SOC的復(fù)位信號(hào)所復(fù)位的其它IC與該SOC使用的不是同一時(shí)鐘源。2)從SOC的工作模式來看，SOC的內(nèi)部多時(shí)鐘域模塊工作于不同的復(fù)位時(shí)刻，SOC在系統(tǒng)工作時(shí)，工作于不同的復(fù)位時(shí)刻。發(fā)明方法所提出的分類標(biāo)準(zhǔn)也表明，對(duì)絕大多數(shù)SOC設(shè)計(jì)而言，應(yīng)該盡量使用全異步復(fù)位的工作方式。實(shí)施方式的第三步是根據(jù)文中
發(fā)明內(nèi)容部分第2步所提出的分類方法所述，如果對(duì)應(yīng)于SOC的IP子模塊，應(yīng)該采用
發(fā)明內(nèi)容部分第3節(jié)所采用的復(fù)位電路設(shè)計(jì)方法。復(fù)位電路采用基于同步復(fù)位端或異步復(fù)位端的復(fù)位電路形式(如圖2)，考慮到在目前的SOC設(shè)計(jì)中的數(shù)字電路部分，通常是在庫提供商提供基本庫單元的基礎(chǔ)上完成數(shù)字電路的設(shè)計(jì)，使用基于觸發(fā)器的同步復(fù)位端或異步復(fù)位端的復(fù)位方式可以為SOC可測性設(shè)計(jì)和仿真驗(yàn)證提供高質(zhì)量的保證，除非是對(duì)SOC的面積有特殊要求，在SOC的每一個(gè)觸發(fā)器上都應(yīng)該帶有復(fù)位端子，如果對(duì)面積有特殊要求，也應(yīng)該確保在模塊的第一級(jí)觸發(fā)器的同步復(fù)位端或異步復(fù)位端實(shí)現(xiàn)復(fù)位控制。圖3是基于數(shù)據(jù)輸入端實(shí)現(xiàn)復(fù)位的觸發(fā)器，圖4說明如果沒有通過同步寄存器的數(shù)據(jù)輸入端復(fù)位的復(fù)位方式有可能造成門級(jí)仿真時(shí)出現(xiàn)未知態(tài)(′X′)傳遞的現(xiàn)象的原理圖，這是由于一方面，寄存器的復(fù)位信號(hào)和寄存器的數(shù)據(jù)輸入信號(hào)只能通過寄存器的數(shù)據(jù)輸入端起作用，使得寄存器的復(fù)位信號(hào)必然要通過一定的組合邏輯才能在時(shí)鐘信號(hào)的作用下，對(duì)寄存器起到復(fù)位作用。另一方面，EDA綜合工具和仿真工具所考慮的邏輯值是不同的，綜合工具使用的是二值邏輯，(即只考慮‘0’和‘1’狀態(tài)，而仿真工具則考慮的是多值邏輯。以圖3為例，在初始階段，DC認(rèn)為寄存器單元DFF1的輸出Q是‘0’或‘1’，因此，當(dāng)RST＝‘0’時(shí)，DFF2必然復(fù)位，然而仿真工具VCS卻認(rèn)為在初始階段，DFF1的輸出Q是‘X’，因此，當(dāng)Reset＝‘0’時(shí)，DFF2的輸出也為‘X’。從而導(dǎo)致在功能仿真階段時(shí)，芯片無法進(jìn)入初始化狀態(tài)?？紤]到使用IP進(jìn)行系統(tǒng)整合時(shí)，整個(gè)SOC有可能是同步復(fù)位操作模式，也有可能是異步復(fù)位操作工作模式，因此，該IP需要設(shè)計(jì)成可工作于同步復(fù)位操作模式，也可工作于異步復(fù)位操作模式，其Verilog實(shí)現(xiàn)代碼分別如下always@(posedgeclkornegedgerst)//基于異步復(fù)位端的復(fù)位電路if(！rst)q＜＝1′b0；elseq＜＝d；endmodulealways@(posedgeclk)//基于同步復(fù)位端的復(fù)位電路if(！rst)q＜＝1′b0；elseq＜＝d；endmodule實(shí)施方式的第四步是根據(jù)文中
發(fā)明內(nèi)容部分第2節(jié)所提出的分類方法所述，如果對(duì)應(yīng)于適用于全同步復(fù)位的SOC，應(yīng)該采用
發(fā)明內(nèi)容部分第4部分所采用的復(fù)位電路設(shè)計(jì)方法。圖5是針對(duì)此類SOC設(shè)計(jì)的復(fù)位電路形式，對(duì)此類SOC設(shè)計(jì)，為了避免外界干擾，復(fù)位端子通過一個(gè)施密特觸發(fā)電路、延遲單元和或門(低電平復(fù)位，如果是高電平復(fù)位，則將或門改為與門)進(jìn)入復(fù)位網(wǎng)絡(luò)，利用施密特觸發(fā)電路的滯回效應(yīng)可以實(shí)現(xiàn)脈沖整形從而有效的抑制干擾，利用延遲單元與或門的共同作用可以濾除異常波形對(duì)復(fù)位電路的影響。為了避免觸發(fā)器通過同步輸入端復(fù)位導(dǎo)致的仿真過程中出現(xiàn)“X態(tài)”(未知態(tài))給仿真驗(yàn)證帶來的困難，整個(gè)SOC的復(fù)位都應(yīng)遵守使用庫單元的同步復(fù)位端子進(jìn)行復(fù)位的原則，在進(jìn)行邏輯綜合以及物理設(shè)計(jì)的過程中，尤其是在處理百萬門級(jí)ASIC的設(shè)計(jì)時(shí)，由于其全局復(fù)位信號(hào)所驅(qū)動(dòng)的扇出數(shù)目就相當(dāng)高，需要進(jìn)行特殊設(shè)計(jì)，目前較好的物理綜合工具如(PC)，提供了處理這類高扇出網(wǎng)絡(luò)的方法，設(shè)計(jì)者在進(jìn)行邏輯級(jí)別的綜合時(shí)，用命令set_ideal_net可以將全局復(fù)位信號(hào)設(shè)置成為理想信號(hào)，完成邏輯級(jí)別綜合時(shí)，由物理綜合工具用create_buffer_tree，完成復(fù)位信號(hào)網(wǎng)絡(luò)的物理綜合。實(shí)施方式的第五步是根據(jù)文中
發(fā)明內(nèi)容部分第2節(jié)所提出的分類方法所述，如果對(duì)應(yīng)于適用于全異步復(fù)位的SOC，應(yīng)該采用
發(fā)明內(nèi)容部分第2節(jié)所采用的復(fù)位電路設(shè)計(jì)方法。考慮因素主要有復(fù)位端子受外界干擾(同步電源開關(guān)噪聲、信號(hào)串繞)等因素的影響；復(fù)位信號(hào)在復(fù)位釋放時(shí)未能滿足異步復(fù)位端recovery時(shí)間的要求，從而導(dǎo)致的亞穩(wěn)態(tài)工作狀態(tài)；復(fù)位信號(hào)的釋放信號(hào)到達(dá)不同時(shí)鐘域觸發(fā)器的時(shí)刻不一致導(dǎo)致的不同時(shí)鐘域的邏輯電路工作時(shí)序的紊亂；在SOC可測性、邏輯綜合、物理設(shè)計(jì)等SOC設(shè)計(jì)過程中的影響。對(duì)此類SOC電路，可以進(jìn)一步細(xì)分為以下兩類各時(shí)鐘域電路存在仲裁邏輯，復(fù)位信號(hào)釋放時(shí)刻有序與否不會(huì)影響整個(gè)SOC的正常工作；各時(shí)鐘域電路的初始工作時(shí)刻必須有先后之分。對(duì)第1種SOC，采用圖6的復(fù)位電路形式，該電路的復(fù)位端子通過一個(gè)施密特觸發(fā)電路、延遲單元和或門(低電平復(fù)位，如果是高電平復(fù)位，則將或門改為與門)的功能主要是為抑制各種干擾信號(hào)的影響，經(jīng)此電路處理后，復(fù)位信號(hào)再作為另外兩個(gè)同步觸發(fā)器的清零端，此兩個(gè)觸發(fā)器的輸出再連接到多路開關(guān)(MUX)后進(jìn)入復(fù)位網(wǎng)絡(luò)，經(jīng)同步觸發(fā)器的好處是避免在復(fù)位信號(hào)釋放時(shí)所出現(xiàn)的亞穩(wěn)態(tài)現(xiàn)象。增加的多路開關(guān)所具備的功能可以實(shí)現(xiàn)將復(fù)位信號(hào)從觸發(fā)器的輸出端直接旁路，便于VLSI的可測性設(shè)計(jì)。圖7是一種標(biāo)準(zhǔn)形式的同步化器，可以很大程度的削弱亞穩(wěn)態(tài)現(xiàn)象的影響。對(duì)第二種SOC，各時(shí)鐘域內(nèi)電路啟動(dòng)是有嚴(yán)格時(shí)序要求的，針對(duì)這種情況，給出了圖8的復(fù)位電路形式，與圖6相比，其區(qū)別在與可以實(shí)現(xiàn)各時(shí)鐘域電路復(fù)位啟動(dòng)的嚴(yán)格時(shí)序控制，SOC研發(fā)人員可以根據(jù)所設(shè)計(jì)SOC的電路時(shí)鐘域的電路結(jié)構(gòu)和實(shí)際工作情況，選擇相應(yīng)的復(fù)位電路設(shè)計(jì)策略和電路形式。具體實(shí)施例針對(duì)SOC的復(fù)位電路設(shè)計(jì)方法已經(jīng)在中國科學(xué)院微電子研究所研制的450萬門超高速DSP芯片Speed-I中得到應(yīng)用。該DSP芯片設(shè)計(jì)工作頻率80Mhz，規(guī)模達(dá)到450萬門，在中芯國際0.18um工藝生產(chǎn)線上流片，在北京華大泰斯特半導(dǎo)體檢測技術(shù)有限公司的Agilent93000測試儀上測試通過。利用該復(fù)位電路設(shè)計(jì)方法，我們迅速制定了該SOC的復(fù)位電路設(shè)計(jì)策略，利用發(fā)明所提供的電路形式和設(shè)計(jì)方法，很好的解決了復(fù)位電路對(duì)SOC設(shè)計(jì)中邏輯綜合、功能仿真、物理設(shè)計(jì)等幾方面所帶來的技術(shù)問題。同時(shí)，實(shí)際系統(tǒng)的測試和可靠運(yùn)行也充分證明了考慮亞穩(wěn)態(tài)以及外界干擾信號(hào)后所使用的特殊電路形式的實(shí)用性和科學(xué)性。(本發(fā)明的方法尚未公開)。權(quán)利要求1，一種片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于，根據(jù)SOC結(jié)構(gòu)以及復(fù)位工作模式提出一套復(fù)位電路設(shè)計(jì)分類方法，根據(jù)不同的分類方法，提出了對(duì)不同SOC電路形式而采用的復(fù)位電路電路結(jié)構(gòu)和設(shè)計(jì)方法。2，根據(jù)權(quán)利要求1所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于該方法是根據(jù)SOC的電路結(jié)構(gòu)特征，SOC設(shè)計(jì)在邏輯綜合、門級(jí)仿真、物理設(shè)計(jì)過程中的特殊要求，實(shí)際系統(tǒng)運(yùn)行時(shí)復(fù)位信號(hào)加載對(duì)SOC工作可靠性的影響等多方面因素進(jìn)行全面考慮所提出的一種操作性很強(qiáng)的全面的分類方法，方法將SOC分為單一復(fù)位形式的IP類型，采用基于同步復(fù)位端和異步復(fù)位端的復(fù)位電路結(jié)構(gòu)形式；單時(shí)鐘域同步SOC；對(duì)多時(shí)鐘域SOC三大類型。3，根據(jù)權(quán)利要求2所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于所述的分類方法，對(duì)單一復(fù)位形式的IP類型，采用的復(fù)位形式是全同步復(fù)位或全異步復(fù)位的電路復(fù)位結(jié)構(gòu)，其特點(diǎn)是IP的復(fù)位必須是通過全局復(fù)位端進(jìn)行復(fù)位，采用全同步復(fù)位或全異步復(fù)位方式由SOC的工作模式所確定。4，根據(jù)權(quán)利要求2所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于所述的分類方法，對(duì)通用單時(shí)鐘域同步SOC，如果該SOC的復(fù)位信號(hào)所復(fù)位的其它IC也與該SOC是使用的同一時(shí)鐘源時(shí)，選擇的復(fù)位電路設(shè)計(jì)方法所設(shè)計(jì)出的復(fù)位電路其特征在于選擇同步復(fù)位的電路解決方案，為抑制復(fù)位信號(hào)端口受干擾而產(chǎn)生的誤操作在芯片復(fù)位端增加帶施密特觸發(fā)功能的PAD，為解決SOC設(shè)計(jì)過程中避免仿真“未知態(tài)(X態(tài))”出現(xiàn)必須確保復(fù)位信號(hào)是基于觸發(fā)器的復(fù)位端子進(jìn)行復(fù)位的，針對(duì)全局復(fù)位扇出數(shù)目大的特點(diǎn)，采用創(chuàng)建緩沖區(qū)樹的方法處理邏輯綜合、物理設(shè)計(jì)時(shí)序不能收斂的問題。5，根據(jù)權(quán)利要求2所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其特征在于所述的分類方法，對(duì)通用多時(shí)鐘域SOC，單時(shí)鐘域SOC(系統(tǒng)應(yīng)用時(shí)，該SOC于其它SOC沒有使用同一時(shí)鐘源)電路，選擇的方法所設(shè)計(jì)的復(fù)位電路其特征在于選擇異步復(fù)位的電路解決方案，為抑制復(fù)位信號(hào)端口受干擾而產(chǎn)生的誤操作，選擇同步復(fù)位的電路解決方案，為解決SOC設(shè)計(jì)過程中的可測性設(shè)計(jì)問題，為避免亞穩(wěn)態(tài)現(xiàn)象對(duì)復(fù)位信號(hào)釋放的影響，以及根據(jù)SOC時(shí)鐘域電路邏輯模塊其啟動(dòng)時(shí)序有不同要求的實(shí)際情況給出的帶時(shí)序控制功能的異步復(fù)位同步化的電路設(shè)計(jì)方法。6，根據(jù)權(quán)利要求1所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，步驟如下1)首先對(duì)SOC按接口和電路結(jié)構(gòu)特征，SOC設(shè)計(jì)在邏輯綜合、門級(jí)仿真、物理設(shè)計(jì)過程中的特殊要求，實(shí)際應(yīng)用時(shí)復(fù)位信號(hào)加載過程對(duì)SOC工作可靠性的影響對(duì)SOC進(jìn)行劃分，主要將SOC分為3類SOC的IP子模塊；適用于全同步復(fù)位的SOC；適用于全異步復(fù)位的SOC；2)對(duì)SOC的IP子模塊，復(fù)位電路的設(shè)計(jì)，避免門級(jí)仿真出現(xiàn)“未知(X)態(tài)”、便于進(jìn)行可測性設(shè)計(jì)三方面考慮，提出基于同步復(fù)位端或異步復(fù)位端的復(fù)位電路設(shè)計(jì)形式，并給出Hdl實(shí)現(xiàn)代碼；3)對(duì)全同步復(fù)位的SOC設(shè)計(jì)，主要是從避免門級(jí)仿真出現(xiàn)“未知(X)態(tài)”，避免同步復(fù)位信號(hào)加載過程中所引起的亞穩(wěn)態(tài)、外界干擾信號(hào)對(duì)復(fù)位端的影響4個(gè)方面進(jìn)行考慮，采用對(duì)同步復(fù)位信號(hào)端進(jìn)行同步化處理和在輸入端增加帶施密特效應(yīng)的電路PAD以增加輸入端口抗干擾抑制能力的同步復(fù)位電路形式；4)對(duì)全異步復(fù)位的SOC設(shè)計(jì)，主要是從避免異步復(fù)位信號(hào)釋放過程所引起的亞穩(wěn)態(tài)、外界干擾信號(hào)對(duì)復(fù)位端的影響、異步復(fù)位信號(hào)在不同時(shí)間到達(dá)不同模塊的復(fù)位端子引起的電路時(shí)序紊亂、便于進(jìn)行前端邏輯設(shè)計(jì)和后端物理設(shè)計(jì)4個(gè)方面進(jìn)行考慮，給出對(duì)異步復(fù)位信號(hào)端進(jìn)行同步化處理和增加輸入端口抗干擾抑制能力以及控制復(fù)位信號(hào)到達(dá)觸發(fā)器復(fù)位端的時(shí)序的異步復(fù)位電路設(shè)計(jì)形式和方法。7，根據(jù)權(quán)利要求1所述的片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法，其步驟如下第一步是對(duì)復(fù)位電路所應(yīng)用的SOC設(shè)計(jì)對(duì)象進(jìn)行分析，對(duì)SOC電路結(jié)構(gòu)、SOC具體設(shè)計(jì)因素、SOC復(fù)位電路工作模式3方面進(jìn)行考慮，其中對(duì)SOC電路結(jié)構(gòu)的分析內(nèi)容需要分析SOC的時(shí)鐘域情況、復(fù)位電路在SOC的分布情況進(jìn)行分析；SOC具體設(shè)計(jì)因素需要分析可使用的庫單元的類型，仿真驗(yàn)證中“X”態(tài)現(xiàn)象對(duì)仿真驗(yàn)證的考慮，復(fù)位信號(hào)對(duì)物理設(shè)計(jì)的影響三方面進(jìn)行分析；第二步是根據(jù)對(duì)SOC的分析內(nèi)容進(jìn)行分類，適用于SOC的復(fù)位電路的類型主要包括以下3類SOC的IP子模塊，適用于全同步復(fù)位的SOC，全異步復(fù)位的SOC，具體分類方法和步驟如下1)SOC的IP子模塊，是指可提供給SOC做系統(tǒng)芯片集成的設(shè)計(jì)子模塊，從SOC電路結(jié)構(gòu)考慮；2)適用于全同步復(fù)位的SOC，是指根據(jù)系統(tǒng)應(yīng)用規(guī)范需求，芯片的復(fù)位端子完全工作于同步復(fù)位操作模式下，滿足此分類的SOC主要有以下2個(gè)特征從SOC電路結(jié)構(gòu)考慮，SOC正常工作時(shí)為單一時(shí)鐘域；從對(duì)SOC設(shè)計(jì)過程的考慮，如果未通過觸發(fā)器的復(fù)位端進(jìn)行復(fù)位，在進(jìn)行仿真過程中，有可能出現(xiàn)“X”態(tài)仿真；從SOC復(fù)位工作模式方面考慮，在系統(tǒng)級(jí)應(yīng)用進(jìn)行應(yīng)用時(shí)，該SOC的復(fù)位信號(hào)所復(fù)位的其它IC與該SOC使用的同一時(shí)鐘源；3)全異步復(fù)位的SOC，是指SOC的復(fù)位端工作于異步復(fù)位的工作模式下，此類SOC主要有以下2個(gè)特點(diǎn)1)從SOC結(jié)構(gòu)來看，SOC本身是一個(gè)多時(shí)鐘域結(jié)構(gòu)的電路；SOC是單時(shí)鐘電路結(jié)構(gòu)，但該SOC的復(fù)位信號(hào)所復(fù)位的其它IC與該SOC使用的不是同一時(shí)鐘源，2)從SOC的工作模式來看，SOC的內(nèi)部多時(shí)鐘域模塊工作于不同的復(fù)位時(shí)刻，SOC在系統(tǒng)工作時(shí)，工作于不同的復(fù)位時(shí)刻，所提出的分類標(biāo)準(zhǔn)也表明，對(duì)絕大多數(shù)SOC設(shè)計(jì)而言，應(yīng)該盡量使用全異步復(fù)位的工作方式；第三步是根據(jù)，所提出的分類方法，如果對(duì)應(yīng)于SOC的IP子模塊，應(yīng)該采用所采用的復(fù)位電路設(shè)計(jì)方法，復(fù)位電路采用基于同步復(fù)位端或異步復(fù)位端的復(fù)位電路形式，考慮到在目前的SOC設(shè)計(jì)中的數(shù)字電路部分，通常是在庫提供商提供基本庫單元的基礎(chǔ)上完成數(shù)字電路的設(shè)計(jì)，使用基于觸發(fā)器的同步復(fù)位端或異步復(fù)位端的復(fù)位方式可以為SOC可測性設(shè)計(jì)和仿真驗(yàn)證提供高質(zhì)量的保證，除非是對(duì)SOC的面積有特殊要求，在SOC的每一個(gè)觸發(fā)器上都應(yīng)該帶有復(fù)位端子，如果對(duì)面積有特殊要求，也應(yīng)該確保在模塊的第一級(jí)觸發(fā)器的同步復(fù)位端或異步復(fù)位端實(shí)現(xiàn)復(fù)位控制，寄存器的復(fù)位信號(hào)和寄存器的數(shù)據(jù)輸入信號(hào)只能通過寄存器的數(shù)據(jù)輸入端起作用，使得寄存器的復(fù)位信號(hào)必然要通過一定的組合邏輯才能在時(shí)鐘信號(hào)的作用下，對(duì)寄存器起到復(fù)位作用，另一方面，EDA綜合工具和仿真工具所考慮的邏輯值是不同的，綜合工具使用的是二值邏輯，即只考慮‘0’和‘1’狀態(tài)，而仿真工具則考慮的是多值邏輯；第四步是根據(jù)所提出的分類方法所述，如果對(duì)應(yīng)于適用于全同步復(fù)位的SOC，應(yīng)該采用所采用的復(fù)位電路設(shè)計(jì)方法，針對(duì)此類SOC設(shè)計(jì)的復(fù)位電路形式，對(duì)此類SOC設(shè)計(jì)，為了避免外界干擾，復(fù)位端子通過一個(gè)施密特觸發(fā)電路、延遲單元和或門進(jìn)入復(fù)位網(wǎng)絡(luò)，利用施密特觸發(fā)電路的滯回效應(yīng)可以實(shí)現(xiàn)脈沖整形從而有效的抑制干擾，利用延遲單元與或門的共同作用可以濾除異常波形對(duì)復(fù)位電路的影響，為了避免觸發(fā)器通過同步輸入端復(fù)位導(dǎo)致的仿真過程中出現(xiàn)“X態(tài)”；第五步是根據(jù)所提出的分類方法所述，如果對(duì)應(yīng)于適用于全異步復(fù)位的SOC，應(yīng)該采用所采用的復(fù)位電路設(shè)計(jì)方法，考慮因素主要有復(fù)位端子受外界干擾因素的影響；復(fù)位信號(hào)在復(fù)位釋放時(shí)未能滿足異步復(fù)位端時(shí)間的要求，從而導(dǎo)致的亞穩(wěn)態(tài)工作狀態(tài)；復(fù)位信號(hào)的釋放信號(hào)到達(dá)不同時(shí)鐘域觸發(fā)器的時(shí)刻不一致導(dǎo)致的不同時(shí)鐘域的邏輯電路工作時(shí)序的紊亂；在SOC可測性、邏輯綜合、物理設(shè)計(jì)SOC設(shè)計(jì)過程中的影響。全文摘要本發(fā)明涉及片上系統(tǒng)
技術(shù)領(lǐng)域：
，特別是一種片上系統(tǒng)設(shè)計(jì)中的復(fù)位電路設(shè)計(jì)方法。根據(jù)SOC結(jié)構(gòu)以及復(fù)位工作模式提出一套復(fù)位電路設(shè)計(jì)分類方法，根據(jù)不同的分類方法，提出了對(duì)不同SOC電路形式而采用的復(fù)位電路電路結(jié)構(gòu)和設(shè)計(jì)方法。對(duì)單一復(fù)位形式的IP類型，采用基于同步復(fù)位端和異步復(fù)位端的復(fù)位電路結(jié)構(gòu)形式；對(duì)單時(shí)鐘域同步SOC，采用基于同步復(fù)位端和施密特整形電路的復(fù)位電路；對(duì)多時(shí)鐘域SOC，采用基于觸發(fā)器異步復(fù)位端、同步化異步電路、施密特整形電路的復(fù)位電路、復(fù)位信號(hào)時(shí)序控制復(fù)位電路。設(shè)計(jì)方法可廣泛應(yīng)用于各種SOC的復(fù)位電路設(shè)計(jì)。文檔編號(hào)G06F1/24GK101082939SQ20061001204公開日2007年12月5日申請(qǐng)日期2006年5月31日優(yōu)先權(quán)日2006年5月31日發(fā)明者吳斌,周玉梅,黑勇申請(qǐng)人:中國科學(xué)院微電子研究所