專利名稱：一種基于矩陣運(yùn)算的高效asic數(shù)據(jù)處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理方法，特別是一種基于矩陣運(yùn)算的高效ASIC 數(shù)據(jù)處理方法。
背景技術(shù)：
在ASIC數(shù)據(jù)處理運(yùn)算中，會(huì)有很多矩陣運(yùn)算。而矩陣運(yùn)算需要用 到很多乘法器和加法器，不但影響運(yùn)算速度，還增加芯片運(yùn)算邏輯的面 積。在如圖1所示的ASIC數(shù)據(jù)處理方法的5X5矩陣運(yùn)算中Y(l，j)=D(i-2j-2)*X(i-2,j-2)+ D(i-2J-1)*X(i-2，j-1)...+D(i+2，j+2)*X(i+2J+2) =∑D(k，l)*X(k，l) 其中k=i-2 to i+2; l=j-2 to j+2總共需要25個(gè)乘法器和24個(gè)加法器。當(dāng)然，隨著級(jí)數(shù)的增加， 比如16X16,384X384...需要的乘法器和加法器也越來越多。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于矩陣運(yùn)算的高效ASIC數(shù)據(jù)處理方 法，解決現(xiàn)有數(shù)據(jù)處理方法中使用ASIC實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行運(yùn)算時(shí)矩陣運(yùn)算 需要用到很多乘法器和加法器，影響運(yùn)算速度和增加運(yùn)算邏輯面積的技 術(shù)問題，節(jié)省了加法器且提高了數(shù)據(jù)處理的效率。為解決上述問題，本發(fā)明是這樣實(shí)現(xiàn)的一種基于矩陣運(yùn)算的高效數(shù)據(jù)處理方法，其特征在于在矩陣運(yùn)算 中，首先將矩陣按列分細(xì)粒度， 一列為一個(gè)顆粒， 一次僅做一個(gè)顆粒的運(yùn)算(如圖3所示)，然后將每個(gè)粒度值累加到Pipeline寄存器中。


圖1現(xiàn)有數(shù)據(jù)處理方法中矩陣運(yùn)算的矩陣圖。圖2是圖形圖象數(shù)據(jù)處理矩陣圖。圖3是本發(fā)明方法中的矩陣圖。圖4是本發(fā)明方法中的體現(xiàn)pipeline結(jié)構(gòu)的矩陣圖。
具體實(shí)施方式
為了更清楚的表達(dá)本發(fā)明方法，特別用一個(gè)5X5矩陣說明。參見圖 4，定義第j-2列到第j+2列組成的5X5矩陣為Jl，第j-l列到第j+3列 組成的5X5矩陣為J2，第j到第j+4列組成的5X5矩陣為J3，第j+l到 第j+5列組成的5X5矩陣為J4，第j+2到第j+6列組成的5X5矩陣為J5。 該矩陣中每個(gè)顆粒同時(shí)具有最少1最多5種身份 *對(duì)于第j-2列的5個(gè)數(shù)，僅僅和矩陣J1相關(guān)作為J1的第一列。*對(duì)于第j-l列的5個(gè)數(shù)，和矩陣J1相關(guān)作為J1的第二列，同時(shí)和J2相關(guān)作為J2的第一列。 *對(duì)于第j列的5個(gè)數(shù)，和矩陣Jl相關(guān)作為Jl的第三列，和J2相關(guān)作為J2的第二列，和J3相關(guān)作為J3的第一列。 *對(duì)于第j+l列的5個(gè)數(shù)，和矩陣J1相關(guān)作為J1的第四列，和J2相關(guān)作為J2的第三列，和J3相關(guān)作為J3的第二列，和J4相關(guān)作為J4的第一列。 *對(duì)于第j+2列的5個(gè)數(shù)，和矩陣Jl相關(guān)作為Jl的第五列，和J2相關(guān)作為J2的第四列，和J3相關(guān)作為J3的第三列，和J4相關(guān)作為J4的第二列。和J5相關(guān)作為J5的第一列。 一次把所有的相關(guān)結(jié)果都計(jì)算出來，在寄存器中保留相關(guān)的結(jié)果， 累加到相應(yīng)寄存器中。<formula>formula see original document page 5</formula>如圖4數(shù)據(jù)是從右到左， 一列一列進(jìn)入進(jìn)行運(yùn)算，其運(yùn)算過程如下:1) 第j-2列數(shù)據(jù)做為第一列進(jìn)入5X5矩陣，同時(shí)做 P1，P2，P3，P4，P5運(yùn)算，保存P1的值進(jìn)入相關(guān)累加器。2) 第j-1列數(shù)據(jù)做為第二列進(jìn)入5X5矩陣，同時(shí)做 P1，P2，P3,P4，P5運(yùn)算，保存PI和P2的值進(jìn)入相關(guān)累加器。
3) 第j列數(shù)據(jù)做為第三列進(jìn)入5X5矩陣，同時(shí)做P1，P2,P3，P4,P5 運(yùn)算，保存P1， P2和P3的值進(jìn)入相關(guān)累加器。4) 第j+1列數(shù)據(jù)做為第四列進(jìn)入5X5矩陣，同時(shí)做 P1，P2,P3，P4，P5運(yùn)算，保存P1， P2， P3禾口P4的值進(jìn)入相關(guān) 累加器。5) 第j+2列數(shù)據(jù)做為第五列進(jìn)入5X5矩陣，同時(shí)做 P1，P2,P3,P4，P5運(yùn)算，保存P1， P2， P3， P4和P5的值進(jìn)入 相關(guān)累加器。此時(shí)矩陣J1的數(shù)據(jù)準(zhǔn)備好，可以計(jì)算J1。6) 第j+3列數(shù)據(jù)做為第六列進(jìn)入5X5矩陣，同時(shí)做 P1，P2，P3，P4,P5運(yùn)算，保存P1， P2， P3， P4和P5的值進(jìn)入 相關(guān)累加器。計(jì)算完J1,輸出J1。此時(shí)矩陣J1的數(shù)據(jù)準(zhǔn)備好， 可以計(jì)算J2。7) 。。。8) 計(jì)算完所有的Jn值。 總共需要25個(gè)乘法器和30個(gè)加法器。實(shí)例(行列對(duì)稱)請(qǐng)參閱圖2,它是本發(fā)明基于矩陣運(yùn)算的圖象數(shù)據(jù)處理方法中的矩 陣圖。以下將結(jié)合本發(fā)明方法和5X5矩陣的特點(diǎn)，描述矩陣運(yùn)算過程 首先，設(shè)定P1=D2*(X15+X55)+D9*(X25+X45)+D3*X35
P2=D6*(X15+X55)+D5*(X25+X45)+D7*X35P3=D4*(X15+X55)+D8*(X25+X45)+Dl *X35P4=D6*(X15+X55)+D5*(X25+X45)+D7*X35P5=D2*(X15+X55)+D9*(X25+X45)+D3*X35其次，化簡(jiǎn)S1=X15+X55S2=X25+X45S3=X35M1=D2*S1+D9*S2+D3*S3M2=D6* S1+D5 * S2+D7* S3M3=D4*S1+D8*S2+D1*S3最后，得到P1=M1P2=M2P3=M3P4=M2P5=M1上述運(yùn)算過程中，只需要12個(gè)加法器和9個(gè)乘法器。它與原有運(yùn)算方法的效果對(duì)比見下表方法 加法運(yùn)算 乘法運(yùn)算 傳統(tǒng)ASIC實(shí)現(xiàn)結(jié)構(gòu) 24 9 Pipeline ASIC實(shí)現(xiàn)結(jié)構(gòu) 12 9基于Pipeline ASIC結(jié)構(gòu)來實(shí)現(xiàn)的本發(fā)明方法之所以能有上述的優(yōu)異技術(shù)效果，主要是由于-1、 本發(fā)明方法的實(shí)列中運(yùn)算矩陣，由于行對(duì)稱，只需用2個(gè)加法 器將一個(gè)顆粒中的5點(diǎn)，合并同系數(shù)項(xiàng)，得到3個(gè)值。2、 本發(fā)明方法的實(shí)列中運(yùn)算矩陣，其第5列相對(duì)于P1、 P2、 P3、 P4、 P5點(diǎn)的運(yùn)算有不同的系數(shù)須運(yùn)算，而由于列對(duì)稱(對(duì)于Pl和P5 第5列系數(shù)相同，對(duì)于P2和P4第5列系數(shù)相同)，因此需要3*3=9個(gè) 乘法器，得到9個(gè)值。3、 本發(fā)明方法中，只要計(jì)算5個(gè)點(diǎn)(Pl、 P2、 P3、 P4、 P5)的3 個(gè)值(Ml、 M2、 M3)，只需用6個(gè)加法器。4、 本發(fā)明方法的最后，將5個(gè)點(diǎn)(Pl、 P2、 P3、 P4、 P5)的粒度 值累加到Pipeline寄存器中，需要4個(gè)加法器，P5不需累加直接保存就 可。同傳統(tǒng)的方法相比pipeline結(jié)構(gòu)運(yùn)算快，而節(jié)省加法器是和具體實(shí) 列相關(guān)的。我們回到公式(1) (2) (3) (4) (5)可以發(fā)現(xiàn)如果矩陣具 有行或/和列對(duì)稱性，則可以大大減少乘法器和加法器。矩陣的對(duì)稱性越 強(qiáng)，越節(jié)省乘法器和加法器。因此，通過本發(fā)明方法(Pipeline ASIC結(jié) 構(gòu))可以減少加法器的數(shù)量，并很大地提高數(shù)據(jù)處理矩陣的運(yùn)算效率。綜上所述僅為本發(fā)明的較佳實(shí)施例而己，并非用來限定本發(fā)明的實(shí)
施范圍。即凡依本發(fā)明申請(qǐng)專利范圍的內(nèi)容所作的等效變化與修飾，都 應(yīng)為本發(fā)明的技術(shù)范疇。
權(quán)利要求
1、 一種基于矩陣運(yùn)算的高效ASIC數(shù)據(jù)處理方法，其特征在于在 矩陣運(yùn)算中，首先將矩陣按列分細(xì)粒度， 一列為一個(gè)顆粒， 一次僅做一個(gè)顆粒的運(yùn)算，然后將每個(gè)粒度值累加到Pipeline寄存器中。
全文摘要
本發(fā)明涉及數(shù)據(jù)處理方法，特別是一種基于矩陣運(yùn)算的高效ASIC數(shù)據(jù)處理方法。它是在矩陣運(yùn)算中，首先將矩陣按列分細(xì)粒度，一列為一個(gè)顆粒，一次僅做一個(gè)顆粒的運(yùn)算，然后將每個(gè)粒度值累加到Pipeline寄存器中。藉由上述方法主要解決現(xiàn)有數(shù)據(jù)處理方法中使用ASIC實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行運(yùn)算時(shí)矩陣運(yùn)算需要用到很多乘法器和加法器，影響運(yùn)算速度和增加運(yùn)算邏輯面積的技術(shù)問題，節(jié)省了加法器且提高了數(shù)據(jù)處理的效率。
文檔編號(hào)G06F17/16GK101122896SQ20061003000
公開日2008年2月13日 申請(qǐng)日期2006年8月11日 優(yōu)先權(quán)日2006年8月11日
發(fā)明者豪 林, 郭京鶴, 陳文乾 申請(qǐng)人:展訊通信(上海)有限公司