專利名稱：一種解碼器及射頻卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電通信領(lǐng)域，尤其涉及一種無線射頻識別中的解碼器及射頻卡。
背景技術(shù)：
無線射頻識別(Radio Frequency Identification，RFID)是近年來研究和推廣應(yīng)用的熱點技術(shù)，RFID涉及領(lǐng)域非常廣泛，它泛指一切利用射頻信號來實現(xiàn)自動識別、身份認(rèn)證的技術(shù)手段，即被識別的標(biāo)簽/卡與識別它的閱讀器之間以射頻信號進(jìn)行無線方式通信。應(yīng)用RFID技術(shù)的非接觸式集成電路(IntegratedCircuit，IC)卡主要為國際標(biāo)準(zhǔn)化組織(International Organization forStandardization，ISO)14443所定義的近耦合非接觸式IC卡和ISO15693所定義的密耦合非接觸式IC卡，簡稱射頻卡。在公交、地鐵、門禁、停車場等票物方面，射頻卡的應(yīng)用日益廣泛，隨著我國“第二代身份證”的推出，射頻卡的市場規(guī)模將進(jìn)一步擴大。射頻卡和讀卡器之間的通信遵守ISO/IEC(InternationalElectrotechnical Commission，國際電工委員會)14443協(xié)議，此協(xié)議規(guī)定了兩種通信接口的信號編碼調(diào)制格式，分別為A型和B型，A型通信接口中，從讀卡器到射頻卡的信號編碼格式是改進(jìn)型密勒(Modified Miller)編碼，并定義了如下三種時序序列X在半個位寬(64個時鐘)后應(yīng)出現(xiàn)一個凹槽；序列Y在1個位寬(128個時鐘)內(nèi)無調(diào)制；序列Z在1個位起始時有一個凹槽。
以上三種序列用于改進(jìn)型密勒碼編碼時的編碼規(guī)則如下1.邏輯1用序列X表示；2.邏輯0通常用序列Y表示，但有兩種情況除外
(1)有兩個或兩個以上連續(xù)的0時，從第二個0開始用序列Z來表示所有相連的0；(2)直接與起始幀相連的所有0也用序列Z來表示。
3.通信起始位用序列Z表示；4.通信結(jié)束用邏輯0后跟序列Y表示；5.無信息用至少兩個序列Y表示。
圖1示出了利用以上規(guī)則將數(shù)據(jù)1010010編碼后得到的改進(jìn)型密勒碼的輸出時序圖，其中第一位為起始位(Start，S)，第二位至第八位為數(shù)據(jù)信息，其后是結(jié)束位(End，E)。將改進(jìn)型密勒碼采用100％調(diào)制系數(shù)進(jìn)行幅移鍵控(Amplitude Shift Keying，ASK)調(diào)制后的信號包絡(luò)如圖2所示。從圖2可以看出，射頻卡天線接收到的耦合信號是有中斷的(凹槽)，即在中斷期間，讀卡器發(fā)送給射頻卡的時鐘信號是消失的。由于128分頻后的時鐘(clk_128)信號的一個周期正好是一位數(shù)據(jù)的寬度，因此需要對射頻卡接收到的有凹槽的時鐘信號做相應(yīng)的處理，以得到正常的128分頻時鐘便于后續(xù)的解碼。
現(xiàn)有的一種解碼實現(xiàn)電路的結(jié)構(gòu)如圖3所示，其中數(shù)據(jù)信號(signal)是射頻卡上模擬前端電路解調(diào)后得到的載波包絡(luò)。
signal信號和載波時鐘clk經(jīng)與運算模塊31相與得到的intemal_clk信號受數(shù)據(jù)調(diào)制，在有凹槽時是沒有的。
脈沖產(chǎn)生模塊32用于識別凹槽并產(chǎn)生凹槽指示(pause)信號。pause信號從第二個凹槽開始，對每一個凹槽產(chǎn)生一個脈沖寬度為8個時鐘周期的正脈沖。
時鐘產(chǎn)生模塊33是一個7位計數(shù)器，用以產(chǎn)生clk_128信號，具體的做法是在每有凹槽時對計數(shù)器的低4位清零，余下的3位中的低2位置為1，而最高位保持不變(即X110000)，計數(shù)器在凹槽時等待，不進(jìn)行計數(shù)，凹槽結(jié)束后從X110000計數(shù)16個clk時鐘周期到X111111后觸發(fā)一次電平翻轉(zhuǎn)，從而得到128分頻的時鐘信號。
結(jié)合圖4示出的以數(shù)據(jù)1010010為例對改進(jìn)型密勒碼解碼的時序過程，
首先，數(shù)據(jù)內(nèi)部模塊34用于產(chǎn)生臨時數(shù)據(jù)(data_temp)信號和對通信結(jié)束時的邏輯0狀態(tài)進(jìn)行跟蹤并產(chǎn)生flag信號。data_temp信號總是在clk_128信號的下降沿發(fā)生一次翻轉(zhuǎn)，在檢測到pause信號為高電平時被置為1。flag信號在clk_128信號下降沿時檢測到data_temp信號為0時被置1，當(dāng)檢測到pause信號為高電平時被清0。
其次，結(jié)束判斷模塊35用于產(chǎn)生通信結(jié)束(rec_end)信號，標(biāo)志通信結(jié)束狀態(tài)。其實現(xiàn)原理為在clk_128信號上升沿時檢測到flag信號為高電平，則將rec_end信號置為1標(biāo)志通信結(jié)束，其他情況置為0。
再次，命令周期模塊36用于產(chǎn)生通信開始(rec_busy)信號，來識別第一個凹槽。當(dāng)射頻卡接收到第一個凹槽時，認(rèn)為進(jìn)入指令或數(shù)據(jù)接收周期，在第一個凹槽后將rec_busy信號置為高，在檢測到rec_end信號為高后再將rec_busy信號置為低，表示數(shù)據(jù)接收結(jié)束。
最后，數(shù)據(jù)寄存模塊37用于產(chǎn)生最終的解碼數(shù)據(jù)decode_data，在接收數(shù)據(jù)的過程中，即rec_busy信號為高電平期間，在每一個clk_128信號的上升沿對data_temp信號進(jìn)行一次采樣即可獲得解碼后的數(shù)據(jù)decode_data。
這種方法在實際應(yīng)用中要求凹槽寬度必須不大于48個clk時鐘周期，才能恢復(fù)出clk_128信號，而ISO14443-2中要求凹槽寬度最大可達(dá)到61個clk時鐘周期，所以上述方案只能對讀卡器發(fā)出的凹槽寬度不大于48個clk時鐘周期的信號進(jìn)行解碼，不能兼容處理其他讀卡器發(fā)出的信號，另外由于半導(dǎo)體制造工藝的偏差，即使讀卡器發(fā)出的信號凹槽寬度不大于48個clk時鐘周期，經(jīng)過不同射頻卡的模擬前端解調(diào)出來的改進(jìn)型密勒碼的凹槽寬度也可能大于48個clk時鐘周期，因此上述解碼方案很難應(yīng)用在實際的射頻卡電路中。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種解碼器，旨在于解決現(xiàn)有技術(shù)中存在的對凹槽的寬度有限制，處理信號范圍有限的問題。
本發(fā)明的另一目的在于提供一種射頻卡。
本發(fā)明的目的是這樣實現(xiàn)的，一種解碼器，所述解碼器包括脈沖產(chǎn)生單元，用于監(jiān)測載波包絡(luò)信號的凹槽以及載波時鐘信號，分別觸發(fā)產(chǎn)生凹槽指示信號的上升沿和下降沿；時鐘產(chǎn)生單元，用于根據(jù)所述凹槽指示信號和載波時鐘信號觸發(fā)產(chǎn)生分頻時鐘信號；以及數(shù)據(jù)解碼單元，用于根據(jù)所述凹槽指示信號和分頻時鐘信號進(jìn)行后續(xù)的解碼操作。
所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；以及第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的下降沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿。
所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的上升沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿；以及第一反相器，其輸出端與所述第二觸發(fā)器的時鐘端連接，用于對輸入到所述第二觸發(fā)器的載波時鐘信號進(jìn)行反相處理。
所述脈沖產(chǎn)生單元進(jìn)一步包括第二反相器，其輸出端與所述上電復(fù)位電路的輸入端連接，用于對解調(diào)后的數(shù)據(jù)信號的反相信號進(jìn)行整流，并將整流得到的解調(diào)信號輸入到所述上電復(fù)位電路的輸入端。
所述時鐘產(chǎn)生單元包括計數(shù)器，用于對輸入載波時鐘信號進(jìn)行計數(shù)，并在計數(shù)64個載波時鐘信號的周期時輸出一個脈沖信號；第三觸發(fā)器，用于在檢測到所述凹槽指示信號為高時輸出一個脈沖信號；第四觸發(fā)器，用于產(chǎn)生分頻時鐘信號，當(dāng)接收到所述計數(shù)器或所述第三觸發(fā)器輸出的脈沖信號時，所述分頻時鐘信號發(fā)生一次電平翻轉(zhuǎn)；第一或門，其輸入端分別連接在所述計數(shù)器和所述第三觸發(fā)器的輸出端，其輸出端與所述第四觸發(fā)器的輸入端相連，用于將所述計數(shù)器輸出的脈沖信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述第四觸發(fā)器；以及第二或門，其輸入端分別輸入復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號，其輸出端與所述計數(shù)器的復(fù)位端相連，用于將復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述計數(shù)器。
所述的計數(shù)器為6位計數(shù)器。
一種射頻卡，包括解碼器，所述解碼器包括脈沖產(chǎn)生單元，用于監(jiān)測載波包絡(luò)信號的凹槽以及載波時鐘信號，分別觸發(fā)產(chǎn)生凹槽指示信號的上升沿和下降沿；時鐘產(chǎn)生單元，用于根據(jù)所述凹槽指示信號和載波時鐘信號產(chǎn)生分頻時鐘信號；以及數(shù)據(jù)解碼單元，用于根據(jù)所述凹槽指示信號和分頻時鐘信號進(jìn)行后續(xù)的解碼操作。
所述脈沖產(chǎn)生單元包括
上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；以及第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的下降沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿。
所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的上升沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿；以及第一反相器，其輸出端與所述第二觸發(fā)器的時鐘端連接，用于對輸入到所述第二觸發(fā)器的載波時鐘信號進(jìn)行反相處理。
所述脈沖產(chǎn)生單元進(jìn)一步包括第二反相器，其輸出端與所述上電復(fù)位電路的輸入端連接，用于對解調(diào)后的數(shù)據(jù)信號的反相信號進(jìn)行整流，并將整流得到的解調(diào)信號輸入到所述上電復(fù)位電路的輸入端。
所述時鐘產(chǎn)生單元包括計數(shù)器，用于對輸入載波時鐘信號進(jìn)行計數(shù)，并在計數(shù)64個載波時鐘信號的周期時輸出一個脈沖信號；第三觸發(fā)器，用于在檢測到所述凹槽指示信號為高時輸出一個脈沖信號；第四觸發(fā)器，用于產(chǎn)生分頻時鐘信號，當(dāng)接收到所述計數(shù)器或所述第三觸發(fā)器輸出的脈沖信號時，所述分頻時鐘信號發(fā)生一次電平翻轉(zhuǎn)；第一或門，其輸入端分別連接在所述計數(shù)器和所述第三觸發(fā)器的輸出端，其輸出端與所述第四觸發(fā)器的輸入端相連，用于將所述計數(shù)器輸出的脈沖信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述第四觸發(fā)器；以及第二或門，其輸入端分別輸入復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號，其輸出端與所述計數(shù)器的復(fù)位端相連，用于將復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述計數(shù)器。
所述的計數(shù)器為6位計數(shù)器。
本發(fā)明根據(jù)凹槽指示信號以及載波時鐘信號獲得射頻卡的解碼時鐘信號，使得射頻卡的解碼不受信號中凹槽寬度的影響，能夠兼容處理多種讀卡器發(fā)出的信號以及由于射頻卡模擬前端半導(dǎo)體制造工藝的偏差而解調(diào)出的凹槽寬度不確定的信號，實現(xiàn)在實際的射頻卡電路中的應(yīng)用。


圖1是以數(shù)據(jù)1010010為例編碼后得到的改進(jìn)型密勒碼流示意圖；圖2是將圖1的改進(jìn)型密勒碼流采用100％ASK調(diào)制后的輸出信號包絡(luò)圖；圖3是現(xiàn)有技術(shù)中射頻卡解碼器的框圖；圖4是現(xiàn)有技術(shù)中射頻卡解碼過程的時序圖；圖5是本發(fā)明提供的射頻卡解碼器的框圖；圖6是本發(fā)明中凹槽指示信號和載波信號的時序關(guān)系圖；圖7是圖5中脈沖產(chǎn)生單元的電路示意圖；圖8是圖5中時鐘產(chǎn)生單元的電路示意圖；圖9是本發(fā)明提供的解碼過程的時序圖。
具體實施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
本發(fā)明通過凹槽指示信號以及載波信號獲得射頻卡的解碼時鐘信號clk_128，使得在射頻卡中對改進(jìn)型密勒碼的解碼不受凹槽寬度變化的影響，可以靈活應(yīng)用在實際的射頻卡電路中。
圖5示出了本發(fā)明提供的射頻卡解碼器，包括脈沖產(chǎn)生單元51、時鐘產(chǎn)生單元52和數(shù)據(jù)解碼單元53。其中，脈沖產(chǎn)生單元51根據(jù)signal信號以及signal信號和載波時鐘clk經(jīng)與運算模塊31相與得到的internal_clk信號產(chǎn)生pause信號，時鐘產(chǎn)生單元52根據(jù)pause信號和internal_clk信號產(chǎn)生與通信位速率相同的clk_128信號，數(shù)據(jù)解碼單元53根據(jù)pause信號和clk_128信號進(jìn)行后續(xù)的解碼操作。
pause信號總是在signal信號中的凹槽出現(xiàn)之后產(chǎn)生一個正脈沖，其下降沿與internal_clk信號的下降沿在同一時刻如圖6所示，這樣在pause信號有效期間，只有一個internal_clk信號的上升沿可以采樣到pause信號的高電平。
圖7示出了本發(fā)明提供的產(chǎn)生pause信號的脈沖產(chǎn)生單元51的結(jié)構(gòu)，包括兩個信號反相器701和702，一個上電復(fù)位電路703和兩個上升沿觸發(fā)的觸發(fā)器704和705。PD是解調(diào)后的signal信號的反相，再經(jīng)過反相器701整流得到波形比較好的解調(diào)信號VD。VD是模擬前端整流出來的電源電壓，用來給電路中各器件供電。當(dāng)然，signal信號也可以不經(jīng)過反相器701反相處理，直接輸入到上電復(fù)位電路703。上電復(fù)位電路703每監(jiān)測到射頻卡模擬前端電路解調(diào)后的signal信號上的凹槽，就輸出一個脈沖信號給觸發(fā)器704，觸發(fā)器704輸出高電平從而確定pause信號的上升沿。internal_clk信號經(jīng)過反相器702輸入到觸發(fā)器705，觸發(fā)器705輸出一個脈沖信號到觸發(fā)器704的復(fù)位端，使得internal_clk信號的每一個下降沿復(fù)位一次觸發(fā)器704輸出低電平，從而確定pause信號的下降沿。這樣通過確定pause信號的上升沿和下降沿就得到了pause信號。
在本發(fā)明的另一實施例中，當(dāng)觸發(fā)器705為一下降沿觸發(fā)的觸發(fā)器時，可省略反相器702。
圖8示出了本發(fā)明提供的產(chǎn)生和通信位速率相同的clk_128信號的時鐘產(chǎn)生單元52的結(jié)構(gòu)，包括一個計數(shù)器(counter)801、兩個或門802和803以及兩個上升沿觸發(fā)的觸發(fā)器804和805?；蜷T802的輸入端分別連接在計數(shù)器801和觸發(fā)器804的輸出端，其輸出端與觸發(fā)器805的輸入端相連，將計數(shù)器801輸出的脈沖信號和觸發(fā)器804輸出的脈沖信號進(jìn)行或邏輯運算后輸入到觸發(fā)器805?；蜷T803的輸入端分別輸入復(fù)位(RST)信號和觸發(fā)器804輸出的脈沖信號，其輸出端與計數(shù)器801的復(fù)位端相連，將RST信號和觸發(fā)器804輸出的脈沖信號進(jìn)行或邏輯運算后輸入到計數(shù)器801。計數(shù)器801至少為6位計數(shù)器。當(dāng)射頻卡復(fù)位時，即RST信號為高，RST信號經(jīng)或門803輸入到計數(shù)器801的置位端，計數(shù)器801清0，同時，RST信號輸入到觸發(fā)器805的置位端，觸發(fā)器805被置位，輸出為高電平的clk_128信號。當(dāng)觸發(fā)器804檢測到pause信號為高電平時，輸出一個脈沖信號，經(jīng)或門803輸入到計數(shù)器801的置位端，使得計數(shù)器801清零，同時，該脈沖信號經(jīng)或門802輸入到觸發(fā)器805的時鐘端，使得觸發(fā)器805輸出的clk_128信號發(fā)生一次電平翻轉(zhuǎn)。當(dāng)沒有檢測到pause信號的高電平時，計數(shù)器801根據(jù)輸入的internal_clk信號，每過一個時鐘周期加1，當(dāng)計數(shù)器801計數(shù)到3FH(64個載波時鐘信號)時輸出一個脈沖信號，經(jīng)或門802輸入到觸發(fā)器805的時鐘端，使得觸發(fā)器805輸出的clk_128信號發(fā)生一次電平翻轉(zhuǎn)。顯然，clk_128信號的產(chǎn)生只與internal_clk信號與pause信號有關(guān)，并不受凹槽寬度的影響，使射頻卡可以對不同讀卡器發(fā)出的信號進(jìn)行解碼，同時也能適應(yīng)半導(dǎo)體制造工藝的偏差引起的射頻卡模擬前端的解調(diào)電路輸出的解調(diào)信號中凹槽寬度的變化。
數(shù)據(jù)解碼單元53包括通信狀態(tài)監(jiān)測電路和解碼數(shù)據(jù)產(chǎn)生電路兩部分，如圖5所示，其中
通信狀態(tài)監(jiān)測電路531根據(jù)輸入的pause信號和clk_128信號對通信開始和結(jié)束進(jìn)行判斷，產(chǎn)生rec_busy信號和rec_end信號。
解碼數(shù)據(jù)產(chǎn)生電路532根據(jù)輸入的pause信號和clk_128信號產(chǎn)生解碼后的數(shù)據(jù)decode_data。
不難看出，數(shù)據(jù)解碼單元53只有clk_128信號和pause信號兩個輸入，因此正確的恢復(fù)出這兩個信號，然后結(jié)合改進(jìn)型miller碼的編碼特點，解碼就可以實現(xiàn)了。
圖9示出了獲得clk_128信號和pause信號之后的后續(xù)解碼時序過程，與前述現(xiàn)有技術(shù)的解碼原理類似，為更好的說明本發(fā)明，結(jié)合圖5，解碼時序過程詳述如下首先，解碼數(shù)據(jù)產(chǎn)生電路輸出data_temp信號，具體產(chǎn)生方法是在復(fù)位狀態(tài)時置為1，data_temp在時鐘信號clk_128信號的下降沿發(fā)生電平翻轉(zhuǎn)，在檢測到pause信號為高電平時被置為1。
其次，flag信號是通信狀態(tài)監(jiān)測電路內(nèi)部的一個標(biāo)志信號，當(dāng)在clk_128信號下降沿時檢測到解碼數(shù)據(jù)產(chǎn)生電路輸出的data_temp信號為0時，flag信號被置1；當(dāng)檢測到pause信號為高電平時，flag信號被清0。
復(fù)次，在clk_128信號上升沿時檢測到flag信號為1時，rec_end信號被置為1，標(biāo)志通信結(jié)束，在其他時候清零。
再次，在接收到pause信號的第一個脈沖時，認(rèn)為通信開始，rec_busy信號被置1，表示目前正在接收數(shù)據(jù)，當(dāng)檢測到rec_end信號為1，rec_busy信號清0表示數(shù)據(jù)接收結(jié)束，使解碼數(shù)據(jù)產(chǎn)生電路處于復(fù)位狀態(tài)。
最后，在接收數(shù)據(jù)的過程中，即rec_busy信號為高電平期間，在每一個時鐘信號clk_128信號的上升沿對data_temp信號進(jìn)行采樣，就可以得到解碼后的數(shù)據(jù)decode_data。
需要說明的是，在本發(fā)明中均以D觸發(fā)器為例對觸發(fā)器704、704以及804、805進(jìn)行說明，當(dāng)然也可以采用其他類型的觸發(fā)器。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種解碼器，其特征在于，所述解碼器包括脈沖產(chǎn)生單元，用于監(jiān)測載波包絡(luò)信號的凹槽以及載波時鐘信號，分別觸發(fā)產(chǎn)生凹槽指示信號的上升沿和下降沿；時鐘產(chǎn)生單元，用于根據(jù)所述凹槽指示信號和載波時鐘信號觸發(fā)產(chǎn)生分頻時鐘信號；以及數(shù)據(jù)解碼單元，用于根據(jù)所述凹槽指示信號和分頻時鐘信號進(jìn)行后續(xù)的解碼操作。
2.如權(quán)利要求1所述的解碼器，其特征在于，所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；以及第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的下降沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿。
3.如權(quán)利要求1所述的解碼器，其特征在于，所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的上升沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿；以及第一反相器，其輸出端與所述第二觸發(fā)器的時鐘端連接，用于對輸入到所述第二觸發(fā)器的載波時鐘信號進(jìn)行反相處理。
4.如權(quán)利要求2或3所述的解碼器，其特征在于，所述脈沖產(chǎn)生單元進(jìn)一步包括第二反相器，其輸出端與所述上電復(fù)位電路的輸入端連接，用于對解調(diào)后的數(shù)據(jù)信號的反相信號進(jìn)行整流，并將整流得到的解調(diào)信號輸入到所述上電復(fù)位電路的輸入端。
5.如權(quán)利要求1、2或3所述的解碼器，其特征在于，所述時鐘產(chǎn)生單元包括計數(shù)器，用于對輸入載波時鐘信號進(jìn)行計數(shù)，并在計數(shù)64個載波時鐘信號的周期時輸出一個脈沖信號；第三觸發(fā)器，用于在檢測到所述凹槽指示信號為高時輸出一個脈沖信號；第四觸發(fā)器，用于產(chǎn)生分頻時鐘信號，當(dāng)接收到所述計數(shù)器或所述第三觸發(fā)器輸出的脈沖信號時，所述分頻時鐘信號發(fā)生一次電平翻轉(zhuǎn)；第一或門，其輸入端分別連接在所述計數(shù)器和所述第三觸發(fā)器的輸出端，其輸出端與所述第四觸發(fā)器的輸入端相連，用于將所述計數(shù)器輸出的脈沖信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述第四觸發(fā)器；以及第二或門，其輸入端分別輸入復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號，其輸出端與所述計數(shù)器的復(fù)位端相連，用于將復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述計數(shù)器。
6.如權(quán)利要求5所述的解碼器，其特征在于，所述的計數(shù)器為6位計數(shù)器。
7.一種射頻卡，包括解碼器，其特征在于，所述解碼器包括脈沖產(chǎn)生單元，用于監(jiān)測載波包絡(luò)信號的凹槽以及載波時鐘信號，分別觸發(fā)產(chǎn)生凹槽指示信號的上升沿和下降沿；時鐘產(chǎn)生單元，用于根據(jù)所述凹槽指示信號和載波時鐘信號產(chǎn)生分頻時鐘信號；以及數(shù)據(jù)解碼單元，用于根據(jù)所述凹槽指示信號和分頻時鐘信號進(jìn)行后續(xù)的解碼操作。
8.如權(quán)利要求7所述的射頻卡，其特征在于，所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；以及第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的下降沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿。
9.如權(quán)利要求7所述的射頻卡，其特征在于，所述脈沖產(chǎn)生單元包括上電復(fù)位電路，用于識別輸入的載波包絡(luò)信號中的凹槽，并產(chǎn)生一個脈沖信號；第一觸發(fā)器，其時鐘端與所述上電復(fù)位電路的輸出端相連，用于根據(jù)所述上電復(fù)位電路產(chǎn)生的脈沖信號觸發(fā)產(chǎn)生凹槽指示信號的上升沿；第二觸發(fā)器，其輸出端與所述第一觸發(fā)器的復(fù)位端相連，用于根據(jù)輸入的載波時鐘信號的上升沿產(chǎn)生一個脈沖，并送入所述第一觸發(fā)器的復(fù)位端觸發(fā)產(chǎn)生凹槽指示信號的下降沿；以及第一反相器，其輸出端與所述第二觸發(fā)器的時鐘端連接，用于對輸入到所述第二觸發(fā)器的載波時鐘信號進(jìn)行反相處理。
10.如權(quán)利要求8或9所述的射頻卡，其特征在于，所述脈沖產(chǎn)生單元進(jìn)一步包括第二反相器，其輸出端與所述上電復(fù)位電路的輸入端連接，用于對解調(diào)后的數(shù)據(jù)信號的反相信號進(jìn)行整流，并將整流得到的解調(diào)信號輸入到所述上電復(fù)位電路的輸入端。
11.如權(quán)利要求7、8或9所述的射頻卡，其特征在于，所述時鐘產(chǎn)生單元包括計數(shù)器，用于對輸入載波時鐘信號進(jìn)行計數(shù)，并在計數(shù)64個載波時鐘信號的周期時輸出一個脈沖信號；第三觸發(fā)器，用于在檢測到所述凹槽指示信號為高時輸出一個脈沖信號；第四觸發(fā)器，用于產(chǎn)生分頻時鐘信號，當(dāng)接收到所述計數(shù)器或所述第三觸發(fā)器輸出的脈沖信號時，所述分頻時鐘信號發(fā)生一次電平翻轉(zhuǎn)；第一或門，其輸入端分別連接在所述計數(shù)器和所述第三觸發(fā)器的輸出端，其輸出端與所述第四觸發(fā)器的輸入端相連，用于將所述計數(shù)器輸出的脈沖信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述第四觸發(fā)器；以及第二或門，其輸入端分別輸入復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號，其輸出端與所述計數(shù)器的復(fù)位端相連，用于將復(fù)位信號和所述第三觸發(fā)器輸出的脈沖信號進(jìn)行或邏輯運算后輸入到所述計數(shù)器。
12.如權(quán)利要求11所述的射頻卡，其特征在于，所述的計數(shù)器為6位計數(shù)器。
全文摘要
本發(fā)明適用于電通信領(lǐng)域，提供了一種解碼器及射頻卡，所述解碼器包括脈沖產(chǎn)生單元，用于監(jiān)測載波包絡(luò)信號的凹槽以及載波時鐘信號，分別觸發(fā)產(chǎn)生凹槽指示信號的上升沿和下降沿；時鐘產(chǎn)生單元，用于根據(jù)所述凹槽指示信號和載波時鐘信號產(chǎn)生分頻時鐘信號；以及數(shù)據(jù)解碼單元，用于根據(jù)所述凹槽指示信號和分頻時鐘信號進(jìn)行后續(xù)的解碼操作。本發(fā)明根據(jù)凹槽指示信號以及載波時鐘信號獲得射頻卡的解碼時鐘信號，使得射頻卡的解碼不受信號中凹槽寬度的影響，能夠兼容處理多種讀卡器發(fā)出的信號以及由于射頻卡模擬前端半導(dǎo)體制造工藝的偏差而解調(diào)出的凹槽寬度不確定的信號，實現(xiàn)在實際的射頻卡電路中的應(yīng)用。
文檔編號G06K7/00GK1912900SQ20061006189
公開日2007年2月14日 申請日期2006年7月31日 優(yōu)先權(quán)日2006年7月31日
發(fā)明者劉圣慧, 蔡靜 申請人:華為技術(shù)有限公司