專利名稱：自重構(gòu)片上多媒體處理系統(tǒng)及其自重構(gòu)實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多媒體處理系統(tǒng)及其實(shí)現(xiàn)方法，更具體地說(shuō)，涉及一種自重構(gòu)
片上(S0C system on chip)多媒體處理系統(tǒng)及其自重構(gòu)實(shí)現(xiàn)方法。
背景技術(shù)：
圖像視頻的編解碼器被廣泛用于電視廣播，視頻會(huì)議，數(shù)碼相機(jī)，手機(jī)， 攝像頭等生活的各個(gè)領(lǐng)域。為了滿足實(shí)時(shí)快速的要求，對(duì)圖像采集端的編碼器， 以及圖像接受端的解碼器的要求越來(lái)越高。傳統(tǒng)的編解碼器主要有兩種解決方 案 一種是軟件解決方案，利用軟件實(shí)現(xiàn)編解碼處理。這種方法的優(yōu)點(diǎn)在于軟 件具有靈活性高，開發(fā)周期短，可升級(jí)等特點(diǎn)e缺點(diǎn)是速度受處理器主頻限制， 在便攜設(shè)備中常常無(wú)法滿足實(shí)時(shí)要求，因此通常使用DSP (Digital Signal Processor)芯片來(lái)提高速度；另一種是硬件解決方案，即用ASIC(Application Specific Integrated Circuit)芯片實(shí)現(xiàn)編解碼處理。這種方法的優(yōu)點(diǎn)在于 速度快，穩(wěn)定性高，缺點(diǎn)是開發(fā)周期長(zhǎng)，靈活性差，通常只適用于一種或一類 編解碼器。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述速度慢、靈活性差的 缺陷，提供一種速度快、靈活性強(qiáng)的自重構(gòu)片上多媒體處理系統(tǒng)及其自重構(gòu)實(shí)
現(xiàn)方法。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種自重構(gòu)片上多媒體 處理系統(tǒng)，包括
用于整個(gè)程序的運(yùn)行、進(jìn)程調(diào)度的處理器5; 用于存放所運(yùn)行的程序及中間數(shù)值的存儲(chǔ)器7; 用于進(jìn)行系統(tǒng)中各部分間通訊的片上總線10，
還包括
連接在所述片上總線上的、用于對(duì)多媒體信號(hào)進(jìn)行編/解碼的多 媒體處理模塊8，該模塊的全部或部分可重構(gòu)；
連接在所述片上總線上的、用于存放至少兩個(gè)重構(gòu)模塊的配置文 件的重構(gòu)配置文件儲(chǔ)存器9;
連接在所述片上總線上的重構(gòu)控制器6，所述重構(gòu)控制器6在收
到所述處理器5發(fā)出的重構(gòu)信號(hào)時(shí)，從重構(gòu)配置文件儲(chǔ)存器9讀出被指定的配 置文件，通過所述片上總線10寫入多媒體處理模塊8的可重構(gòu)部分81 。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述多媒體處理模塊8 包括固定部分82和重構(gòu)部分81 。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述片上總線10包括 CORECO麗ECT總線(一種IBM公司專用的片上系統(tǒng)(SoC system on chip)總 線)；所述可重構(gòu)部分81與固定部分82之間的信號(hào)通過BUS MACRO (FPGA器 件的一種內(nèi)部資源)83連接。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述多媒體處理模塊8 包括可現(xiàn)場(chǎng)編程的FPGA(Field Programmable Gate Array)器件；所述可重構(gòu) 部分81每次重構(gòu)后在所述FPGA上的面積均相同，其所占用面積的邊界和布線 資源固定不變。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述可重構(gòu)部分81包括
功能模塊和IPIF (IP Interface)模塊，所述功能模塊與IPIF模塊相連，所述 IPIF模塊除與功能模塊相連外，還與所述片上總線IO相連。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述重構(gòu)控制器6包括內(nèi) 嵌于FPGA中的HWICAP(Hardware Internal Configuration Access Port)模 塊或單獨(dú)的MCU。
在本發(fā)明所述的自重構(gòu)片上多媒體處理系統(tǒng)中，所述系統(tǒng)處理的多媒體格 式包括JPEG、 JPEG2000、 MPEG-2、 MPEG-4、 R 263、 H. 264或RM/RMVB中的一
項(xiàng)或多項(xiàng)。
本發(fā)明還提供了一種實(shí)現(xiàn)多媒體處理系統(tǒng)自重構(gòu)的方法，包括如下步驟
1) 接收數(shù)據(jù)，并讀出數(shù)據(jù)的文件頭；
2) 判斷該文件頭是否與現(xiàn)行的可重構(gòu)部分處理的格式相符，若 是，則跳到步驟4)，若不是，則進(jìn)行步驟3);
3) 根據(jù)讀出的文件頭的信息，讀取相應(yīng)的重構(gòu)配置文件，對(duì)可 重構(gòu)部分進(jìn)行重構(gòu)；
4) 處理數(shù)據(jù)并輸出。 在本發(fā)明所述的實(shí)現(xiàn)自重構(gòu)片上多媒體處理系統(tǒng)的方法中，所述步驟3)
進(jìn)一步包括如下步驟
3a)在處理器的控制下，停止多媒體處理模塊的工作； 3b)重構(gòu)控制器由重構(gòu)配置存儲(chǔ)器中調(diào)出相應(yīng)的配置文件； 3C)并對(duì)多媒體處理模塊中的可重構(gòu)部分進(jìn)行重構(gòu)；
3d)在處理器的控制下，多媒體處理模塊開始工作。
在本發(fā)明所述的實(shí)現(xiàn)自重構(gòu)片上多媒體處理系統(tǒng)的方法中，所述步驟 3C)進(jìn)一步包括如下步驟
3cl)重構(gòu)控制器判斷重構(gòu)是否完成，若是，跳轉(zhuǎn)到3e)，若不是， 執(zhí)行步驟3c2);
3c2)重構(gòu)控制器由重構(gòu)配置存儲(chǔ)器中讀取下一個(gè)最小可配置單位的 配置文件；
3c3)將上述讀取的最小可配置單位的配置文件寫入可重構(gòu)部分； 3c4) 返回3cl)。
實(shí)施本發(fā)明的自重構(gòu)片上多媒體處理系統(tǒng)及其實(shí)現(xiàn)方法，具有以下有益效
果
由于本發(fā)明中硬件功能模塊隨收到的多媒體信號(hào)的格式變化而變化，即采 用了自重構(gòu)系統(tǒng)，所以其處理速度快，靈活性強(qiáng)，可以用一種設(shè)備處理多種多 媒體信號(hào)，可實(shí)現(xiàn)硬件的時(shí)分復(fù)用，大大節(jié)省了硬件資源。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，附圖中
圖1是本發(fā)明自重構(gòu)片上多媒體處理系統(tǒng)實(shí)施例的結(jié)構(gòu)示意圖2是本發(fā)明自重構(gòu)片上多媒體處理系統(tǒng)實(shí)施例中多媒體處理模塊中可
重構(gòu)或固定模塊與片上總線連接的結(jié)構(gòu)示意圖3是本發(fā)明自重構(gòu)片上多媒體處理系統(tǒng)實(shí)施例中重構(gòu)控制器HWICAP
的邏輯框圖4是本發(fā)明實(shí)現(xiàn)自重構(gòu)片上多媒體處理系統(tǒng)的方法中實(shí)現(xiàn)自重構(gòu)的流
程圖5是實(shí)現(xiàn)圖4中步驟3)進(jìn)一步包括的步驟的流程圖。
具體實(shí)施例方式
在本發(fā)明中，實(shí)現(xiàn)自重構(gòu)的過程如下先將可能會(huì)遇到的多媒體格式的處
理(編/解碼)所需要的硬件結(jié)構(gòu)劃分為固定部分和可重構(gòu)部分，其中，固定 部分是在不同格式的處理(編/解碼)過程中均相同的硬件結(jié)構(gòu)，而可重構(gòu)部 分則是在不同格式的處理(編/解碼).過程中各不相同的硬件結(jié)構(gòu)，例如，在
JPEG和在MPEG-1/2格式的編碼中度存在的DCT編碼(離散余弦編碼)和量化 等功能模塊，可分為固定部分；而JPEG特有的huffman編碼等功能模塊，可 以劃為可重構(gòu)部分，作為第一個(gè)配置文件的內(nèi)容；MPEG-1特有的運(yùn)動(dòng)補(bǔ)償和 運(yùn)動(dòng)預(yù)測(cè)功能模塊，可以劃為可重構(gòu)部分，作為第二個(gè)配置文件的內(nèi)容；以此 類推，我們可以定義出多個(gè)可配置文件的內(nèi)容，例如關(guān)于JPEG2000、 MPEG-2、 MPEG-4、 H. 263、 H. 264 、 RM/RMVB等多媒體格式的配置文件內(nèi)容。將這些定 義好的配置文件的內(nèi)容用硬件描述語(yǔ)言描述出來(lái)(如VHDL)，并對(duì)整個(gè)系統(tǒng)中 的其他部分與多個(gè)可重構(gòu)部分之間分別加以區(qū)別(約束)，同過綜合工具軟件， 得到上述描述的網(wǎng)表。然后進(jìn)行NGDbuild (Xilinx公司提供的一個(gè)工具，其 基本功能就是將綜合生成的邏輯網(wǎng)表文件等翻譯成Xilinx底層硬件原語(yǔ)NGD 文件)，生成各自的NGD (Native Generic Database)文件，最后裝配，設(shè)定 管腳等，裝入設(shè)計(jì)好的軟件，得到本發(fā)明所述的系統(tǒng)。
如圖1所示，在本發(fā)明的自重構(gòu)片上多媒體處理系統(tǒng)實(shí)施例中，包括處理 器5、存儲(chǔ)器7、配置文件存儲(chǔ)器9、重構(gòu)控制器6、多媒體處理模塊8以及與 上述各部件分別相連的片上總線10，其中，多媒體處理模塊8種由包括可重 構(gòu)部分81、固定部分82以及連接在可重構(gòu)部分81和固定部分82之間的 BUSMARCO 83。由圖1中可見，有兩個(gè)存儲(chǔ)器連接在片上總線10上，存儲(chǔ)器7 存放處理器5的代碼及提供處理器5建立程序空間和系統(tǒng)緩存空間。配置文件 存儲(chǔ)器9存放有至少兩個(gè)需要重構(gòu)的用戶邏輯的配置文件。需要進(jìn)行重新配置 時(shí)，由處理器5發(fā)起重新配置時(shí)序，先從配置文件存儲(chǔ)器9讀取配置文件，將 這個(gè)文件以及相應(yīng)的配置信息傳送給重構(gòu)控制器6，通過重構(gòu)控制器6對(duì)可重 構(gòu)部分81的用戶邏輯資源進(jìn)行重新配置，構(gòu)成新的邏輯模塊。
本實(shí)施例中使用Xilinx平臺(tái)式FPGA (Field Programmable Gate Array) 中的Virtex-II Pro XC2VP40作為硬件平臺(tái)，在本實(shí)施例中，所述處理器5、 存儲(chǔ)器7、配置文件存儲(chǔ)器9、重構(gòu)控制器6、多媒體處理模塊8以及與上述 各部件分別相連的片上總線IO均位于同一芯片上，構(gòu)成片上系統(tǒng)(SOC system on chip)。 Xilinx平臺(tái)式FPGA最大的特點(diǎn)就是片上集成了 PowerPC硬核處理 器，配合IBM專用的CoreConnect總線能夠方便快捷地構(gòu)建片上系統(tǒng)。 CoreCormect總線提供了三種基本類型的連接總線，分別是處理器內(nèi)部總線 PLB(processor local bus)、片上夕卜圍總線OPB(on chip peripheral bus)禾口 設(shè)備控制總線DCR(device control register bus)。所以在本實(shí)施例中，片 上總線10是CoreConnect總線。
在本發(fā)明的實(shí)施例中，可重構(gòu)部分81可實(shí)現(xiàn)兩種多媒體格式的解碼，也 就是說(shuō)在配置文件存儲(chǔ)器9中存儲(chǔ)有兩種配置文件， 一種是JPEG格式解碼配 置文件，另一種是MPEG-2格式的解碼配置文件；這兩種配置文件可根據(jù)輸入 碼流的格式而被調(diào)出，用于配置可重構(gòu)部分8].，而其缺省配置為MPEG-2格式 解碼。本實(shí)施例的構(gòu)成過程如下
本實(shí)施例的目標(biāo)系統(tǒng)的構(gòu)成由處理器5、片上總線10以及連接在該總線
上的多媒體處理模塊8組成。其中多媒體處理模塊8包括三個(gè)部分固定部
分81、 JPEG格式解碼模塊和MPEG-2格式解碼模塊，后兩個(gè)部分是將被重構(gòu)(這 兩個(gè)系統(tǒng)是分時(shí)使用)的。JPEG格式解碼模塊和MPEG-2格式解碼模塊將在不 同的時(shí)間片斷出現(xiàn)在自重構(gòu)系統(tǒng)中，由于該兩個(gè)可重構(gòu)部分的不同，可以構(gòu)成 整個(gè)系統(tǒng)的兩個(gè)不同的配置，稱之為JPEG格式系統(tǒng)和MPEG-2格式系統(tǒng)。為了 簡(jiǎn)便起見，將除了 JPEG格式解碼模塊和MPEG-2格式解碼模塊之外的SoC系統(tǒng) 部分稱之為系統(tǒng)。
下面結(jié)合Xilinx公司的ISE工具和EDK工具的開發(fā)流程，就自重構(gòu)系統(tǒng) 的設(shè)計(jì)流程作詳細(xì)的說(shuō)明。
前端設(shè)計(jì)首先要構(gòu)建SoC系統(tǒng)的架構(gòu)。在按照EDK規(guī)定的流程生成一個(gè) SoC系統(tǒng)的模板以后，在其中加入自重構(gòu)系統(tǒng)所需要的HWICAP (Hardware Internal Configuration Access Port)模塊以及其他一些SoC系統(tǒng)所需要的 IP，此時(shí)生成系統(tǒng)的VHDL描述。所述HWICAP的邏輯框圖見圖3。
分別設(shè)計(jì)JPEG格式解碼模塊和MPEG-2格式解碼模塊的功能電路，按照 CoreConnect總線規(guī)范的要求將此兩個(gè)IP分別加入系統(tǒng)中構(gòu)建JPEG格式系統(tǒng) 和MPEG-2格式系統(tǒng)。Xilinx公司提供了 IP和總線之間的連接接口，用于簡(jiǎn) 化用戶IP和總線的連接。通過EDK的導(dǎo)入工具，利用IPIF模塊可以將JPEG 格式解碼模塊和MPEG-2格式解碼模塊的功能部分連接于片上總線10，即 Coreconnect總線之上，見圖2。值得一提的是，上述HWICAP模塊與片上總 線10的連接也是通過IPIF模塊連接的。
至此，得到了 JPEG格式系統(tǒng)和MPEG-2格式系統(tǒng)以及系統(tǒng)的前端系統(tǒng)框架 的VHDL描述。同時(shí)，還得到JPEG格式解碼模塊和MPEG-2格式解碼模塊的VHDL 描述。
此時(shí)要對(duì)JPEG格式系統(tǒng)和MPEG-2格式系統(tǒng)的頂層文件進(jìn)行修改。將JPEG 格式解碼模塊和MPEG-2格式解碼模塊與系統(tǒng)之間做一個(gè)明確的劃分，抽象出 相互之間的互聯(lián)信號(hào)，按照此互聯(lián)信號(hào)重新修改系統(tǒng)的Port的內(nèi)容以及相關(guān) 聯(lián)的邏輯。同時(shí)使用Xilinx的設(shè)計(jì)源語(yǔ)，加入Bus Marco，使得所有JPEG 格式解碼模塊和MPEG-2格式解碼模塊與系統(tǒng)之間(除了時(shí)鐘信號(hào)之外)的信 號(hào)經(jīng)過Bus Marco互聯(lián)。
經(jīng)過綜合工具軟件，將VHDL描述綜合為網(wǎng)表。得到JPEG格式系統(tǒng)和 MPEG-2格式系統(tǒng)以及系統(tǒng)各自的網(wǎng)表表述。綜合時(shí)需要在頂層設(shè)計(jì)中將系統(tǒng) 模塊、JPEG格式解碼模塊或MPEG-2格式解碼模塊模塊約束為black—box。同 時(shí)對(duì)JPEG格式解碼模塊和MPEG-2格式解碼模塊的VHDL描述單獨(dú)進(jìn)行綜合， 得到這兩個(gè)模塊各自的網(wǎng)表表述。
后端流程的出發(fā)點(diǎn)是已經(jīng)設(shè)計(jì)好的的網(wǎng)表。首先需要做的是對(duì)系統(tǒng)的位置 進(jìn)行約束，同時(shí)也要在芯片內(nèi)部約束出固定的位置用于JPEG格式解碼模塊和 MPEG-2格式解碼模塊的重構(gòu)，將約束生成一個(gè)UCF文件(FPGA中的管腳綁定 文件)，值得注意的是，JPEG格式解碼模塊和MPEG-2格式解碼模塊作為部分 重構(gòu)單元，需要遵從Xilinx VirtexII Pro芯片重構(gòu)的物理約束條件。g卩，最 小的重構(gòu)單元是一個(gè)重構(gòu)Frame,而一個(gè)重構(gòu)Frame的范圍是lbit的整個(gè)列 的可配置邏輯，包括上下的輸入/輸出邏輯模塊(I0B)和其中的可構(gòu)造邏輯模 塊(CLB)。因此，JPEG格式解碼模塊和MPEG-2格式解碼模塊必需由若干個(gè) Frame構(gòu)成，也就是說(shuō)，JPEG格式解碼模塊和MPEG-2格式解碼模塊需要占據(jù) 若干連續(xù)整列的芯片位置；并且，要約束上述兩個(gè)解碼模塊的邊界，輸出信號(hào)、 輸出腳等，使其相同，以便重構(gòu)時(shí)不至于丟失信號(hào)。
下一步分別對(duì)JPEG格式系統(tǒng)和MPEG-2格式系統(tǒng)進(jìn)行NGDbuild，生成各
自的NGD文件，此NGD文件是對(duì)整個(gè)系統(tǒng)配置的一個(gè)描述。同時(shí)，還需要對(duì)系 統(tǒng)、JPEG格式解碼模塊和MPEG-2格式解碼模塊三個(gè)模塊分別進(jìn)行Xilinx modular設(shè)計(jì)的流程，按照芯片約束進(jìn)行布圖布線，最終對(duì)JPEG格式解碼模 塊和MPEG-2格式解碼模塊生成bitstream文件。此bitstream文件與通常下 載到FPGA中的bitstream文件的區(qū)別在于，這兩個(gè)bitstream文件是一個(gè)模 塊的部分重構(gòu)配置流。不能作為整個(gè)FPGA的配置，其大小通常遠(yuǎn)小于整個(gè)FPGA 的配置流文件。
最后，將MPEG-2格式系統(tǒng)作為系統(tǒng)的初始系統(tǒng)，進(jìn)行裝配(Assemble)， 包括整體的MAP，布圖布線，IO管腳確定等工作，并構(gòu)建最終的初始化系統(tǒng)配 置流文件。
系統(tǒng)硬件設(shè)計(jì)完成之后，還需要設(shè)計(jì)軟件，使得PowerPC能夠響應(yīng)外部的 條件，和進(jìn)行正常的SoC系統(tǒng)操作。
將生成可重構(gòu)模塊的的部分配置文件作為可供PowerPC調(diào)用的數(shù)據(jù)存放 在內(nèi)存的數(shù)據(jù)段中，作為程序需要訪問到的數(shù)據(jù)。在適當(dāng)?shù)臅r(shí)刻，被某些觸發(fā) 條件所觸發(fā)，引起重構(gòu)動(dòng)作，通過軟件調(diào)用HWICAP，將部分配置文件轉(zhuǎn)化為 硬件電路。
如圖4,在本發(fā)明的實(shí)施例中，實(shí)現(xiàn)系統(tǒng)重構(gòu)的方法如下
1) 接收數(shù)據(jù)，并讀出數(shù)據(jù)的文件頭數(shù)據(jù)有系統(tǒng)的信號(hào)輸入端送入 本系統(tǒng)，存儲(chǔ)在存儲(chǔ)器7中特別指定的區(qū)域內(nèi)，同時(shí)處理器5讀取信號(hào)的文件 頭，得到其表示數(shù)據(jù)格式部分；
2) 判斷該文件頭是否與現(xiàn)行的可重構(gòu)部分處理的格式相同，處理器 5將得到的、表示數(shù)據(jù)格式的信息與現(xiàn)行的可重構(gòu)部分的處理格式的數(shù)據(jù)比 較；若是相同的，則跳到步驟4)，不經(jīng)過重構(gòu)，直接處理數(shù)據(jù)；若不相同，
則進(jìn)行步驟3);
3) 根據(jù)讀出的文件頭的信息，讀取相應(yīng)的重構(gòu)配置文件，對(duì)可重構(gòu) 部分進(jìn)行重構(gòu)處理器5根據(jù)得到的表示數(shù)據(jù)格式的信息，確定需要的配置文 件，并通過HWICAP模塊對(duì)可重構(gòu)部分進(jìn)行重構(gòu)；
4) 處理數(shù)據(jù)并輸出。
在上述步驟3)中，通過HWICAP對(duì)可重構(gòu)部分進(jìn)行重構(gòu)又可以進(jìn)一步劃
分為如下步驟
3a)在處理器5的控制下，多媒體處理模塊8停止工作；
3b)重構(gòu)控制器6由重構(gòu)配置存儲(chǔ)器9中讀出相應(yīng)的配置文件；在
本實(shí)施例中，重構(gòu)控制器6就是HWICAP模塊；
3c)對(duì)多媒體處理模塊8中的可重構(gòu)部分81進(jìn)行重構(gòu)；
3d)在處理器5的控制下，多媒體處理模塊8開始工作，開始在重
構(gòu)的格式下，從存儲(chǔ)器7中取出存放的輸入數(shù)據(jù)，經(jīng)過解碼后輸出。 其中，步驟3c)進(jìn)一步包括
3cl)重構(gòu)控制器6判斷重構(gòu)是否完成，由于可重構(gòu)部分的邊界
是固定的，也即是其在芯片上所占的面積是固定的，故其最小可配置單元數(shù)是
固定的，只要用此數(shù)減已配置的最小可配置單元數(shù)即可知重構(gòu)是否完成；若已
完成，跳轉(zhuǎn)到3d)，在控制器5的控制下，多媒體處理模塊8開始工作；若不
是已完成，執(zhí)行步驟3c2);
3c2)重構(gòu)控制器6由重構(gòu)配置存儲(chǔ)器9中讀取該配置文件中的
下一個(gè)最小可配置單位；本實(shí)施例中，最小可配置單位是FRAME。 FRAME是指
在配置過程中能夠讀寫的FPGA的邏輯資源的最小單位。 一個(gè)配置FRAME是一
個(gè)寬度為lbit的FPGA可配置邏輯列，包括了上下的IOB。3c3)將上述讀取的最小可配置單位的內(nèi)容寫入可重構(gòu)部分81;
可重構(gòu)控制器6將其獨(dú)到的一個(gè)最小可配置單位的內(nèi)容通過片上總線10寫到
可重構(gòu)部分81中去；
3c4)返回3cl);
在本實(shí)施例中，重構(gòu)控制器6 HWICAP的操作就是讀入一修改一回寫的一 個(gè)過程。這個(gè)過程以配置FRAME為單位，反復(fù)操作這個(gè)過程完成對(duì)部分邏輯資 源的重新配置。
值得一提的是，上述實(shí)施例只是本發(fā)明的一個(gè)較常用的應(yīng)用，本發(fā)明的保 護(hù)范圍并不局限于該實(shí)施例，例如，在實(shí)際應(yīng)用中可以是三個(gè)或4個(gè)或更多的 可重構(gòu)模塊，涉及更多的多媒體格式等，也并不局限于上述實(shí)施例中的硬件平 臺(tái)，例如，重構(gòu)控制器可以用單獨(dú)的一個(gè)MCU擔(dān)任(該MCU獨(dú)立于上述的FPGA， 并通過總線與FPGA相連)，而不用實(shí)施例中的HWICAP等，凡在本發(fā)明的精神 和原則范圍內(nèi)，所作的任何修改、改進(jìn)、等同替換等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍內(nèi)。
權(quán)利要求
1、一種自重構(gòu)片上多媒體處理系統(tǒng)，包括用于整個(gè)程序的運(yùn)行、進(jìn)程調(diào)度的處理器(5)；用于存放所運(yùn)行的程序及中間數(shù)值的存儲(chǔ)器(7)；用于進(jìn)行系統(tǒng)中各部分間通訊的片上總線(10)，其特征在于，還包括連接在所述片上總線上的、用于對(duì)多媒體信號(hào)進(jìn)行編/解碼的多媒體處理模塊(8)，該模塊的全部或部分可重構(gòu)；連接在所述片上總線上的、用于存放至少兩個(gè)重構(gòu)模塊的配置文件的重構(gòu)配置文件儲(chǔ)存器(9)；連接在所述片上總線上的重構(gòu)控制器(6)，所述重構(gòu)控制器(6)在收到所述處理器(5)發(fā)出的重構(gòu)信號(hào)時(shí)，從重構(gòu)配置文件儲(chǔ)存器(9)讀出被指定的配置文件，通過所述片上總線(10)寫入多媒體處理模塊(8)的可重構(gòu)部分(81)。
2、 根據(jù)權(quán)利要求l所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特征在于，所 述多媒體處理模塊(8)包括固定部分(82)和重構(gòu)部分(81)。
3、 根據(jù)權(quán)利要求2所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特征在于，所 述片上總線(10)包括CORECONNECT總線；所述可重構(gòu)部分(81)與固定部分(82)之間的信號(hào)通過BUS MACRO (83)連接。
4、 根據(jù)權(quán)利要求3所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特征在于，所 述多媒體處理模塊(8)包括可現(xiàn)場(chǎng)編程的FPGA器件；所述可重構(gòu)部分(81) 每次重構(gòu)后在所述FPGA上的面積均相同，其所占用面積的邊界和布線資源固定不變。
5、 根據(jù)權(quán)利要求4所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特征在于，所 述可重構(gòu)部分(81)包括功能模塊和IPIF模塊，所述功能模塊與IPIF相連， 所述IPIF模塊除與功能模塊相連外，還與所述片上總線(10)相連。
6、 根據(jù)權(quán)利要求7所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特征在于，所 述重構(gòu)控制器(6)包括內(nèi)嵌于FPGA中的HWICAP模塊或單獨(dú)的MCU。
7、 根據(jù)權(quán)利要求l-6中任一項(xiàng)所述的自重構(gòu)片上多媒體處理系統(tǒng)，其特 征在于，所述系統(tǒng)處理的多媒體格式包括JPEG、 JPEG2000、 MPEG-2、 MPEG-4、 H. 263、 H. 264或RM/RMVB中的一項(xiàng)或多項(xiàng)。
8、 一種實(shí)現(xiàn)用于多媒體處理系統(tǒng)自重構(gòu)的方法，其特征在于，包括如下步驟1) 接收數(shù)據(jù)，并讀出數(shù)據(jù)的文件頭；2) 判斷該文件頭是否與現(xiàn)行的可重構(gòu)部分處理的格式相符，若是， 則跳到步驟4)，若不是，則進(jìn)行步驟3);3) 根據(jù)讀出的文件頭的信息，讀取相應(yīng)的重構(gòu)配置文件，對(duì)可重構(gòu) 部分進(jìn)行重構(gòu)；4) 處理數(shù)據(jù)并輸出。
9、 根據(jù)權(quán)利要求8所述的方法，其特征在于，所述步驟3)進(jìn)一步包括 如下步驟3a)在處理器的控制下，停止多媒體處理模塊的工作；3b)重構(gòu)控制器由重構(gòu)配置存儲(chǔ)器中調(diào)出相應(yīng)的配置文件；3C)對(duì)多媒體處理模塊中的可重構(gòu)部分進(jìn)行重構(gòu)；3d)在處理器的控制下，多媒體處理模塊開始工作。
10、根據(jù)權(quán)利要求9所述的方法，其特征在于，所述步驟3c)進(jìn)一步包括3cl)重構(gòu)控制器判斷重構(gòu)是否完成，若是，跳轉(zhuǎn)到3e)，若不是，執(zhí)行 步驟3c2);3c2)重構(gòu)控制器由重構(gòu)配置存儲(chǔ)器中讀取下一個(gè)最小可配置單位的配置文件；3c3)將上述讀取的最小可配置單位的配置文件寫入可重構(gòu)部分； 3c4)返回3cl)。
全文摘要
本發(fā)明涉及一種自重構(gòu)片上多媒體處理系統(tǒng)，包括處理器、存儲(chǔ)器和片上總線，還包括多媒體處理模塊，該模塊的全部或部分可重構(gòu)；重構(gòu)配置文件儲(chǔ)存器；重構(gòu)控制器，所述重構(gòu)控制器從重構(gòu)配置文件儲(chǔ)存器讀出被指定的配置文件，對(duì)多媒體處理模塊的可重構(gòu)部分進(jìn)行部分或全部重構(gòu)。本發(fā)明還提供一種實(shí)現(xiàn)片上系統(tǒng)自重構(gòu)的方法，包括讀出數(shù)據(jù)的文件頭；判斷該文件頭是否與現(xiàn)行的處理格式相符；讀取相應(yīng)的重構(gòu)配置文件，對(duì)可重構(gòu)部分進(jìn)行重構(gòu)；處理數(shù)據(jù)并輸出。實(shí)施本發(fā)明的自重構(gòu)片上多媒體處理系統(tǒng)及其實(shí)現(xiàn)方法，具有以下有益效果其處理速度快，靈活性強(qiáng)，可以用一種設(shè)備處理多種多媒體信號(hào)，可實(shí)現(xiàn)硬件的時(shí)分復(fù)用，大大節(jié)省了硬件資源。
文檔編號(hào)G06T1/20GK101169866SQ20061006332
公開日2008年4月30日 申請(qǐng)日期2006年10月26日 優(yōu)先權(quán)日2006年10月26日
發(fā)明者淵 徐, 捷 曹, 朱明程, 田志東 申請(qǐng)人:朱明程