專利名稱：功率減小邏輯和非破壞性鎖存電路以及應(yīng)用的制作方法
背景技術(shù)：
諸如微處理器的大規(guī)模集成電路使用諸如序列邏輯電路這樣的電路來執(zhí)行許多不同類型的邏輯功能。(如這里使用的，術(shù)語“芯片”或小片指的是一片例如半導(dǎo)體材料的材料，其包括諸如集成電路或一部分集成電路的電路)。對(duì)于在移動(dòng)應(yīng)用或其它相對(duì)低功率環(huán)境中的芯片來說節(jié)省電源將變得更為重要。遺憾的是，隨著集成電路的擴(kuò)大，并且對(duì)芯片性能的需求越高，減少功耗變得更加困難。


通過例子示出了本發(fā)明的實(shí)施例，但并非限定本發(fā)明，在附圖的標(biāo)記中相同的附圖標(biāo)記指相同元件。
圖1是根據(jù)一些實(shí)施例的具有功率減少睡眠模式特征的邏輯電路方塊圖。
圖2A是傳統(tǒng)的置位鎖存電路的示意圖。
圖2B是傳統(tǒng)的復(fù)位鎖存電路的示意圖。
圖3是根據(jù)一些實(shí)施例的非破壞性置位鎖存器的示意圖。
圖4是根據(jù)一些實(shí)施例的非破壞性復(fù)位鎖存器的示意圖。
圖5A是根據(jù)一些實(shí)施例的非破壞性置位鎖存器的示意圖。
圖5B是說明根據(jù)一些實(shí)施例的圖5A電路工作的時(shí)序圖。
圖6A是根據(jù)一些實(shí)施例的非破壞性復(fù)位鎖存器的示意圖。
圖6B是說明根據(jù)一些實(shí)施例的圖6A電路工作的時(shí)序圖。
圖7是根據(jù)一些實(shí)施例的具有至少一功率減少特征的邏輯電路的計(jì)算機(jī)系統(tǒng)的方塊圖。
具體實(shí)施例方式
圖1示出了根據(jù)這里所公開的一些實(shí)施例的具有睡眠模式特征的邏輯電路方塊圖。如所指的，當(dāng)線路在工作中時(shí)，復(fù)位/置位鎖存邏輯電路102耦合到邏輯線路104中的邏輯電路來提供操作輸入，以及當(dāng)在睡眠模式時(shí)，將邏輯電路置位或復(fù)位成已知的睡眠模式狀態(tài)。通過使睡眠模式使能信號(hào)有效(asserted)而進(jìn)入睡眠模式，該信號(hào)實(shí)際上包括一個(gè)或多個(gè)可以低電平和/或高電平有效的信號(hào)。(應(yīng)當(dāng)理解，復(fù)位/置位鎖存器可以包括任何能夠響應(yīng)于有效控制信號(hào)而輸出已知邏輯值的鎖存電路。典型地，控制輸入是指如R或S輸入，然而在這所揭露的是指睡眠模式信號(hào)。)當(dāng)進(jìn)入睡眠模式時(shí)，邏輯電路的輸入被置位或被復(fù)位，使得邏輯電路消耗的泄漏功率降低。邏輯電路包括多個(gè)門(例如，與非門，或非門)，即使這些門沒有工作，它們也根據(jù)其輸入來消耗不同量的泄漏功率。例如，輸入全為高電平的n輸入與非門(例如，由PMOS器件實(shí)現(xiàn))的泄漏比其輸入全為低電平時(shí)具有較少的泄漏(如，大約10倍)。因此，在睡眠模式期間，希望將這類與非門輸入設(shè)置為高電平。另一方面，其它的門(如，n輸入PMOS或非門)在其輸入全為低電平時(shí)有較少的泄漏。因此，對(duì)于這類的門，希望將其輸入復(fù)位為低電平。(術(shù)語“PMOS晶體管，，指P-型金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管。同樣地，術(shù)語“NMOS晶體管”指N-型金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管。應(yīng)當(dāng)理解到，無論所使用的術(shù)語是“晶體管”、“MOS晶體管”、“NMOS晶體管”或“PMOS”晶體管，除非另外有由它們的使用屬性指明或指示，都以示范例的方式使用該些晶體管。它們包含各種不同的MOS器件，該MOS器件包括具有不同VT和所提及僅有少許的氧化層厚度的器件。而且，除非特別稱為MOS等等，術(shù)語晶體管包括其它適合的晶體管類型，例如，結(jié)型場(chǎng)效應(yīng)晶體管、雙極型結(jié)型晶體管、和現(xiàn)今已知或還沒研發(fā)出的各種類型三維晶體管。)在睡眠模式期間，置位或復(fù)位邏輯塊104中所有門的輸入是可能的，但至少一些可以被置位/復(fù)位以減少整體泄漏。在一些實(shí)施例中，例如在設(shè)計(jì)階段，可以改變布局和/或電路設(shè)計(jì)，例如，通過使用DeMorgan的理論用或非門來取代與非門或反之亦然，使得在睡眠模式中，給出可用的輸入組合，可以獲得更低的泄漏。盡管事實(shí)上如所示的復(fù)位/置位鎖存電路102都在邏輯塊104的“之前”，在一些實(shí)施例中，復(fù)位和置位電路(或其它方式)被放置在邏輯塊104中，以容許更多門輸入被適合地置位或復(fù)位，來更好地減少泄漏。
當(dāng)邏輯塊104工作中時(shí)(非睡眠模式)，“睡眠模式使能”信號(hào)無效(de-assert)，以及R/S鎖存器102如正常鎖存器工作，將輸入數(shù)據(jù)耦合到邏輯線路104。相反地，一進(jìn)入睡眠模式，“睡眠模式使能”信號(hào)有效，使得置位/復(fù)位鎖存器102置位或復(fù)位邏輯電路輸入，這樣使得邏輯電路進(jìn)入減少泄漏的狀態(tài)。在一些實(shí)施例中，利用非破壞性復(fù)位和/或置位鎖存電路(其中下面公開了一些實(shí)施例)，使得當(dāng)邏輯塊104離開睡眠模式時(shí)，置位/復(fù)位鎖存器102在進(jìn)入睡眠模式時(shí)能將邏輯電路輸入返回到它們的工作狀態(tài)。
圖2A示出了傳統(tǒng)的破壞性置位鎖存器200，該置位鎖存器200被用于實(shí)現(xiàn)上述討論的一些置位鎖存電路。置位鎖存器200包括如圖所示耦合在一起的反相器202、208和212，通過門(pass gate)204，三態(tài)反相器206，以及NMOS晶體管210。當(dāng)電路處于非睡眠模式時(shí)(睡眠模式使能信號(hào)是無效低電平)，電路工作為鎖存器。當(dāng)時(shí)鐘(CLK)是高電平時(shí)，通過門204接通(將輸入(In)值傳到“鎖存數(shù)據(jù)”節(jié)點(diǎn)，并且三態(tài)反相器206處于三態(tài)模式(使得允許鎖存數(shù)據(jù)節(jié)點(diǎn)值改變。)。相反地，當(dāng)時(shí)鐘為低電平時(shí)，通過門204斷開，以及三態(tài)反相器206接通，作為反相器來保持(或鎖存)鎖存數(shù)據(jù)節(jié)點(diǎn)值。這樣，通過高到低的時(shí)鐘轉(zhuǎn)換，輸入(In)值在鎖存數(shù)據(jù)節(jié)點(diǎn)被“鎖存”。鎖存輸出(輸出)處于反相器212輸出，該反相器212緩沖并反轉(zhuǎn)在鎖存數(shù)據(jù)節(jié)點(diǎn)的值。當(dāng)進(jìn)入睡眠模式時(shí)，睡眠模式使能輸入有效(升高)，使得鎖存數(shù)據(jù)節(jié)點(diǎn)變?yōu)榈碗娖讲⑹规i存輸出(輸出)變高電平(或置位)。(注意，反相器212典型地比其它反相器適當(dāng)?shù)拇笠猿浞烛?qū)動(dòng)輸出信號(hào)。同樣地，取決于三態(tài)反相器206的工作狀態(tài)，例如，在睡眠模式期間可以停用時(shí)鐘，在進(jìn)入睡眠模式時(shí)，晶體管210應(yīng)當(dāng)充分地下拉鎖存數(shù)據(jù)節(jié)點(diǎn))。
圖2B示出了傳統(tǒng)的復(fù)位鎖存電路201，其適于在復(fù)位/置位電路102中實(shí)現(xiàn)一個(gè)或多個(gè)復(fù)位電路。復(fù)位鎖存電路201與置位鎖存器200相同除了該置位鎖存器200包括PMOS晶體管214(代替復(fù)位鎖存電路201中的NMOS晶體管)，該晶體管將鎖存數(shù)據(jù)耦合到高電源(如，VCC)而不是低參考電源(如，地)。因此，通過該復(fù)位電路，當(dāng)睡眠模式信號(hào)為低電平時(shí)并且當(dāng)進(jìn)入時(shí)，睡眠模式信號(hào)有效，該有效的信號(hào)使得鎖存數(shù)據(jù)節(jié)點(diǎn)為高電平，使得輸出為低電平(或復(fù)位)。
圖3根據(jù)一些實(shí)施例示出了新穎的非破壞性置位鎖存電路300。例如置位鎖存電路300用于置位/復(fù)位電路102中的一個(gè)或多個(gè)置位電路。在一些實(shí)施例中，當(dāng)進(jìn)入睡眠模式時(shí)，由于不會(huì)失去位于鎖存數(shù)據(jù)節(jié)點(diǎn)的值因此這種情況是希望的。置位鎖存電路300除了其包括替換晶體管210和輸出反相器212的與非門312以外一般類似于置位鎖存器200。通過使睡眠模式使能信號(hào)有效(低電平)來進(jìn)入睡眠模式，這使得與非門312的輸出變?yōu)楦唠娖?，而與鎖存數(shù)據(jù)節(jié)點(diǎn)的值無關(guān)。換句話說，當(dāng)睡眠模式使能信號(hào)無效(高電平)時(shí)，該電路作為鎖存器。(注意在描述的實(shí)施例中，在睡眠模式期間時(shí)鐘保持為低電平以維持鎖存數(shù)據(jù)節(jié)點(diǎn)上的值。在其它實(shí)施例中，這不必是相同或必須的。)圖4根據(jù)一些實(shí)施例示出了新穎的非破壞性復(fù)位鎖存電路400。例如，復(fù)位鎖存電路400可以用于置位/復(fù)位電路102中的一個(gè)或多個(gè)復(fù)位電路。在一些實(shí)施例中，當(dāng)進(jìn)入睡眠模式時(shí)，由于不會(huì)失去位于鎖存數(shù)據(jù)節(jié)點(diǎn)的值因此這種情況是希望的。復(fù)位鎖存電路400除了其包括替換睡眠模式的、上拉晶體管214和輸出反相器212的或非門412以外一般類似于復(fù)位鎖存器201。通過使睡眠模式使能信號(hào)有效(高電平)來進(jìn)入睡眠模式，這使得或非門412的輸出變?yōu)榈碗娖?，而與鎖存數(shù)據(jù)節(jié)點(diǎn)的值無關(guān)。換句話說，當(dāng)睡眠模式使能信號(hào)無效(低電平)時(shí)，該電路作為鎖存器。(并且，在描述的實(shí)施例中，在睡眠模式期間時(shí)鐘保持為低電平以便維持鎖存數(shù)據(jù)節(jié)點(diǎn)上的值。在其它實(shí)施例中，這不必是相同或必須的。)參考圖5A和5B，根據(jù)一些實(shí)施例示出了一種新穎的非破壞性置位鎖存器500(圖SA)和說明其操作的對(duì)應(yīng)時(shí)序圖(圖5B)。復(fù)位鎖存器500除了其結(jié)合一個(gè)恢復(fù)電路(由交叉耦合的或非門504和506形成)來存儲(chǔ)睡眠模式期間的鎖存數(shù)據(jù)節(jié)點(diǎn)值以外類似于復(fù)位鎖存器200。(如這里所使用的，恢復(fù)電路可以包括門和/或其它器件的任何適當(dāng)組合來存儲(chǔ)在睡眠模式期間來自鎖存數(shù)據(jù)節(jié)點(diǎn)的值并且當(dāng)離開睡眠模式時(shí)將該值返回到鎖存數(shù)據(jù)節(jié)點(diǎn)。)鎖存電路500還包括晶體管502，用于在睡眠模式期間可控地禁止向三態(tài)反相器206提供的參考電源(VCC)。應(yīng)當(dāng)理解在這個(gè)實(shí)施例中，反相器212用作為輸出驅(qū)動(dòng)門而不是與非門(如同置位鎖存器300)，這使其更好地適用于某些應(yīng)用中，例如，其中期望具有更大地輸出驅(qū)動(dòng)能力。
當(dāng)置位鎖存器500以鎖存模式操作時(shí)(非睡眠模式)，恢復(fù)和睡眠模式使能信號(hào)無效(恢復(fù)為高電平而睡眠模式為低電平)。當(dāng)睡眠模式使能信號(hào)無效(低電平)時(shí)，晶體管210斷開(允許鎖存數(shù)據(jù)節(jié)點(diǎn)傳送輸入In值)，晶體管502接通從而接通三態(tài)反相器206。無效(高電平)的恢復(fù)信號(hào)使或非門506的輸出為低電平，這使得或非門504作為一個(gè)反相器，將狀態(tài)值作為其輸入。因此，當(dāng)不處于睡眠模式時(shí)，鎖存電路500實(shí)質(zhì)上與當(dāng)鎖存電路200不處于睡眠模式的操作相同。
如圖5B所示，當(dāng)進(jìn)入睡眠模式時(shí)，恢復(fù)信號(hào)無效(低電平)。這使得鎖存數(shù)據(jù)節(jié)點(diǎn)值被存儲(chǔ)在恢復(fù)電路中(交叉耦合的或非門504，506)。其后緊接著使睡眠模式使能信號(hào)有效(高電平)，這使三態(tài)反相器206斷開并且下拉鎖存數(shù)據(jù)節(jié)點(diǎn)，從而將輸出“設(shè)置”為高電平。
當(dāng)鎖存500離開睡眠模式時(shí)，通過接通三態(tài)反相器206使睡眠模式使能信號(hào)無效，同時(shí)，斷開晶體管210，從而使鎖存數(shù)據(jù)節(jié)點(diǎn)值位于進(jìn)入睡眠模式時(shí)刻的值。于是恢復(fù)信號(hào)無效(高電平)，該電路再次(取決于Clk信號(hào))起到鎖存器的作用。
參考圖6A和6B，示出了根據(jù)一些實(shí)施例的無損復(fù)位鎖存器600(圖6A)和說明其操作的對(duì)應(yīng)時(shí)序圖(圖6B)。除了以下幾個(gè)方面，類似于置位鎖存器500。由于是一個(gè)復(fù)位鎖存器，于是當(dāng)進(jìn)入睡眠模式時(shí)，輸出是低電平而不是高電平。另外，其恢復(fù)電路是由交叉耦合的與非門604，606組成(而不是或非門)，其睡眠模式晶體管214是PMOS器件而不是NMOS器件，并且其電源參考晶體管602是可控地將接地參考耦合到三態(tài)反相器206的NMOS器件而非耦合到VCC電源的PMOS器件。因此，當(dāng)為高電平時(shí)，睡眠模式使能信號(hào)無效，當(dāng)為低電平時(shí)，恢復(fù)信號(hào)無效。
因此，如圖6B的時(shí)序圖中所示的，當(dāng)睡眠模式使能信號(hào)無效(高電平)并且恢復(fù)信號(hào)無效(低電平)時(shí)，鎖存600作為鎖存器來運(yùn)行。當(dāng)進(jìn)入睡眠模式時(shí)，恢復(fù)信號(hào)有效(高電平)以存儲(chǔ)恢復(fù)電路(與非門604，606)中的鎖存數(shù)據(jù)節(jié)點(diǎn)上的值，并且睡眠模式使能信號(hào)隨后有效(低電平)以進(jìn)入睡眠模式并且使得輸出變?yōu)榈碗娖健．?dāng)離開睡眠模式時(shí)，睡眠模式使能信號(hào)無效(高電平)，接著恢復(fù)信號(hào)無效(低電平)以便當(dāng)進(jìn)入睡眠模式時(shí)設(shè)置鎖存數(shù)據(jù)節(jié)點(diǎn)的值。
參考圖7，示出了計(jì)算機(jī)系統(tǒng)的一個(gè)例子。所描述的系統(tǒng)一般包括耦合到電源704的處理器702、無線接口706、和存儲(chǔ)器708。其耦合到電源704以便在操作期間從電源704接收電能。無線接口706耦合到天線410以便通過無線接口芯片706將處理器通信地鏈接到無線網(wǎng)絡(luò)(未示出)。微處理器702包括功率減少邏輯塊100，根據(jù)上述實(shí)施例，包括各種邏輯電路，所述各種邏輯電路在睡眠模式期間可控地進(jìn)入已知的功率減少狀態(tài)。
應(yīng)當(dāng)注意，所描述的系統(tǒng)能夠以各種形式來實(shí)現(xiàn)。即，能夠以單片機(jī)模塊、電路板、或具有多個(gè)電路板的底盤來實(shí)現(xiàn)。類似地，能夠組成一個(gè)或多個(gè)完整的計(jì)算機(jī)或可替換地能夠組成處理系統(tǒng)內(nèi)有用的元件。
本發(fā)明并不限于上述實(shí)施例，并且能夠在所附權(quán)利要求的精神和范圍內(nèi)進(jìn)行修改和變化。例如，應(yīng)當(dāng)理解本發(fā)明適用于和各種類型的半導(dǎo)體集成電路(“IC”)芯片一起使用。這些IC芯片的例子包括但并不限于處理器、控制器、芯片設(shè)置元件、可編程邏輯陣列(PLA)、存儲(chǔ)器芯片、網(wǎng)絡(luò)芯片等等。
而且，應(yīng)當(dāng)理解可以指定范例的尺寸/模式/值/范圍，盡管本發(fā)明并不限制于相同的。當(dāng)制造技術(shù)(光刻術(shù))隨著時(shí)間日趨成熟時(shí)，期望能夠制造出更小型的設(shè)備。另外，熟知的連接IC的電源/接地以及其它元件未在附圖中示出。此外，為了避免使本發(fā)明不清楚，布置以方框圖的形式示出，并且由于關(guān)于實(shí)現(xiàn)這種方框圖布置的實(shí)施很強(qiáng)地依賴于將要被實(shí)現(xiàn)的本發(fā)明內(nèi)的平臺(tái)，即，這種規(guī)格應(yīng)當(dāng)是本領(lǐng)域技術(shù)人員范圍內(nèi)熟悉的。為了描述本發(fā)明的范例實(shí)施例，闡述了細(xì)節(jié)(例如，電路)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚本發(fā)明可以不具有這些細(xì)節(jié)或通過改變這些具體的器件來實(shí)現(xiàn)。因此這種描述應(yīng)當(dāng)認(rèn)為是示例的而不是限制的。
權(quán)利要求
1.一種具有泄漏減小邏輯的集成電路芯片，包括邏輯電路，具有帶有門輸入的多個(gè)門，以及耦合到邏輯電路的一個(gè)或多個(gè)鎖存電路，用于當(dāng)處于操作模式時(shí)提供操作數(shù)據(jù)并且在睡眠模式期間使門輸入中的至少一些位于使泄漏減少的值。
2.根據(jù)權(quán)利要求1的芯片，其中該邏輯電路包括一個(gè)或多個(gè)時(shí)序邏輯電路。
3.根據(jù)權(quán)利要求1的芯片，其中該鎖存電路包括非破壞性鎖存電路。
4.根據(jù)權(quán)利要求3的芯片，其中該非破壞性鎖存電路包括非破壞性R和S鎖存器。
5.一種具有非破壞性鎖存器的集成電路芯片，包括具有輸出門的鎖存電路，該輸出門具有耦合到鎖存數(shù)據(jù)節(jié)點(diǎn)的第一輸入和耦合到信號(hào)的第二輸入從而使門提供已知的輸出值。
6.根據(jù)權(quán)利要求5的芯片，其中該鎖存電路是置位鎖存電路。
7.根據(jù)權(quán)利要求6的芯片，其中該輸出門包括與非門。
8.根據(jù)權(quán)利要求7的芯片，其中該鎖存電路包括耦合在鎖存輸入和鎖存數(shù)據(jù)節(jié)點(diǎn)之間的通過門。
9.根據(jù)權(quán)利要求8的芯片，其中該鎖存電路包括耦合到鎖存輸出節(jié)點(diǎn)的交叉耦合的反相器對(duì)。
10.根據(jù)權(quán)利要求9的芯片，其中該交叉耦合的反相器對(duì)包括三態(tài)反相器，其輸出耦合到鎖存輸出節(jié)點(diǎn)。
11.一種具有非破壞性鎖存電路的集成電路芯片，包括耦合到鎖存數(shù)據(jù)節(jié)點(diǎn)的恢復(fù)電路，和耦合到鎖存數(shù)據(jù)節(jié)點(diǎn)的反相器，該反相器具有為鎖存電路提供輸出的輸出端。
12.根據(jù)權(quán)利要求11的芯片，其中該鎖存電路包括耦合到鎖存數(shù)據(jù)節(jié)點(diǎn)的三態(tài)反相器，當(dāng)進(jìn)入睡眠模式時(shí)該三態(tài)反相器可控地禁止。
13.根據(jù)權(quán)利要求12的芯片，其中該鎖存電路包括一個(gè)晶體管，當(dāng)不處于睡眠模式時(shí)，該晶體管可控地為三態(tài)反相器供電。
14.根據(jù)權(quán)利要求13的芯片，其中該鎖存電路是置位鎖存電路，該置位鎖存電路包括耦合在低參考電源和鎖存數(shù)據(jù)節(jié)點(diǎn)之間的晶體管從而當(dāng)進(jìn)入睡眠模式時(shí)將鎖存數(shù)據(jù)節(jié)點(diǎn)下拉到低電平狀態(tài)。
15.根據(jù)權(quán)利要求14的芯片，其中恢復(fù)電路包括一對(duì)或非門以便當(dāng)進(jìn)入睡眠模式時(shí)存儲(chǔ)來自鎖存數(shù)據(jù)節(jié)點(diǎn)的值。
16.根據(jù)權(quán)利要求14的芯片，其中該鎖存電路是復(fù)位鎖存電路，該復(fù)位鎖存電路包括耦合在高參考電源和鎖存數(shù)據(jù)節(jié)點(diǎn)之間的晶體管從而當(dāng)進(jìn)入睡眠模式時(shí)將鎖存數(shù)據(jù)節(jié)點(diǎn)上拉到高電平狀態(tài)。
17.根據(jù)權(quán)利要求16的芯片，其中恢復(fù)電路包括一對(duì)與非門以便當(dāng)進(jìn)入睡眠模式時(shí)存儲(chǔ)來自鎖存數(shù)據(jù)節(jié)點(diǎn)的值。
18.一種計(jì)算機(jī)系統(tǒng)，包括(a)包括邏輯電路的微處理器，該邏輯電路具有(i)帶有門輸入的多個(gè)門，和(ii)耦合到邏輯電路的一個(gè)或多個(gè)鎖存電路，用于當(dāng)處于操作模式時(shí)提供操作數(shù)據(jù)并且在睡眠模式期間使門輸入中的至少一些位于使泄漏減少的值；(b)天線；和(c)無線接口，耦合到微處理器并且耦合到天線從而將微處理器通信地鏈接到無線網(wǎng)絡(luò)。
19.根據(jù)權(quán)利要求18的系統(tǒng)，其中該邏輯電路包括一個(gè)或多個(gè)時(shí)序邏輯電路。
20.根據(jù)權(quán)利要求18的系統(tǒng)，其中該鎖存電路包括非破壞性鎖存電路。
21.根據(jù)權(quán)利要求20的系統(tǒng)，其中該非破壞性鎖存電路包括非破壞性R和S鎖存器。
全文摘要
在一些實(shí)施例中，提供了一種邏輯電路，其具有帶有門輸入的多個(gè)門。還提供有耦合到邏輯電路的一個(gè)或多個(gè)鎖存電路，用于當(dāng)處于操作模式時(shí)提供操作數(shù)據(jù)并且在睡眠模式期間使門輸入中的至少一些位于使泄漏減少的值。另外還提供了非破壞性鎖存電路的實(shí)施例，這可以用于實(shí)現(xiàn)正如所述的鎖存電路。其它的實(shí)施例也公開了和/或在這里要求了。
文檔編號(hào)G06F1/00GK101030766SQ20061006411
公開日2007年9月5日 申請(qǐng)日期2006年11月9日 優(yōu)先權(quán)日2005年11月10日
發(fā)明者劉漢城, S·西爾斯, R·利雅納蓋 申請(qǐng)人:英特爾公司