專利名稱：數(shù)字信號處理器子系統(tǒng)及其數(shù)據(jù)處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字信號處理技術(shù)，特別是一種數(shù)字信號處理器子系統(tǒng)及其數(shù)據(jù)處理方法。
背景技術(shù)：
數(shù)字信號處理器(DSP)具有強(qiáng)大的計(jì)算能力、靈活的可編程性等特點(diǎn)，在數(shù)字音頻領(lǐng)域應(yīng)用廣泛。尤其是在手機(jī)應(yīng)用中，如果通話環(huán)境太嘈雜，為獲得清晰的通話效果，需要利用數(shù)字信號處理器清除背景噪音。比如一般在通話過程中，話音會時(shí)大時(shí)小，此時(shí)需要利用數(shù)字信號處理器來自動(dòng)調(diào)整語音信號的強(qiáng)度；或者利用數(shù)字信號處理器來實(shí)現(xiàn)語音的變調(diào)處理等等。
一種現(xiàn)有的實(shí)現(xiàn)語音變調(diào)的數(shù)字信號處理系統(tǒng)，其結(jié)構(gòu)如圖1所示，該數(shù)字信號處理系統(tǒng)通過模數(shù)轉(zhuǎn)換模塊或數(shù)模轉(zhuǎn)換模塊與外部主機(jī)相連，典型的外部主機(jī)可為PC。該數(shù)字信號處理系統(tǒng)的核心模塊為變調(diào)處理模塊，其原理是在保證語音信號頻譜包絡(luò)基本不變的情況下，通過一定范圍內(nèi)頻譜的縮放實(shí)現(xiàn)語音變調(diào)。此外，實(shí)現(xiàn)語音變調(diào)的數(shù)字信號處理系統(tǒng)還集成有兩個(gè)多通道緩沖器，為語音信號提供簡單的輸入輸出接口，通過直接存儲器訪問模塊(DMA)與變調(diào)處理模塊相連。圖1中，DMA模塊未示出。在工作狀態(tài)下，等待由核心模塊處理的數(shù)據(jù)以及經(jīng)核心模塊處理過的數(shù)據(jù)均被緩存在多通道緩沖器中，DMA實(shí)現(xiàn)對外部存儲器的直接訪問，該外部存儲器在圖1中未示出。
但是，在圖1所示的系統(tǒng)中，由于核心模塊與外部主機(jī)之間的接口(多通道緩沖器)僅僅實(shí)現(xiàn)了對數(shù)據(jù)的緩存作用，而沒有在二者之間設(shè)置控制模塊，不能靈活控制輸入輸出緩存區(qū)中的數(shù)據(jù)流與核心模塊的交互。同時(shí)，核心模塊及外部主機(jī)也不能通過動(dòng)態(tài)的參數(shù)設(shè)置來改變其它模塊的工作狀態(tài)，使得系統(tǒng)的工作模式死板，應(yīng)變能力差。另外，由于沒有設(shè)置用于異常情況處理的模塊，使得該系統(tǒng)不能應(yīng)付死機(jī)等異常情況；而且，緩存區(qū)的深度固定，也不能根據(jù)實(shí)際情況調(diào)整數(shù)據(jù)流的緩沖能力。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種數(shù)字信號處理器子系統(tǒng)，能在數(shù)字信號處理器與主機(jī)之間提供控制接口，實(shí)現(xiàn)主機(jī)及數(shù)字信號處理器之間信息交互的靈活控制。
本發(fā)明的另一目的在于提供一種數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，使得主機(jī)與數(shù)字信號處理器之間能夠進(jìn)行靈活的信息交互。
為實(shí)現(xiàn)上述主要目的，本發(fā)明提供了一種數(shù)字信號處理器子系統(tǒng)，連接于主機(jī)與數(shù)字信號處理器之間，包括輸入緩存模塊，用于存儲輸入到所述數(shù)字信號處理器等待處理的數(shù)據(jù)，并控制所述數(shù)據(jù)向所述數(shù)字信號處理器的發(fā)送；輸出緩存模塊，用于存儲經(jīng)所述數(shù)字信號處理器處理過的待輸出到主機(jī)的數(shù)據(jù)，并控制所述數(shù)據(jù)向所述主機(jī)的發(fā)送；中斷控制器，用于向所述數(shù)字信號處理器發(fā)送中斷請求信號，控制數(shù)字信號處理器從所述輸入緩存中讀取數(shù)據(jù)及向輸出緩存中發(fā)送數(shù)據(jù)；寄存器配置模塊，用于完成對輸入緩存、輸出緩存及中斷控制器的參數(shù)配置。
所述輸入緩存模塊進(jìn)一步包括輸入緩存及輸入緩存控制器，所述輸入緩存與所述寄存器配置模塊及數(shù)字信號處理器相連，所述輸入緩存控制器與所述輸入緩存及中斷控制器相連。
所述輸出緩存模塊進(jìn)一步包括輸出緩存及輸出緩存控制器，所述輸出緩存與所述數(shù)字信號處理器及寄存器配置模塊相連，所述輸出緩存控制器與所述輸出緩存及中斷控制器相連。
所述數(shù)字信號處理器子系統(tǒng)還包括存儲器，用于存儲所述數(shù)字信號處理器的升級軟件；多路選擇器，用于控制所述存儲器與所述數(shù)字信號處理器之間以及所述存儲器與所述寄存器配置模塊之間的數(shù)據(jù)傳輸。
所述數(shù)字信號處理器子系統(tǒng)還包括同步器，用于完成對所述輸入緩存模塊、輸出緩存模塊及寄存器配置模塊與主機(jī)之間的時(shí)鐘域信號的同步。
所述數(shù)字信號處理器子系統(tǒng)還包括看門狗模塊，用于在所述數(shù)字信號處理器在出現(xiàn)異常時(shí)，在所述寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號發(fā)送給主機(jī)。
所述數(shù)字信號處理器子系統(tǒng)還包括存儲器，用于存儲所述數(shù)字信號處理器的升級軟件；多路選擇器，用于控制所述存儲器與所述數(shù)字信號處理器之間以及所述存儲器與所述寄存器配置模塊之間的數(shù)據(jù)傳輸方向；同步器，用于完成對所述輸入緩存模塊、輸出緩存模塊及寄存器配置模塊與主機(jī)之間的時(shí)鐘域信號的同步；看門狗模塊，用于在所述數(shù)字信號處理器在出現(xiàn)異常時(shí)，在所述寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號發(fā)送給主機(jī)；所述輸入緩存模塊進(jìn)一步包括輸入緩存及輸入緩存控制器，所述輸入緩存與所述寄存器配置模塊及數(shù)字信號處理器相連，所述輸入緩存控制器與所述輸入緩存及中斷控制器相連；所述輸出緩存模塊進(jìn)一步包括輸出緩存及輸出緩存控制器，所述輸出緩存與所述數(shù)字信號處理器及寄存器配置模塊相連，所述輸出緩存控制器與所述輸出緩存及中斷控制器相連。
為實(shí)現(xiàn)上述另一目的，本發(fā)明還提供了一種數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，該方法包括以下步驟當(dāng)主機(jī)向所述數(shù)字信號處理器發(fā)送數(shù)據(jù)時(shí)，所述數(shù)據(jù)被存儲到輸入緩存中，所述數(shù)字信號處理器在中斷信號的控制下，從所述輸入緩存中讀取所述數(shù)據(jù)；當(dāng)所述數(shù)字信號處理器向主機(jī)發(fā)送數(shù)據(jù)時(shí)，所述數(shù)據(jù)被存儲到輸出緩存中，當(dāng)所述輸出緩存達(dá)到一預(yù)設(shè)狀態(tài)時(shí)，所述數(shù)字信號處理器在中斷信號的控制下停止向所述輸出緩存中發(fā)送數(shù)據(jù)，并由所述輸出緩存通知主機(jī)在所述輸出緩存中讀取所述數(shù)據(jù)。
該方法進(jìn)一步包括預(yù)先設(shè)置輸入緩存及輸出緩存的深度閾值，當(dāng)所述輸入緩存的存儲容量達(dá)到所述閾值時(shí)，輸入緩存控制器控制所述數(shù)字信號處理器子系統(tǒng)向所述數(shù)字信號處理器發(fā)送中斷信號，通知所述數(shù)字信號處理器到所述輸入緩存中讀取數(shù)據(jù)；當(dāng)所述輸出緩存的存儲容量達(dá)到所述閾值時(shí)，輸出緩存控制器控制所述數(shù)字信號處理器子系統(tǒng)向所述數(shù)字信號處理器發(fā)送中斷信號，通知數(shù)字信號處理器停止發(fā)送數(shù)據(jù)，并通知主機(jī)到所述輸出緩存中讀取數(shù)據(jù)。
該方法還包括以下步驟設(shè)置計(jì)數(shù)器及計(jì)數(shù)器的上限閾值，所述數(shù)字信號處理器子系統(tǒng)定時(shí)對該計(jì)數(shù)器清零，當(dāng)所述定時(shí)器達(dá)到所述上限閾值而未被清零時(shí)，所述數(shù)字信號處理器子系統(tǒng)向所述主機(jī)發(fā)送復(fù)位信號，由所述主機(jī)控制所述數(shù)字信號處理器子系統(tǒng)進(jìn)行重啟。
本發(fā)明在數(shù)字信號處理器與主機(jī)之間設(shè)置包含中斷控制器、寄存器配置模塊、輸入/輸出緩存模塊的數(shù)字信號處理器子系統(tǒng)，所述中斷控制器在寄存器配置模塊的控制下，一旦輸入緩存已滿，即觸發(fā)中斷控制器向數(shù)字信號處理器發(fā)送中斷信號，通知數(shù)字信號處理器讀取輸入緩存中的相應(yīng)數(shù)據(jù)；當(dāng)數(shù)字信號處理器向主機(jī)發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)被存儲到輸出緩存中，當(dāng)輸出緩存已滿時(shí)，輸出緩存控制器通知主機(jī)在該輸出緩存中讀取所述數(shù)據(jù)。從而實(shí)現(xiàn)了靈活控制輸入輸出緩存模塊與數(shù)字信號處理器及主機(jī)之間的數(shù)據(jù)流交互。
本發(fā)明還在所述數(shù)字信號處理器子系統(tǒng)中進(jìn)一步設(shè)置看門狗模塊，當(dāng)所述數(shù)字信號處理器子系統(tǒng)發(fā)生異常時(shí)，看門狗模塊在寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號通知主機(jī)對所述數(shù)字信號處理器子系統(tǒng)進(jìn)行重啟，使數(shù)字信號處理器子系統(tǒng)能夠在異常中自動(dòng)恢復(fù)。
主機(jī)和數(shù)字信號處理器都可通過在寄存器配置模塊中設(shè)置相應(yīng)參數(shù)，從而靈活控制緩存模塊的深度，一方面可以充分利用硬件資源，另一方面，通過設(shè)置緩存模塊的深度可以實(shí)現(xiàn)對數(shù)據(jù)處理速度的控制。


圖1為現(xiàn)有技術(shù)中一種實(shí)現(xiàn)語音變調(diào)的數(shù)字信號處理系統(tǒng)的結(jié)構(gòu)圖；圖2為本發(fā)明的實(shí)施例中數(shù)字信號處理器子系統(tǒng)的結(jié)構(gòu)圖；圖3為本發(fā)明數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法的實(shí)施例中主機(jī)發(fā)送數(shù)據(jù)給DSP的方法流程圖；圖4為本發(fā)明數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法的實(shí)施例中DSP發(fā)送數(shù)據(jù)給主機(jī)的方法流程圖；圖5為本發(fā)明數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法的實(shí)施例中DSP更新軟件的方法流程圖。
具體實(shí)施例方式
本發(fā)明在主機(jī)與數(shù)字信號處理器之間設(shè)置包含中斷控制器、寄存器配置模塊、輸入/輸出緩存模塊的數(shù)字信號處理器子系統(tǒng)作為具有控制功能的接口，所述中斷控制器在寄存器配置模塊的控制下，一旦輸入緩存已滿，即觸發(fā)中斷控制器向數(shù)字信號處理器發(fā)送中斷信號，通知數(shù)字信號處理器讀取輸入緩存中的相應(yīng)數(shù)據(jù)；當(dāng)數(shù)字信號處理器向主機(jī)發(fā)送數(shù)據(jù)時(shí)，該數(shù)據(jù)被存儲到輸出緩存中，當(dāng)輸出緩存達(dá)到一預(yù)設(shè)狀態(tài)時(shí)，觸發(fā)中斷控制器向數(shù)字信號處理器發(fā)送中斷信號，通知其停止發(fā)送數(shù)據(jù)，并由輸出緩存控制器通知主機(jī)在該輸出緩存中讀取所述數(shù)據(jù)。從而能夠靈活控制輸入輸出緩存模塊中與數(shù)字信號處理器及主機(jī)之間的數(shù)據(jù)流交互。本發(fā)明中，從主機(jī)向數(shù)字信號處理器發(fā)送數(shù)據(jù)稱為輸入，從數(shù)字信號處理器向主機(jī)發(fā)送數(shù)據(jù)稱為輸出。
本發(fā)明數(shù)字信號處理器子系統(tǒng)中進(jìn)一步設(shè)置有看門狗模塊，在數(shù)字信號處理器子系統(tǒng)發(fā)生異常時(shí)，看門狗模塊在寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號通知主機(jī)，使數(shù)字信號處理器子系統(tǒng)能夠在異常中自動(dòng)恢復(fù)。
本發(fā)明中，主機(jī)和數(shù)字信號處理器都可通過在寄存器配置模塊中設(shè)置相應(yīng)參數(shù)，靈活控制緩存模塊的深度。
圖2為本發(fā)明實(shí)施例中數(shù)字信號處理器子系統(tǒng)的結(jié)構(gòu)圖，其中，實(shí)線為數(shù)字信號處理器子系統(tǒng)內(nèi)部的數(shù)據(jù)通路，虛線為數(shù)字信號處理器子系統(tǒng)與外部模塊或主機(jī)的數(shù)據(jù)通路，該數(shù)字信號處理器子系統(tǒng)具體包括輸入緩存模塊，用于存儲待輸入到數(shù)字信號處理器處理的數(shù)據(jù)，并控制該數(shù)據(jù)向數(shù)字信號處理器的發(fā)送；該模塊包括兩部分，輸入緩存11及輸入緩存控制器12。主機(jī)發(fā)送給數(shù)字信號處理器的數(shù)據(jù)首先被緩存在輸入緩存11中，當(dāng)輸入緩存11的容量達(dá)到預(yù)設(shè)的深度閾值時(shí)，輸入緩存控制器12向寄存器配置模塊4發(fā)出輸入緩存11已滿的通知信號，寄存器配置模塊4觸發(fā)中斷控制器向數(shù)字信號處理器發(fā)送一中斷信號，數(shù)字信號處理器接收到該中斷信號后，調(diào)用相應(yīng)的中斷處理程序，在輸入緩存中讀取數(shù)據(jù)。
輸出緩存模塊，用于存儲經(jīng)數(shù)字信號處理器處理過的待輸出的數(shù)據(jù)，并控制該數(shù)據(jù)向主機(jī)的發(fā)送；該模塊包括兩部分，輸出緩存21及輸出緩存控制器22。數(shù)字信號處理器發(fā)送到主機(jī)的數(shù)據(jù)首先被緩存在輸出緩存21中，當(dāng)輸出緩存21的容量達(dá)到預(yù)設(shè)的深度閾值時(shí)，輸出緩存控制器22通知主機(jī)在輸出緩存21中讀取數(shù)據(jù)。
中斷控制器3，根據(jù)寄存器配置模塊4的觸發(fā)向數(shù)字信號處理器發(fā)送中斷請求信號，控制數(shù)字信號處理器從輸入緩存11中讀取數(shù)據(jù)及往輸出緩存21發(fā)送數(shù)據(jù)。
寄存器配置模塊4，用于完成對輸入緩存11、輸出緩存21及中斷控制器3的參數(shù)配置，該模塊是整個(gè)數(shù)字信號處理器子系統(tǒng)的核心模塊，主機(jī)和數(shù)字信號處理器都可通過在該模塊中設(shè)置相應(yīng)參數(shù)，再由該模塊將相應(yīng)參數(shù)配置到數(shù)字信號處理器子系統(tǒng)中的其它模塊，來實(shí)現(xiàn)對整個(gè)數(shù)字信號處理器子系統(tǒng)的控制。設(shè)置的參數(shù)包括輸入緩存11及輸出緩存21的深度閾值，看門狗模塊8的計(jì)數(shù)器值，多路選擇器6的數(shù)據(jù)傳輸方向。
存儲器5，用于存儲數(shù)字信號處理器的升級軟件。在本發(fā)明中，存儲器5與輸入緩存11及輸出緩存21可集成在靜態(tài)隨機(jī)訪問存儲器(SRAM)中。
多路選擇器6，用于控制存儲器5與數(shù)字信號處理器之間以及存儲器5與寄存器配置模塊4之間的數(shù)據(jù)傳輸方向。在實(shí)際應(yīng)用中，主機(jī)將更新軟件發(fā)送到存儲器5時(shí)，數(shù)據(jù)流的傳輸方向?yàn)閺募拇嫫髋渲媚K4到存儲器5，而存儲器5將更新軟件發(fā)送到數(shù)字信號處理器時(shí)，數(shù)據(jù)流的傳輸方向?yàn)閺拇鎯ζ?到數(shù)字信號處理器。
同步器7，用于完成對輸入緩存控制器12、輸出緩存控制器22及寄存器配置模塊4與主機(jī)之間的時(shí)鐘域同步。由于主機(jī)工作的時(shí)鐘域可能與數(shù)字信號處理器子系統(tǒng)及數(shù)字信號處理器工作的時(shí)鐘域不同，所以同步器7的作用就是使主機(jī)的輸入信號與數(shù)字信號處理器及數(shù)字信號處理器子系統(tǒng)處于同一時(shí)鐘域中。
看門狗模塊8，用于在寄存器配置模塊4的控制下，在數(shù)字信號處理器子系統(tǒng)發(fā)生異常時(shí)產(chǎn)生復(fù)位信號發(fā)送給主機(jī)，通知主機(jī)對該數(shù)字信號處理器子系統(tǒng)進(jìn)行重啟，使得數(shù)字信號處理器子系統(tǒng)能夠自動(dòng)從異常情況中恢復(fù)。該模塊中存在一計(jì)數(shù)器，其上限閾值由寄存器配置模塊4設(shè)置，在數(shù)字信號處理器子系統(tǒng)的工作過程中，計(jì)數(shù)器值不斷累加，寄存器配置模塊4每隔一定時(shí)間會把計(jì)數(shù)器值清零，而一旦計(jì)數(shù)器值達(dá)到上限閾值還未被清零，說明此時(shí)系統(tǒng)或程序發(fā)生了故障，此時(shí)，看門狗模塊8會向主機(jī)發(fā)送復(fù)位通知，通知主機(jī)對系統(tǒng)進(jìn)行恢復(fù)重啟。
本發(fā)明所述數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法包括主機(jī)發(fā)送數(shù)據(jù)給數(shù)字信號處理器的方法，數(shù)字信號處理器發(fā)送數(shù)據(jù)給主機(jī)的方法，以及數(shù)字信號處理器更新軟件的方法。其中，如圖3所示，本發(fā)明數(shù)字信號處理器子系統(tǒng)中主機(jī)發(fā)送數(shù)據(jù)給數(shù)字信號處理器的方法具體包括以下步驟
步驟301、主機(jī)發(fā)送給數(shù)字信號處理器的數(shù)據(jù)被存儲在輸入緩存11中；步驟302、當(dāng)輸入緩存中存儲的數(shù)據(jù)容量達(dá)到寄存器配置模塊4或主機(jī)預(yù)設(shè)的輸入緩存深度閾值時(shí)，寄存器配置模塊4控制中斷控制器3向數(shù)字信號處理器發(fā)送一個(gè)中斷信號；步驟303、數(shù)字信號處理器中斷自身程序的執(zhí)行，轉(zhuǎn)入中斷處理程序，通過數(shù)字信號處理器輸入輸出總線從輸入緩存11中取出數(shù)據(jù)。
如圖4所示，本發(fā)明數(shù)字信號處理器子系統(tǒng)中數(shù)字信號處理器發(fā)送數(shù)據(jù)給主機(jī)的方法具體包括以下步驟步驟401、數(shù)字信號處理器發(fā)送給主機(jī)的數(shù)據(jù)被存儲在輸出緩存21中；步驟402、當(dāng)輸出緩存中存儲的數(shù)據(jù)容量達(dá)到寄存器配置模塊4或主機(jī)預(yù)設(shè)的輸出緩存深度閾值時(shí)，寄存器配置模塊4向主機(jī)發(fā)送讀取數(shù)據(jù)的通知，并同時(shí)通知中斷控制器向數(shù)字信號處理器發(fā)送中斷信號；步驟403、中斷控制器不間斷的向數(shù)字信號處理器發(fā)送中斷信號，通知其不再向輸出緩存發(fā)送數(shù)據(jù)，同時(shí)主機(jī)通過同步器7與輸出緩存21取得同步后，從輸出緩存21中讀取數(shù)據(jù)。當(dāng)輸出緩存為空時(shí)，中斷控制器停止發(fā)送中斷信號，數(shù)字信號處理器繼續(xù)向輸出緩存發(fā)送數(shù)據(jù)。
如圖5所示，本發(fā)明數(shù)字信號處理器子系統(tǒng)中數(shù)字信號處理器更新軟件的方法具體包括以下步驟步驟501、主機(jī)把要更新的軟件發(fā)送到存儲器5中；步驟502、數(shù)字信號處理器開機(jī)后，寄存器配置模塊4控制多路選擇器6的數(shù)據(jù)通路的方向設(shè)置；步驟503、數(shù)字信號處理器通過數(shù)字信號處理器存儲總線在存儲器5中讀取升級后的軟件。
本發(fā)明實(shí)現(xiàn)了通過數(shù)字信號處理器子系統(tǒng)自動(dòng)更新數(shù)字信號處理器軟件的功能，并能夠自動(dòng)從系統(tǒng)的異常情況中恢復(fù)，緩存器的深度可調(diào)整，增強(qiáng)了系統(tǒng)的靈活性。
最后所應(yīng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種數(shù)字信號處理器子系統(tǒng)，連接于主機(jī)與數(shù)字信號處理器之間，其特征在于，包括輸入緩存模塊，用于存儲輸入到所述數(shù)字信號處理器等待處理的數(shù)據(jù)，并控制所述數(shù)據(jù)向所述數(shù)字信號處理器的發(fā)送；輸出緩存模塊，用于存儲經(jīng)所述數(shù)字信號處理器處理過的待輸出到主機(jī)的數(shù)據(jù)，并控制所述數(shù)據(jù)向所述主機(jī)的發(fā)送；中斷控制器，用于向所述數(shù)字信號處理器發(fā)送中斷請求信號，控制數(shù)字信號處理器從所述輸入緩存中讀取數(shù)據(jù)及向輸出緩存中發(fā)送數(shù)據(jù)；寄存器配置模塊，用于完成對輸入緩存、輸出緩存及中斷控制器的參數(shù)配置。
2.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，所述輸入緩存模塊進(jìn)一步包括輸入緩存及輸入緩存控制器，所述輸入緩存與所述寄存器配置模塊及數(shù)字信號處理器相連，所述輸入緩存控制器與所述輸入緩存及中斷控制器相連。
3.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，所述輸出緩存模塊進(jìn)一步包括輸出緩存及輸出緩存控制器，所述輸出緩存與所述數(shù)字信號處理器及寄存器配置模塊相連，所述輸出緩存控制器與所述輸出緩存及中斷控制器相連。
4.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，還包括存儲器，用于存儲所述數(shù)字信號處理器的升級軟件；多路選擇器，用于控制所述存儲器與所述數(shù)字信號處理器之間以及所述存儲器與所述寄存器配置模塊之間的數(shù)據(jù)傳輸。
5.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，還包括同步器，用于完成對所述輸入緩存模塊、輸出緩存模塊及寄存器配置模塊與主機(jī)之間的時(shí)鐘域信號的同步。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，還包括看門狗模塊，用于在所述數(shù)字信號處理器在出現(xiàn)異常時(shí)，在所述寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號發(fā)送給主機(jī)。
7.根據(jù)權(quán)利要求1所述的數(shù)字信號處理器子系統(tǒng)，其特征在于，還包括存儲器，用于存儲所述數(shù)字信號處理器的升級軟件；多路選擇器，用于控制所述存儲器與所述數(shù)字信號處理器之間以及所述存儲器與所述寄存器配置模塊之間的數(shù)據(jù)傳輸方向；同步器，用于完成對所述輸入緩存模塊、輸出緩存模塊及寄存器配置模塊與主機(jī)之間的時(shí)鐘域信號的同步；看門狗模塊，用于在所述數(shù)字信號處理器在出現(xiàn)異常時(shí)，在所述寄存器配置模塊的控制下，產(chǎn)生復(fù)位信號發(fā)送給主機(jī)；所述輸入緩存模塊進(jìn)一步包括輸入緩存及輸入緩存控制器，所述輸入緩存與所述寄存器配置模塊及數(shù)字信號處理器相連，所述輸入緩存控制器與所述輸入緩存及中斷控制器相連；所述輸出緩存模塊進(jìn)一步包括輸出緩存及輸出緩存控制器，所述輸出緩存與所述數(shù)字信號處理器及寄存器配置模塊相連，所述輸出緩存控制器與所述輸出緩存及中斷控制器相連。
8.一種數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，其特征在于，該方法包括以下步驟當(dāng)主機(jī)向所述數(shù)字信號處理器發(fā)送數(shù)據(jù)時(shí)，所述數(shù)據(jù)被存儲到輸入緩存中，所述數(shù)字信號處理器在中斷信號的控制下，從所述輸入緩存中讀取所述數(shù)據(jù)；當(dāng)所述數(shù)字信號處理器向主機(jī)發(fā)送數(shù)據(jù)時(shí)，所述數(shù)據(jù)被存儲到輸出緩存中，當(dāng)所述輸出緩存達(dá)到一預(yù)設(shè)狀態(tài)時(shí)，所述數(shù)字信號處理器在中斷信號的控制下停止向所述輸出緩存中發(fā)送數(shù)據(jù)，并由所述輸出緩存通知主機(jī)在所述輸出緩存中讀取所述數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，其特征在于，該方法進(jìn)一步包括預(yù)先設(shè)置輸入緩存及輸出緩存的深度閾值，當(dāng)所述輸入緩存的存儲容量達(dá)到所述閾值時(shí)，輸入緩存控制器控制所述數(shù)字信號處理器子系統(tǒng)向所述數(shù)字信號處理器發(fā)送中斷信號，通知所述數(shù)字信號處理器到所述輸入緩存中讀取數(shù)據(jù)；當(dāng)所述輸出緩存的存儲容量達(dá)到所述閾值時(shí)，輸出緩存控制器控制所述數(shù)字信號處理器子系統(tǒng)向所述數(shù)字信號處理器發(fā)送中斷信號，通知數(shù)字信號處理器停止發(fā)送數(shù)據(jù)，并通知主機(jī)到所述輸出緩存中讀取數(shù)據(jù)。
10.根據(jù)權(quán)利要求8或9所述的數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，其特征在于，該方法還包括以下步驟設(shè)置計(jì)數(shù)器及計(jì)數(shù)器的上限閾值，所述數(shù)字信號處理器子系統(tǒng)定時(shí)對該計(jì)數(shù)器清零，當(dāng)所述定時(shí)器達(dá)到所述上限閾值而未被清零時(shí)，所述數(shù)字信號處理器子系統(tǒng)向所述主機(jī)發(fā)送復(fù)位信號，由所述主機(jī)控制所述數(shù)字信號處理器子系統(tǒng)進(jìn)行重啟。
全文摘要
本發(fā)明公開了一種數(shù)字信號處理器子系統(tǒng)，連接于主機(jī)與數(shù)字信號處理器之間，包括輸入緩存模塊，用于存儲輸入數(shù)據(jù)及控制該數(shù)據(jù)的發(fā)送；輸出緩存模塊，用于存儲輸出數(shù)據(jù)及控制該數(shù)據(jù)的發(fā)送；中斷控制器，用于發(fā)送中斷請求信號；寄存器配置模塊，用于完成參數(shù)配置。本發(fā)明還公開了一種數(shù)字信號處理器子系統(tǒng)的數(shù)據(jù)處理方法，主機(jī)向所述處理器發(fā)送數(shù)據(jù)時(shí)，數(shù)據(jù)被存儲到輸入緩存中，所述處理器在中斷信號的控制下，從輸入緩存讀取數(shù)據(jù)；所述處理器向主機(jī)發(fā)送數(shù)據(jù)時(shí)，數(shù)據(jù)被存儲到輸出緩存中，當(dāng)輸出緩存達(dá)到一預(yù)設(shè)狀態(tài)，輸出緩存控制器通知主機(jī)讀取數(shù)據(jù)。本發(fā)明可以靈活控制緩存模塊深度，一方面充分利用硬件資源，另一方面，實(shí)現(xiàn)對數(shù)據(jù)處理速度的控制。
文檔編號G06F13/00GK1889063SQ20061010386
公開日2007年1月3日 申請日期2006年8月4日 優(yōu)先權(quán)日2006年8月4日
發(fā)明者劉子熹, 楊作興, 陳洪, 溫婷婷, 李曉強(qiáng) 申請人:北京中星微電子有限公司