專利名稱：一種抗有源攻擊的方法
一種抗有源攻擊的方法技術領域本專利應用于集成電路芯片安全領域，以防止攻擊者通過有源探測的方式控制電路，探 測內部電路的工作過程，加強芯片的安全性。
技術背景對集成電路的攻擊方式一般有兩種方式一種是有源攻擊，即在電路工作的情況下通過采 用有源探針探測電路的工作過程，強制設置電路的工作狀態(tài)繞開電路的安全防護措施，以達 到攻擊芯片的目的；另一種為反向解剖，從物理上對芯片進行逐層剖析，提出電路的網(wǎng)表。 雖然第二種攻擊能夠從根本上掌握電路的結構，攻擊性更強，但實施的成本高，而且隨著工 藝線寬的減小，反向攻擊的難度進一步提高，因而攻擊者常采用第一種攻擊方法。 發(fā)明內容針對有源攻擊，本專利提出的方法通過在集成電路芯片的頂層進行金屬繞線構成屏蔽層， 當帶有正電壓的有源探針碰觸到這些屏蔽走線時將引起電路復位，防止有源探針對電路工作 狀態(tài)的探測。設置一組寄存器(4) (5) (6) (7) (8) (9) (10)(可根據(jù)要保護電路的芯片面積確定具體的 寄存器個數(shù))，第一個寄存器(4)的時鐘端接邏輯"0"，數(shù)據(jù)端(1)接邏輯"1",其輸出 端接下一級寄存器(5)的時鐘端，以后各級寄存器的時鐘端都接到前一級寄存器的輸出端， 最后一級寄存器的輸出端輸出(11)參與芯片的全局復位控制，芯片復位信號高有效，即邏 輯"1"復位。上電時所有寄存器的輸出都被置位為邏輯"0"。當帶有正電壓的有源探針碰觸到某個寄存器的時鐘端連線時，數(shù)據(jù)端的高電平會沿著寄 存器鏈傳播到最后一級的輸出，導致芯片被復位，從而使有源探測失效。本專利的主要特性是采用一組寄存器的時鐘端引線作為屏蔽層走線，該走線的正常邏輯 電平也可不同于上述的邏輯電平"0"而為邏輯電平"1"，調整上述其它的控制電平為相反的 電平，(寄存器改為下降沿觸發(fā)，復位控制(3)改為置位控制，寄存器(4)的數(shù)據(jù)端(1) 接邏輯"0"，寄存器(4)的時鐘端(2)接邏輯"1"高電平，輸出復位信號(11)為低電平 有效，如果芯片是高電平復位，需要將輸出的復位信號(11)取反，可以抗擊帶有低電平的 有源探針的探測。


圖為抵抗有源攻擊電路圖。圖中(4) (5) (6) (7) (8) (9) (10)為寄存器組，(1)為邏輯電平T接到第1級寄 存器的數(shù)據(jù)端，(2)為邏輯電平"0"接到第1級寄存器的時鐘端，(3)為復位信號輸入，接 到所有寄存器的復位端。(11)為最后一級寄存器的輸出端，該信號參與芯片的復位控制。前 級寄存器的輸出連接到后級寄存器的時鐘輸入。
具體實施方式
本發(fā)明具體操作如下1. 在電路網(wǎng)表中增加圖中的電路2. 進行布線時，先在芯片的頂層金屬走線層布寄存器間前級寄存器輸出端到下級寄存器時鐘 端的連線，連線走線盡量布得覆蓋較大的芯片面積。3. 在屏蔽線布完后，進行正常邏輯的布線，完成屏蔽線與正常邏輯的混合布線。
權利要求
1.一種抗有源攻擊的方法其特征在于采用的電路中包含一組寄存器，由寄存器的時鐘端連線在集成電路芯片的頂層進行金屬繞線構成屏蔽層，以防止有源探針對電路的探測。
2. 如權利要求1所述的抗有源攻擊的方法，其特征在于寄存器組中的后一個寄存器的時鐘端 連接到前一個寄存器的輸出端，該連線構成屏蔽走線。
3. 如權利要求1所述的抗有源攻擊的方法，其特征在于各級寄存器的時鐘端引線在頂層構成 屏蔽走線與正常邏輯電路的引線進行混合布線。
4. 如權利要求1所述的抗有源攻擊的方法，其特征在于在布線時先完成頂層屏蔽走線然后進 行正常邏輯的布線。
全文摘要
本發(fā)明提出了一種新的抗有源攻擊的方法，在集成電路設計中采用該方法可在一定程度上抵抗有源攻擊，防止攻擊者通過有源方式對正在工作的電路進行強制設置，改變電路工作狀態(tài)，從而破解電路。本發(fā)明提出的抗有源攻擊的方法采用通過一組串行的寄存器的時鐘端引出線在芯片的頂層進行無規(guī)則地繞線覆蓋，如果外部的有源探針碰觸到該繞線組時會使芯片產生復位，從而達到抗擊外部有源攻擊的目的。
文檔編號G06F21/00GK101162484SQ200610113628
公開日2008年4月16日 申請日期2006年10月10日 優(yōu)先權日2006年10月10日
發(fā)明者茵 葉 申請人:北京中電華大電子設計有限責任公司