專利名稱：一種對(duì)抗差分功耗分析的邏輯單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ic卡安全或?qū)Ｓ闷骷用芗夹g(shù)領(lǐng)域，特別是對(duì)抗智 能ic卡或?qū)Ｓ闷骷牟罘止姆治龅倪壿媶卧?br> 背景技術(shù)：
智能IC卡應(yīng)用越來越廣泛，安全問題也日益突出。在眾多的攻擊
方法中，電源分析方法是很有威脅的一種。電源分析有簡(jiǎn)單功耗分析
SPA及差分功耗分析DPA，以DPA的威脅尤其大。DPA利用功耗與輸 入數(shù)據(jù)的相關(guān)性，采用統(tǒng)計(jì)方法獲取秘密信息?，F(xiàn)有技術(shù)中，對(duì)抗 DPA的措施在軟件方面有隨機(jī)順序執(zhí)行和信息隱藏INFORMATION BLINDING等；在GATE LEVEL級(jí)上，常見的有雙軌預(yù)充電邏輯風(fēng)格 [DURAL RAIL PRE—CHARGE LOGIC STYLE (DRP)]及隱藏邏輯風(fēng) 格[MASKING LOGIC STYLE]。 GATE LEVEL級(jí)解決方案的好處在 于通用性強(qiáng)，不受算法限制。
現(xiàn)有技術(shù)中，DRP常見的有基于靈敏放大器邏輯SABL和波動(dòng)動(dòng) 態(tài)差分邏輯WDDL，采用雙軌邏輯。這種邏輯風(fēng)格的目標(biāo)是任何輸 入數(shù)據(jù)都會(huì)導(dǎo)致相同的功耗。實(shí)際實(shí)施時(shí)，單元CELL內(nèi)部功耗容易 平衡，但它的缺點(diǎn)是CELL之間互補(bǔ)信號(hào)的連線平衡實(shí)現(xiàn)起來很困 難，現(xiàn)有的設(shè)計(jì)工具不容易自動(dòng)支持這個(gè)特性。尤其在深亞微米情況 下，連線負(fù)載比例增加，單元互補(bǔ)輸出負(fù)載不平衡情況下，或互補(bǔ)輸
出受到各自不同寄生干擾情況下，這種純粹的功耗平衡單元實(shí)施很困 難。
GATE LEVEL級(jí)的MASKING LOGIC STYLE設(shè)計(jì)思路在于對(duì)所 有元器件的值進(jìn)行MASK，包括CELL內(nèi)部和CELL之間的元器件。這 種設(shè)計(jì)方法實(shí)現(xiàn)時(shí)困難在于容易產(chǎn)生毛剌GLITCH，影響ANTI DPA能 力。于是，有人提出了隨機(jī)跳變邏輯風(fēng)格RANDOM SWITCH LOGIC STYLE(RSL)，為了不產(chǎn)生毛刺需要對(duì)全局en信號(hào)進(jìn)行嚴(yán)格時(shí)序要求。 但是，這在具體實(shí)施時(shí)會(huì)很困難。另外RSL的隱藏信號(hào)網(wǎng)絡(luò)MASK NET 是單軌總線，在信號(hào)跳變時(shí)，產(chǎn)生大的電流，有可能成為SPA的攻擊 目標(biāo)。隱藏雙軌預(yù)充電邏輯MDPL LOGIC STYLE在RSL基礎(chǔ)上引入了 雙軌，這是目前較新的研究成果，能有效避免毛刺，同時(shí)可以方便實(shí) 現(xiàn)。但是，應(yīng)用MDPL并不是所有內(nèi)部節(jié)點(diǎn)都被MASK，它的ANTI DPA 能力還需要在實(shí)踐中進(jìn)行檢驗(yàn)。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的是提供一種 對(duì)抗差分功耗分析的邏輯單元。它結(jié)合功耗平衡和MASK技術(shù)構(gòu)建成 邏輯單元，實(shí)現(xiàn)單元內(nèi)部和輸出的功耗平衡，同時(shí)有效避免毛刺。 為了達(dá)到上述發(fā)明目的，本發(fā)明的技術(shù)方案以如下方式實(shí)現(xiàn) 一種對(duì)抗差分功耗分析的邏輯單元，它包括功耗平衡模塊和多個(gè) 與門、或門。通過輸入、輸出端口與輸入數(shù)據(jù)及負(fù)載連接。其結(jié)構(gòu)特 點(diǎn)是，所述功耗平衡模塊為兩個(gè)，功耗平衡模塊分別輸入四個(gè)原始數(shù) 據(jù)。功耗平衡模塊一輸出為01的一路與隨機(jī)信號(hào)sel連接到與門一的
輸入，功耗平衡模塊一輸出為Oln的另一路與隨機(jī)信號(hào)sel連接到與 門二的輸入，功耗平衡模塊二輸出為Ol的一路與隨機(jī)信號(hào)nsel連接 到與門三的輸入，功耗平衡模塊二輸出為Oln的一路與隨機(jī)信號(hào)nsel 連接到與門四的輸入。與門一和與門四的輸出通過或門一連接到邏輯 單元的輸出端口 OUT，與門二和與門三的輸出通過或門二連接到邏 輯單元的輸出端口 OUTN。所述兩個(gè)功耗平衡模塊和四個(gè)與門消耗功 率恒定，邏輯單元的輸出端口統(tǒng)計(jì)上功耗平衡。
在上述邏輯單元中，所述功耗平衡模塊采用基于靈敏放大器邏輯 或波動(dòng)動(dòng)態(tài)差分邏輯的類型。
在上述邏輯單元中，所述邏輯單元的輸入、輸出端口采用隱藏邏 輯的類型。
本發(fā)明由于采用了上述結(jié)構(gòu)，結(jié)合功耗平衡及MASK技術(shù)構(gòu)建基本 單元。對(duì)單元內(nèi)部的部分元器件采用相對(duì)成熟的功耗平衡技術(shù)，如 SABL的一些方法；對(duì)單元輸入輸出采端口采用MASK技術(shù)。同現(xiàn)有技 術(shù)相比，本發(fā)明實(shí)現(xiàn)單元內(nèi)部和輸出的功耗平衡，同時(shí)有效避免毛刺。
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明做進(jìn)一步說明。


圖1為本發(fā)明的結(jié)構(gòu)示意圖2為功耗平衡模塊采用WDDL形式實(shí)現(xiàn)MASK一AND功能的結(jié)構(gòu)示 意圖3為功耗平衡模塊采用WDDL形式實(shí)現(xiàn)MASKJ)R功能的結(jié)構(gòu)示 意圖。
具體實(shí)施例方式
參看圖1，本發(fā)明邏輯單元通過輸入、輸出端口與輸入數(shù)據(jù)及負(fù) 載連接。邏輯單元中設(shè)有兩個(gè)功耗平衡模塊，功耗平衡模塊的輸入分
別為四個(gè)原始數(shù)據(jù)。功耗平衡模塊一 1.1輸出為01的一路與隨機(jī)信 號(hào)sd連接到與門一 2.1的輸入，功耗平衡模塊一 U輸出為Oln的另 一路與隨機(jī)信號(hào)sel連接到與門二 2.2的輸入，功耗平衡模塊二 1.2 輸出為01的一路與隨機(jī)信號(hào)nsel連接到與門三2.3的輸入，功耗平 衡模塊二 1.2輸出為Oln的另一路與隨機(jī)信號(hào)nsel連接到與門四2.4 的輸入。與門一 2.1和與門四2.4的輸出通過或門一 3.1連接到邏輯 單元的輸出端口 OUT，與門二2.2和與門三2.3的輸出通過或門二3.2 連接到邏輯單元的輸出端口 OUTN。兩個(gè)功耗平衡模塊和四個(gè)與門消 耗功率恒定，邏輯單元的輸出端口統(tǒng)計(jì)上功耗平衡。功耗平衡模塊采 用基于靈敏放大器邏輯SABL、波動(dòng)動(dòng)態(tài)差分邏輯WDDL或其它的 類型，邏輯單元的輸入、輸出端口采用隱藏邏輯的類型。
參看圖l，原始輸入、輸出數(shù)據(jù)為 origin—a，Origin—b，origin—out, SEL= not NSEL;
與邏輯單元連接的各輸入、輸出端口分別為
A=origin—a xor NSEL AN二 not A
B=origin_b xor NSEL BN二 not B
0UT= origin—out xor NSEL
0UTN= not OUT
整個(gè)CELL實(shí)現(xiàn)的功能和功耗平衡模塊功能相關(guān)，如果功耗平衡 模塊實(shí)現(xiàn)AND功能，則整個(gè)CELL實(shí)現(xiàn)MASK—AND功能。除了或門一 3.1和或門二 3.2之外，不管隨機(jī)信號(hào)SEL、 NSEL為1或?yàn)?， CELL 內(nèi)部其它元器件消耗的功率是一樣的。輸出端口 OUT、 OUTN的輸出負(fù) 載可能會(huì)不一樣，但由于OUT， OUTN與SEL有關(guān)。如下表所示
SEL=1， NSEL二OSEL=0， NSEL=1
Origiri_out=0OUT=0， 0UTN=10UT二1， O畫二O
Origin—out=l0UT=1, OUTN=0OUT=0, OUTN二l
SEL是隨機(jī)產(chǎn)生的信號(hào)，因此，即使OUT， OUTN負(fù)載不同，統(tǒng)計(jì)上功 耗仍然是平衡的。
參看圖2和圖3，分別表示功耗平衡模塊中使用多個(gè)與門和或門， 采用WDDL形式實(shí)現(xiàn)MASK—AND和MASKJ)R功能的元件連接示意圖。
權(quán)利要求
1、一種對(duì)抗差分功耗分析的邏輯單元，它包括功耗平衡模塊和多個(gè)與門、或門，通過輸入、輸出端口與輸入數(shù)據(jù)及負(fù)載連接，其特征在于，所述功耗平衡模塊為兩個(gè)，功耗平衡模塊分別輸入四個(gè)原始數(shù)據(jù)，功耗平衡模塊一(1.1)輸出為01的一路與隨機(jī)信號(hào)sel連接到與門一(2.1)的輸入，功耗平衡模塊一(1.1)輸出為01n的另一路與隨機(jī)信號(hào)sel連接到與門二(2.2)的輸入，功耗平衡模塊二(1.2)輸出為01的一路與隨機(jī)信號(hào)nsel連接到與門三(2.3)的輸入，功耗平衡模塊二(1.2)輸出為01n的一路與隨機(jī)信號(hào)nsel連接到與門四(2.4)的輸入，與門一(2.1)和與門四(2.4)的輸出通過或門一(3.1)連接到邏輯單元的輸出端口OUT，與門二(2.2)和與門三(2.3)的輸出通過或門二(3.2)連接到邏輯單元的輸出端口OUTN，所述兩個(gè)功耗平衡模塊和四個(gè)與門消耗功率恒定，邏輯單元的輸出端口統(tǒng)計(jì)上功耗平衡。
2、 根據(jù)權(quán)利要求1所述的對(duì)抗差分功耗分析的邏輯單元，其特 征在于，所述功耗平衡模塊采用基于靈敏放大器邏輯或波動(dòng)動(dòng)態(tài)差分 邏輯的類型。
3、 根據(jù)權(quán)利要求1或2所述的對(duì)抗差分功耗分析的邏輯單元， 其特征在于，所述邏輯單元的輸入、輸出端口采用隱藏邏輯的類型。
全文摘要
一種對(duì)抗差分功耗分析的邏輯單元，涉及IC卡安全或?qū)Ｓ闷骷用芗夹g(shù)領(lǐng)域。本發(fā)明的功耗平衡模塊一輸出為01的一路與隨機(jī)信號(hào)sel連接到與門一的輸入，功耗平衡模塊一輸出為01n的另一路與隨機(jī)信號(hào)sel連接到與門二的輸入，功耗平衡模塊二輸出為01的一路與隨機(jī)信號(hào)nsel連接到與門三的輸入，功耗平衡模塊二輸出為01n的一路與隨機(jī)信號(hào)nsel連接到與門四的輸入。與門一和與門四的輸出通過或門一連接到邏輯單元的輸出端口OUT，與門二和與門三的輸出通過或門二連接到邏輯單元的輸出端口OUTN。所述兩個(gè)功耗平衡模塊和四個(gè)與門消耗功率恒定，邏輯單元的輸出端口統(tǒng)計(jì)上功耗平衡。同現(xiàn)有技術(shù)相比，本發(fā)明實(shí)現(xiàn)單元內(nèi)部和輸出的功耗平衡，同時(shí)有效避免毛刺。
文檔編號(hào)G06F21/00GK101187963SQ200610114558
公開日2008年5月28日 申請(qǐng)日期2006年11月15日 優(yōu)先權(quán)日2006年11月15日
發(fā)明者丁義民, 侯書珺, 孟慶云, 磊 徐, 盛敬剛, 霍俊杰, 黃金煌 申請(qǐng)人:北京同方微電子有限公司