專利名稱：指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路，屬于指紋識(shí)別系統(tǒng)中圖像處理領(lǐng)域。圖像平滑處理的目的是降低指紋脊線與谷線間的灰度偏差和不同指紋圖像對(duì)比度不同帶來的影響。
背景技術(shù)：
隨著指紋識(shí)別技術(shù)的發(fā)展，對(duì)指紋識(shí)別算法的要求越來越高，不僅要求較好的拒真率(FRR)和誤識(shí)率(FAR)，還要求有較高的速度。其中圖像平滑處理的結(jié)果對(duì)指紋特征點(diǎn)的提取有很大的影響。典型的嵌入式指紋識(shí)別系統(tǒng)是以指紋傳感器和處理器為核心構(gòu)成。指紋傳感器采集指紋圖像，由處理器來實(shí)現(xiàn)指紋識(shí)別算法。指紋識(shí)別系統(tǒng)包括以下幾個(gè)部分指紋圖像采集-＞圖像平滑處理-＞背景分離-＞建立方向圖-＞方向圖的平滑-＞Gabor濾波-＞提取特征點(diǎn)-＞特征點(diǎn)比對(duì)。在這些部分中，圖像平滑處理部分都是以軟件的形式存在，該部分的輸入為采集到的原始指紋圖像數(shù)據(jù)，該部分的輸出為經(jīng)過圖像平滑處理后的圖像數(shù)據(jù)，為后續(xù)的處理過程做好準(zhǔn)備。用軟件形式來實(shí)現(xiàn)圖像平滑處理，優(yōu)點(diǎn)是移植性強(qiáng)；缺點(diǎn)是在相同的時(shí)鐘頻率下，軟件的處理速度較慢。而且，對(duì)外圍設(shè)備的控制，特別是對(duì)靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和閃存(FLASH)的控制，速度也較慢。若上述處理能用硬件來實(shí)現(xiàn)，相同的時(shí)鐘頻率下硬件的處理速度比用軟件的要快得多；而且由于對(duì)存儲(chǔ)器和閃存的控制由硬件完成，處理的速度要相對(duì)快很多。因此，如果采用現(xiàn)場(chǎng)可編程陣列(FPGA)實(shí)現(xiàn)指紋識(shí)別系統(tǒng)中的圖像平滑處理，則會(huì)明顯的提高指紋識(shí)別的速度；而且使用FPGA能使該部分也有很強(qiáng)的移植性，可方便地以硬件模塊的形式應(yīng)用到任何嵌入式指紋識(shí)別系統(tǒng)中。圖像平滑處理部分是指紋識(shí)別系統(tǒng)中比較重要的一個(gè)部分。

發(fā)明內(nèi)容
本發(fā)明的目的是推出指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路，該電路可以顯著提高指紋識(shí)別系統(tǒng)中圖像平滑處理時(shí)的運(yùn)算速度。
為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案。在指紋識(shí)別系統(tǒng)中，使用硬件電路快速完成圖像平滑處理的任務(wù)從指紋圖像采集部分取得該部分采集的指紋圖像數(shù)據(jù)；按公式I(i,j)=14(ΣI(i+k,j)+ΣI(i,j+h))]]>(其中k＝-1，1；h＝-1，1)處理該指紋圖像數(shù)據(jù)，得到新數(shù)據(jù)；將新數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器中，供Gabor濾波部分使用。
現(xiàn)結(jié)合附圖詳細(xì)說明本發(fā)明的技術(shù)方案。一種指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路，SRAM模塊是與所述的硬件電路聯(lián)用的外部電路，所述的硬件電路采用的所有模塊都能用中小規(guī)模的標(biāo)準(zhǔn)集成電路構(gòu)建成功，其特征在于，該硬件電路由地址生成器模塊1、獲取所需數(shù)據(jù)模塊2、平均值計(jì)算器模塊3、SRAM地址仲裁器模塊4和圖像平滑控制器模塊5組成，地址生成器模塊1是含有四個(gè)輸入端第一輸入端In1_1、第二輸入端In1_2、第三輸入端In1_3、第四輸入端In1_4，兩個(gè)輸出端第一輸出端Out1_1、第二輸出端Out1_2，和能根據(jù)以下公式產(chǎn)生處理所需的四個(gè)數(shù)據(jù)地址的模塊，所述的公式為I(i,j)=14(ΣI(i+k,j)+ΣI(i,j+h)),]]>其中k＝-1或1，h＝-1或1，獲取所需數(shù)據(jù)模塊2是含有六個(gè)輸入端第五輸入端In2_1、第六輸入端In2_2、第七輸入端In2_3、第八輸入端In2_4、第九輸入端In2_5、第十輸入端In2_6，七個(gè)輸出端第三輸出端Out2_1、第四輸出端Out2_2、第五輸出端Out2_3、第六輸出端Out2_4、第七輸出端Out2_5、第八輸出端Out2_6、第九輸出端Out2_7，和能根據(jù)地址生成模塊1產(chǎn)生的四個(gè)地址從存儲(chǔ)器中讀取所需數(shù)據(jù)的模塊，平均值計(jì)算器模塊3是含有七個(gè)輸入端第十一輸入端In3_1、第十二輸入端In3_2、第十三輸入端In3_3、第十四輸入端In3_4、第十五輸入端In3_5、第十六輸入端In3_6、第十七輸入端In3_7，兩個(gè)輸出端第十輸出端Out3_1、第十一輸出端Out3_2，和能取得獲取所需數(shù)據(jù)模塊2讀取的四個(gè)數(shù)據(jù)的平均值的模塊，SRAM地址仲裁器模塊4是含有四個(gè)輸入端第十八輸入端In4_1、第十九輸入端In4_2、第二十輸入端In4_3、第二十一輸入端In4_4，一個(gè)輸出端；第十二輸出端Out4_1，和能對(duì)獲取數(shù)據(jù)模塊2和圖像平滑控制器模塊5中的地址進(jìn)行仲裁，將有效的地址數(shù)據(jù)存入存儲(chǔ)器的模塊，圖像平滑控制器模塊5是含有五個(gè)輸入端第二十二輸入端In5_1、第二十三輸入端In5_2、第二十四輸入端In5_3、第二十五輸入端In5_4、第二十六輸入端In5_5，六個(gè)輸出端第十三輸出端Out5_1、第十四輸出端Out5_2、第十五輸出端Out5_3、第十六輸出端Out5_4、第十七輸出端Out5_5、第十八輸出端Out5_6，和能對(duì)圖像平滑過程進(jìn)行控制的模塊，所述的模塊與模塊之間的連接全局時(shí)鐘信號(hào)端clk連接第一輸入端In1_1，全局復(fù)位信號(hào)端rst與第二輸入端In1_2連接，第十六輸出端Out5_4與第三輸入端In1_3連接，全局開始信號(hào)端start與第四輸入端In1_4連接，第一輸出端Out1_1與第七輸入端In2_3和第二十四輸入端In5_3連接，第二輸出端Out1_2與第八輸入端In2_4連接，全局時(shí)鐘信號(hào)端clk與第五輸入端In2_1連接，全局復(fù)位信號(hào)端rst與第六輸入端In2_2連接，第九輸入端In2_5與SRAM模塊的數(shù)據(jù)端連接，第十輸入端In2_6與SRAM模塊連接，第三輸出端Out2_1與第十八輸入端In4_1連接，第四輸出端Out2_2與第十三輸入端In3_3連接，第五輸出端Out2_3與第十四輸入端In3_4連接，第六輸出端Out2_4與第十五輸入端In3_5連接，第七輸出端Out2_5與第十六輸入端In3_6連接，第八輸出端Out2_6與第十七輸入端In3_7連接，第九輸出端Out2_7與SRAM模塊連接，全局時(shí)鐘信號(hào)端clk與第十一輸入端In3_1連接，全局復(fù)位信號(hào)端rst與第十二輸入端In3_2連接，第十輸出端Out3_1與第二十五輸入端In5_4連接，第十一輸出端Out3_2與第二十六輸入端In5_5連接，第十九輸入端In4_2與第十三輸出端Out5_1連接，第二十輸入端In4_3與第十七輸出端Out5_5連接，第十二輸出端Out4_1與SRAM模塊連接，全局時(shí)鐘信號(hào)端clk與第二十二輸入端In5_1連接，全局復(fù)位信號(hào)端rst與第二十三輸入端In5_2連接，第十四輸出端Out5_2與SRAM模塊連接，第十五輸出端Out5_3為全局輸出端finish_smooth，，第十八輸出Out5_6與SRAM模塊連接。
與已有技術(shù)相比，本發(fā)明具有以下有益效果1、硬件實(shí)現(xiàn)圖像平滑處理比軟件實(shí)現(xiàn)要快50％左右，以時(shí)鐘頻率為100MHz為例，使用軟件，處理時(shí)間為0.1s左右，而使用硬件，處理時(shí)間僅為0.05s左右。
2、由于對(duì)SRAM和FLASH的硬件控制，其反應(yīng)速度要快20％左右。
3、使用FPGA能使該算法具有很強(qiáng)的移植性，可方便地以硬件模塊的形式應(yīng)用到各個(gè)系統(tǒng)中。


圖1為指紋識(shí)別系統(tǒng)中圖像平滑的硬件電路框圖。
具體實(shí)施例方式
實(shí)施例本發(fā)明的技術(shù)方案就是實(shí)施例，為簡便起見，這里就不再重復(fù)。下面結(jié)合圖1說明本實(shí)施例，即本發(fā)明的技術(shù)方案及其工作原理。本實(shí)施例采用圖1所示的硬件電路完成指紋識(shí)別系統(tǒng)中圖像平滑處理的過程。
地址生成器模塊1，獲取所需數(shù)據(jù)模塊2，平均值計(jì)算器模塊3，SRAM地址仲裁器模塊4，圖像平滑控制器模塊5。
從地址生成器模塊1輸入一個(gè)脈沖信號(hào)start，圖像平滑處理過程開始，輸出需要處理的首地址和地址有效信號(hào)，傳輸給獲取所需數(shù)據(jù)模塊2；獲取所需數(shù)據(jù)模塊2根據(jù)輸入的地址，取得所需的四個(gè)地址，將得到的地址和讀信號(hào)傳輸給SRAM地址仲裁器模塊4；SRAM地址仲裁器模塊4將讀入的四個(gè)數(shù)據(jù)和數(shù)據(jù)有效信號(hào)傳輸給平均值計(jì)算器模塊3；平均值計(jì)算器模塊3根據(jù)公式I(i,j)=14(ΣI(i+k,j)+ΣI(i,j+h)),]]>(其中k＝-1，1；h＝-1，1)得到這四個(gè)數(shù)據(jù)的平均值，并將該平均值和平均值有效信號(hào)傳輸給圖像平滑控制器模塊5；圖像平滑控制器模塊5將地址和寫信號(hào)傳輸給SRAM地址仲裁器模塊4，并將得到的平均值寫入SRAM的I(i，j)中，產(chǎn)生計(jì)算下一個(gè)地址信號(hào)，供地址生成器模塊1生成下一個(gè)地址；如此循環(huán)，直到該圖像數(shù)據(jù)計(jì)算完全。
權(quán)利要求
1.一種指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路，SRAM模塊是與所述的硬件電路聯(lián)用的外部電路，所述的硬件電路采用的所有模塊都能用中小規(guī)模的標(biāo)準(zhǔn)集成電路構(gòu)建成功，其特征在于，該硬件電路由地址生成器模塊(1)、獲取所需數(shù)據(jù)模塊(2)、平均值計(jì)算器模塊(3)、SRAM地址仲裁器模塊(4)和圖像平滑控制器模塊(5)組成，地址生成器模塊(1)是含有四個(gè)輸入端第一輸入端(In1_1)、第二輸入端(In1_2)、第三輸入端(In1_3)、第四輸入端(In1_4)，兩個(gè)輸出端第一輸出端(Out1_1)、第二輸出端(Out1_2)，和能根據(jù)以下公式產(chǎn)生處理所需的四個(gè)數(shù)據(jù)地址的模塊，所述的公式為I(i,j)=14(ΣI(i+k,j)+ΣI(i,j+h)),]]>其中k＝-1或1，h＝-1或1，獲取所需數(shù)據(jù)模塊(2)是含有六個(gè)輸入端第五輸入端(In2_1)、第六輸入端(In2_2)、第七輸入端(In2_3)、第八輸入端(In2_4)、第九輸入端(In2_5)、第十輸入端(In2_6)，七個(gè)輸出端第三輸出端(Out2_1)、第四輸出端(Out2_2)、第五輸出端(Out2_3)、第六輸出端(Out2_4)、第七輸出端(Out2_5)、第八輸出端(Out2_6)、第九輸出端(Out2_7)，和能根據(jù)地址生成模塊(1)產(chǎn)生的四個(gè)地址從存儲(chǔ)器中讀取所需數(shù)據(jù)的模塊，平均值計(jì)算器模塊(3)是含有七個(gè)輸入端第十一輸入端(In3_1)、第十二輸入端(In3_2)、第十三輸入端(In3_3)、第十四輸入端(In3_4)、第十五輸入端(In3_5)、第十六輸入端(In3_6)、第十七輸入端(In3_7)，兩個(gè)輸出端第十輸出端(Out3_1)、第十一輸出端(Out3_2)，和能取得獲取所需數(shù)據(jù)模塊(2)讀取的四個(gè)數(shù)據(jù)的平均值的模塊，SRAM地址仲裁器模塊(4)是含有四個(gè)輸入端第十八輸入端(In4_1)、第十九輸入端(In4_2)、第二十輸入端(In4_3)、第二十一輸入端(In4_4)，一個(gè)輸出端；第十二輸出端(Out4_1)，和能對(duì)獲取數(shù)據(jù)模塊(2)和圖像平滑控制器模塊(5)中的地址進(jìn)行仲裁，將有效的地址數(shù)據(jù)存入存儲(chǔ)器的模塊，圖像平滑控制器模塊(5)是含有五個(gè)輸入端第二十二輸入端(In5_1)、第二十三輸入端(In5_2)、第二十四輸入端(In5_3)、第二十五輸入端(In5_4)、第二十六輸入端(In5_5)，六個(gè)輸出端第十三輸出端(Out5_1)、第十四輸出端(Out5_2)、第十五輸出端(Out5_3)、第十六輸出端(Out5_4)、第十七輸出端(Out5_5)、第十八輸出端(Out5_6)，和能對(duì)圖像平滑過程進(jìn)行控制的模塊，所述的模塊與模塊之間的連接全局時(shí)鐘信號(hào)端(clk)連接第一輸入端(In1_1)，全局復(fù)位信號(hào)端(rst)與第二輸入端(In1_2)連接，第十六輸出端(Out5_4)與第三輸入端(In1_3)連接，全局開始信號(hào)端(start)與第四輸入端(In1_4)連接，第一輸出端(Out1_1)與第七輸入端(In2_3)和第二十四輸入端(In5_3)連接，第二輸出端(Out1_2)與第八輸入端(In2_4)連接，全局時(shí)鐘信號(hào)端(clk)與第五輸入端(In2_1)連接，全局復(fù)位信號(hào)端(rst)與第六輸入端(In2_2)連接，第九輸入端(In2_5)與SRAM模塊的數(shù)據(jù)端連接，第十輸入端(In2_6)與SRAM模塊連接，第三輸出端(Out2_1)與第十八輸入端(In4_1)連接，第四輸出端(Out2_2)與第十三輸入端(In3_3)連接，第五輸出端(0ut2_3)與第十四輸入端(In3_4)連接，第六輸出端(Out2_4)與第十五輸入端(In3_5)連接，第七輸出端(Out2_5)與第十六輸入端(In3_6)連接，第八輸出端(Out2_6)與第十七輸入端(In3_7)連接，第九輸出端(Out2_7)與SRAM模塊連接，全局時(shí)鐘信號(hào)端(clk)與第十一輸入端(In3_1)連接，全局復(fù)位信號(hào)端(rst)與第十二輸入端(In3_2)連接，第十輸出端(Out3_1)與第二十五輸入端(In5_4)連接，第十一輸出端(Out3_2)與第二十六輸入端(In5_5)連接，第十九輸入端(In4_2)與第十三輸出端(Out5_1)連接，第二十輸入端(In4_3)與第十七輸出端(Out5_5)連接，第十二輸出端(Out4_1)與SRAM模塊連接，全局時(shí)鐘信號(hào)端(clk)與第二十二輸入端(In5_1)連接，全局復(fù)位信號(hào)端(rst)與第二十三輸入端(In5_2)連接，第十四輸出端(Out5_2)與SRAM模塊連接，第十五輸出端(Out5_3)為全局輸出端(finish_smooth)，第十八輸出(Out5_6)與SRAM模塊連接。
全文摘要
一種指紋識(shí)別系統(tǒng)中實(shí)現(xiàn)圖像平滑處理的硬件電路，屬于指紋識(shí)別系統(tǒng)中圖像處理領(lǐng)域，圖像平滑處理的目的是降低指紋脊線與谷線間的灰度偏差和不同指紋圖像對(duì)比度不同帶來的影響。
背景技術(shù)：
的圖像平滑處理部分都是以軟件的形式存在，缺點(diǎn)是在相同的時(shí)鐘頻率下，軟件處理的速度較慢。本發(fā)明使用硬件電路完成圖像平滑處理從指紋圖像采集部分取得該部分采集的指紋圖像數(shù)據(jù)；按公式
文檔編號(hào)G06K9/00GK101079100SQ20061014726
公開日2007年11月28日 申請(qǐng)日期2006年12月14日 優(yōu)先權(quán)日2006年12月14日
發(fā)明者王洪, 陳文斌, 崔建明, 徐婷婷, 賴宗聲 申請(qǐng)人:華東師范大學(xué)