專利名稱：時序控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時序控制電路，特別是指一種用于控制主機板上南橋芯 片上電時序的電路。
背景技術(shù)：
芯片組是主機板的重要組成部分，幾乎決定著主機板的全部功能。主機 板的芯片組通常包括南橋芯片和北橋芯片。其中，南橋芯片主要負責(zé)外圍設(shè) 備的數(shù)據(jù)處理與傳輸， 一旦南橋芯片出現(xiàn)問題，則會導(dǎo)致外圍設(shè)備無法使用。在測試過程中，當主機板的電源或者輸入輸出控制芯片有誤操作時，就 會產(chǎn)生一個非正常的上電時序給南橋芯片，此時可能會導(dǎo)致南橋芯片的時序 混亂，且再也無法正常運行。如圖1所示的現(xiàn)有技術(shù)中時序控制電路的電路圖，其包括一南橋芯片30，、 一輸入該南橋芯片30，的第一電壓輸入端100，、 一于該第一電壓輸入 端100'之后輸入至該南橋芯片30，的第二電壓輸入端300，及由電源或輸 入輸出控制芯片輸出的電源信號端600，。該第二電壓輸入端300，及該電源 信號端600'分別通過一電阻R6及一電阻R7同時連接至該南橋芯片30，的 輸入端，該電源信號端600，在電源開啟后，不是馬上輸入，而是經(jīng)過一段 時間(約100ms 500ms)延時后才輸入的，在該南橋芯片30，正常工作的情 況下，該電源信號端600，為延時400ms后輸入的電源信號，待該電源信號 端600'輸入后，該第二電壓輸入端300'才能輸入至該南橋芯片30，，因此 該電源信號端600'的正常輸入保證了該第二電壓輸入端300，在該第一電壓 輸入端100，之后輸入，此時該南橋芯片能夠正常運行。若該電源信號端600， 延時早于400ms輸入，則無法控制該第二電壓輸入端300，晚于該第一電壓 輸入端IOO，輸入至該南橋芯片30',使該南橋芯片30，的上電時序混亂。發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種能夠控制主機板上南橋芯片正常上電時
序的電路。一種時序控制電路，用于控制主機板上一芯片的上電時序為先輸入一第 一電壓，后輸入一第二電壓，該時序控制電路包括一第一電壓輸入端、 一第 二電壓輸入端、 一滯后于該第一電壓的滯后電壓輸入端、 一第一控制電路及 一第二控制電路，該滯后電壓輸入端與該第一控制電路的輸入端相連，該第 二控制電路的輸入端與 一 電源信號端相連，該第 一控制電路與該第二控制電 路的輸出端連接于一共同端后與該芯片相連，該第一電壓輸入端連接于該芯 片，該第二電壓輸入端連接于該共同端，當該滯后電壓輸入端輸入高電平信 號時，該第一控制電路的輸出端輸出高電平信號，當該滯后電壓輸入端輸入 低電平信號時，該第一控制電路的輸出端輸出低電平信號，當該電源信號端 輸入高電平信號時，該第二控制電路的輸出端輸出高電平信號，當該電源信 號端輸入低電平信號時，該第二控制電路的輸出端輸出低電平信號。相對于現(xiàn)有技術(shù)，本發(fā)明時序控制電路中，無論電源或輸入輸出控制芯 片有何誤操作，即電源或輸入輸出控制芯片失效的情況下，都可以保證該南 橋芯片的正常上電時序。


圖l是現(xiàn)有技術(shù)中時序控制電路的電路圖。圖2是本發(fā)明時序控制電路較佳實施方式的電路圖。
具體實施方式
請參閱圖2，圖2為本發(fā)明時序控制電路較佳實施方式的一電路圖。該時 序控制電路主要用于控制電腦主機板上一南橋芯片30的上電時序，該南橋芯 片30的正常上電時序為先輸入一第一電壓，后輸入一第二電壓。該時序控制 電路的較佳實施方式包括一第一電壓輸入端100、 一第二電壓輸入端300、 一 滯后電壓iir入端700、 一與該滯后電壓輸入端700相連的第一控制電路10、 一由電源或輸入輸出控制芯片輸出的電源信號端600及一與該電源信號端 600相連的第二控制電路20,該第一控制電路10及該第二控制電路20的輸 出端連接于一共同端后與該南橋芯片30的輸入端連接。該滯后電壓輸入端 700為主積教上電時序晚于該第一電壓的另一電壓的接入端。該第一電壓輸入 端IOO連接于該南橋芯片30，該第二電壓輸入端300連接于該共同端。
該第一控制電路10包括一分壓電路11、 一第一開關(guān)元件、 一第二開關(guān)元件及一第一電阻R1。在本實施方式中，該第一開關(guān)元件為一三極管13,該第 二開關(guān)元件為一場效應(yīng)管15。該分壓電路11由一第三電阻R3、 一第四電阻 R4及一電容C1組成，該第三電阻R3的一端分別與該第四電阻R4與該電容 Cl的一端相連，該第四電阻R4與該電容C1的另一端分別接地。該滯后電壓 輸入端700與該分壓電路11中的第三電阻R3的另一端相連，該分壓電路11 的輸出端與該三極管13的基極相連，該三極管13的集電極通過該第一電阻 Rl連接一電源供電端500,其射極接地。該場效應(yīng)管15的柵極與該三極管 13的集電極相連，其漏極通過一第二電阻R2連接該第二電壓輸入端300,其 源極接地。該第二控制電路20包括一第三開關(guān)元件、 一第四開關(guān)元件及一第五電阻 R5。在本實施方式中，該第三開關(guān)元件為一場效應(yīng)管21，該第四開關(guān)元件為 一場效應(yīng)管23。該電源信號端600與該場效應(yīng)管21的柵極相連，該場效應(yīng)管 21的漏極通過該第五電阻R5連接該電源供電端500，其源極接地。該場效應(yīng) 管23的柵極與該場效應(yīng)管21的漏極相連，其漏極與該第一控制電路10中的 場效應(yīng)管15的漏極相連，其源極接地。該第一控制電路IO與該第二控制電 路20的輸出端，即該場效應(yīng)管15與該場效應(yīng)管23的漏極同時連接至該南橋 芯片30的輸入端。下面詳細介紹本發(fā)明時序控制電路的工作過程。在本發(fā)明時序控制電路中，必須保證該第一控制電路IO及該第二控制電 路20的輸入端同時為高電平輸入，才能使該第二電壓輸入端300輸入至該南 橋芯片30，否則，該第二電壓輸入端300將無法輸入至該南橋芯片30;由于 該滯后電壓輸入端700輸入的電壓的時序晚于該第一電壓輸入端IOO，所以能 夠保證該第二電壓輸入端300晚于該第一電壓輸入端IOO輸入至該南橋芯片 30，從而保證南橋芯片30的正常運行。當該滯后電壓輸入端700為一高電平，經(jīng)過該分壓電路ll后，輸入至該 三極管13的基極，則該三極管B導(dǎo)通，其集電極輸出低電平至該場效應(yīng)管 15的柵極，該場效應(yīng)管15截止，其漏極輸出高電平。此時，若該電源信號端 600為一高電平輸入至該場效應(yīng)管21的柵極，該場效應(yīng)管21導(dǎo)通，其漏極輸 出低電平至該場效應(yīng)管23的柵極，該場效應(yīng)管23截止，其漏極輸出高電平 至該南橋芯片30,則該第二電壓輸入端300可輸入至該南橋芯片30。
當該滯后電壓輸入端700為一^f氐電平，經(jīng)過該分壓電路ll后，輸入至該 三極管13的基極，則該三極管13截止，其集電極輸出高電平至該場效應(yīng)管 15的柵極，該場效應(yīng)管15導(dǎo)通。此時，無論該電源信號端600的輸入如何， 該第二電壓輸入端300都無法輸入至該南橋芯片30。當該電源信號端600為低電平信號輸入時，該場效應(yīng)管21截止，該場效 應(yīng)管23導(dǎo)通，此時無論該滯后電壓輸入端700有無輸入，該第二電壓輸入端 300也無法輸入至該南橋芯片30。在測試過程中，難免對電源或輸入輸出控制芯片有誤操作，即電源或輸 入輸出控制芯片失效，此時會導(dǎo)致該電源信號端600的延時有誤，例如當該 電源信號端600為延時100ms后輸出的電源信號時，則該場效應(yīng)管23的漏極 將提前輸出高電平信號。若此時該滯后電壓輸入端700為低電平輸入，該第 二電壓輸入端300則無法輸入南橋芯片30，只有該滯后電壓輸入端700輸入 高電平信號時，該第二電壓輸入端300才會輸入南橋芯片30,因為該滯后電 壓輸入端700晚于該第一電壓輸入端IOO輸入至主機板，因此能夠保證該第 二電壓輸入端300在該第一電壓輸入端IOO之后輸入至南橋芯片30，從而控 制了該南橋芯片30的上電時序。本發(fā)明時序控制電路中，無論電源或輸入輸出控制芯片有何誤操作，即 電源或輸入輸出控制芯片失效的情況下，都可以保證該南橋芯片30的正常上 電時序。
權(quán)利要求
1. 一種時序控制電路，用于控制主機板上一芯片的上電時序為先輸入一第一電壓，后輸入一第二電壓，其特征在于該時序控制電路包括一第一電壓輸入端、一第二電壓輸入端、一滯后于該第一電壓的滯后電壓輸入端、一第一控制電路及一第二控制電路，該滯后電壓輸入端與該第一控制電路的輸入端相連，該第二控制電路的輸入端與一電源信號端相連，該第一控制電路與該第二控制電路的輸出端連接于一共同端后與該芯片相連，該第一電壓輸入端連接于該芯片，該第二電壓輸入端連接于該共同端，當該滯后電壓輸入端輸入高電平信號時，該第一控制電路的輸出端輸出高電平信號，當該滯后電壓輸入端輸入低電平信號時，該第一控制電路的輸出端輸出低電平信號，當該電源信號端輸入高電平信號時，該第二控制電路的輸出端輸出高電平信號，當該電源信號端輸入低電平信號時，該第二控制電路的輸出端輸出低電平信號。
2. 如權(quán)利要求l所述的時序控制電路，其特征在于所述第一控制電路包 括一與所述滯后電壓輸入端相連的第一開關(guān)元件及一與該第一開關(guān)元件相 連的第二開關(guān)元件，所述第二開關(guān)元件還連接于所述共同端。
3. 如權(quán)利要求2所述的時序控制電路，其特征在于所述第一開關(guān)元件為 一三極管，所述第二開關(guān)元件為一場效應(yīng)管。
4. 如權(quán)利要求3所述的時序控制電路，其特征在于所述第一開關(guān)元件的 基極通過一分壓電路與該滯后電壓輸入端相連，其集電極與該第二開關(guān)元件 的柵極相連，該第二開關(guān)元件的漏極連接于該共同端。
5. 如權(quán)利要求4所述的時序控制電路，其特征在于所述第一控制電路的 輸出端為該第二開關(guān)元件的漏極，該第二開關(guān)元件的漏極與該第二電壓輸入 端相連。
6. 如權(quán)利要求l所述的時序控制電路，其特征在于所述第二控制電路包 括一與所述電源信號端相連的第三開關(guān)元件及一與該第三開關(guān)元件相連的 第四開關(guān)元件，該第四開關(guān)元件還連4矣于該共同端。
7. 如權(quán)利要求6所述的時序控制電路，其特征在于所述第三開關(guān)元件與 所述第四開關(guān)元件均為 一場效應(yīng)管。
8.如權(quán)利要求7所述的時序控制電路，其特征在于所述第三開關(guān)元件的 柵極與所述電源信號端相連，其漏極與所述第四開關(guān)元件的柵極相連，所述 第二控制電路的輸出端為所述第四開關(guān)元件的漏極，所述第四開關(guān)元件的漏 極與該第二電壓輸入端相連。
全文摘要
一種時序控制電路，控制一芯片的時序為先輸入第一電壓，后輸入第二電壓，其包括第一電壓輸入端、第二電壓輸入端、滯后電壓輸入端、第一控制電路及第二控制電路，該滯后電壓輸入端與第一控制電路相連，該第二控制電路與一電源信號端相連，第一控制電路與第二控制電路的輸出端連接一共同端后與芯片相連，第一電壓輸入端連接于芯片，第二電壓輸入端連接于共同端，當滯后電壓輸入端輸入高電平信號時，第一控制電路輸出高電平信號，輸入低電平信號時，第一控制電路輸出低電平信號，當電源信號端輸入高電平信號時，第二控制電路輸出高電平信號，輸入低電平信號時，第二控制電路輸出低電平信號。該時序控制電路使主機板上的芯片正常運行。
文檔編號G06F1/26GK101211210SQ20061015776
公開日2008年7月2日 申請日期2006年12月27日 優(yōu)先權(quán)日2006年12月27日
發(fā)明者翔 張 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司