專利名稱：多信號(hào)輸入輸出處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸入輸出處理器，尤其涉及一種可同時(shí)對(duì)一智能處理 設(shè)備輸入輸出(無(wú)論是通過(guò)無(wú)線或者有線方式)的多種信號(hào)輸入輸出處理 器。
背景技術(shù)：
如圖1所示，在現(xiàn)有技術(shù)中，對(duì)智能處理設(shè)備(如計(jì)算機(jī)等)進(jìn)行輸 入輸出的微處理器一般都只具備單一的功能，每種輸入輸出微處理器相對(duì) 于計(jì)算機(jī)等智能處理設(shè)備而言，都只能用于輸入輸出如坐標(biāo)的位置信號(hào)、 加速度信號(hào)、話筒輸入的語(yǔ)音信號(hào)、音箱輸出的聲音信號(hào)、或者視頻信號(hào) 等其中的一種信號(hào)。當(dāng)用戶同時(shí)需要對(duì)多種信號(hào)進(jìn)行輸入輸出時(shí)，則需要 同時(shí)使用多種不同的輸入輸出設(shè)備，并對(duì)這些設(shè)備進(jìn)行操作和設(shè)定，由此 造成了電路上的重復(fù)，增加了成本，增大了功耗。
雖然，現(xiàn)在可以通過(guò)僅使用一塊CPLD或者FPGA等邏輯處理芯片通過(guò) VHDL語(yǔ)言來(lái)實(shí)現(xiàn)多個(gè)信號(hào)對(duì)智能處理設(shè)備的輸入輸出，但是卻需要為每 種信號(hào)均配置專門的輸入輸出接口 ，因此無(wú)法使用統(tǒng)一的協(xié)議來(lái)實(shí)現(xiàn)對(duì)多 種信號(hào)的串行發(fā)送和接收，因此需要占用較多的輸入輸出接口，開(kāi)發(fā)起來(lái) 較為繁瑣，從而從很大程度上增加了開(kāi)發(fā)難度及系統(tǒng)的成本。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種多信號(hào)輸入輸出微處理器，可 僅使用一塊微處理器芯片即實(shí)現(xiàn)多個(gè)信號(hào)對(duì)智能處理設(shè)備的輸入輸出，而 且可用統(tǒng)一的協(xié)議實(shí)現(xiàn)對(duì)智能處理設(shè)備串行輸入輸出這些信號(hào)，由此可加 大了輸入輸出處理器的復(fù)用性，降低成本和功耗。
為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種多信號(hào)輸入輸出處理器，集成 在一塊芯片中，包括多個(gè)采集信號(hào)輸入接口、多個(gè)信號(hào)優(yōu)化處理、緩存 和傳輸模塊、數(shù)據(jù)復(fù)用重組模塊、處理器數(shù)據(jù)發(fā)送接口和處理器數(shù)據(jù)接收 接口；
所述多個(gè)采集信號(hào)輸入接口 ，用于將需要處理的多個(gè)信號(hào)分別從相應(yīng) 的信號(hào)采集卡接收到該輸入輸出處理器中進(jìn)行處理；
所述多個(gè)信號(hào)優(yōu)化處理、緩存和傳輸模塊，用于從相應(yīng)的采集信號(hào)輸 入接口接收各種信號(hào)，并負(fù)責(zé)對(duì)這些信號(hào)進(jìn)行優(yōu)化處理，以及對(duì)各種信號(hào)
進(jìn)行緩存和傳輸；
所述數(shù)據(jù)復(fù)用重組模塊，用于將其從信號(hào)優(yōu)化處理、緩存和傳輸模塊 中接收到的多種數(shù)據(jù)重組成串行數(shù)據(jù)并通過(guò)所述處理器數(shù)據(jù)發(fā)送接口將 所述數(shù)據(jù)發(fā)送到智能處理設(shè)備中；或者將通過(guò)所述處理器接收接口從智能 處理設(shè)備中接收到的數(shù)據(jù)還原成各種類型的信號(hào)；
所述處理器數(shù)據(jù)發(fā)送接口，用于將各種信號(hào)按照預(yù)定的數(shù)據(jù)傳送協(xié)議 發(fā)送到智能處理設(shè)備中；
所述處理器數(shù)據(jù)接收接口，則用于按照預(yù)定的數(shù)據(jù)傳送協(xié)議從智能處 理設(shè)備處接收相關(guān)數(shù)據(jù)。
本發(fā)明由于采用了上述技術(shù)方案，具有這樣的有益效果，即通過(guò)將多 個(gè)信號(hào)優(yōu)化、處理、緩存等電路制作在同一塊微處理器芯片中，并同時(shí)通
過(guò)信號(hào)復(fù)用機(jī)制，實(shí)現(xiàn)了對(duì)多個(gè)信號(hào)的統(tǒng)一處理，從而加大了電路的復(fù)用 性，降低了成本和功耗；并且由于用戶只需通過(guò)一個(gè)終端設(shè)備即可完成多 個(gè)信號(hào)的發(fā)送和接收，因此使用簡(jiǎn)單方便、易用性強(qiáng)，用戶體驗(yàn)性能較好; 另外，只需通過(guò)一種協(xié)議即可實(shí)現(xiàn)多個(gè)信號(hào)與同一設(shè)備的通訊，因此軟件 實(shí)現(xiàn)較為簡(jiǎn)單。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明 圖1為現(xiàn)有技術(shù)中常用的多信號(hào)輸入輸出處理器的實(shí)現(xiàn)原理圖； 圖2為根據(jù)本發(fā)明的一個(gè)實(shí)施例的多信號(hào)輸入輸出處理器的結(jié)構(gòu)原 理圖3為根據(jù)本發(fā)明一個(gè)實(shí)施例的多信號(hào)輸入輸出處理器的實(shí)現(xiàn)原理圖。
具體實(shí)施例方式
本發(fā)明所述多信號(hào)輸入輸出處理器可制造在一塊集成電路芯片上， 在一個(gè)實(shí)施例中，如圖2所示，其包括多個(gè)采集信號(hào)輸入接口、多個(gè) 信號(hào)優(yōu)化處理、緩存和傳輸模塊、數(shù)據(jù)復(fù)用重組模塊、處理器數(shù)據(jù)發(fā)送 接口和處理器數(shù)據(jù)接收接口等。
所述多個(gè)采集信號(hào)輸入接口，用于將需要處理的多個(gè)信號(hào)分別從相 應(yīng)的信號(hào)采集卡接收到該輸入輸出處理器中進(jìn)行處理。所述采集信號(hào)輸 入接口可以是各種信號(hào)的模擬輸入接口 ，如圖2所示的內(nèi)部模擬/數(shù)字轉(zhuǎn) 換模塊、內(nèi)部音頻編碼器等；也可以是各種信號(hào)的數(shù)字輸入接口，如圖 2中的數(shù)字信號(hào)接口、音頻數(shù)字信號(hào)接口、視頻數(shù)字信號(hào)接口等。
所述多個(gè)信號(hào)優(yōu)化處理、緩存和傳輸模塊，甩于從相應(yīng)的采集信號(hào) 輸入接口接收各種信號(hào)，然后對(duì)這些信號(hào)進(jìn)行濾波、放大等優(yōu)化處理， 并負(fù)責(zé)對(duì)各種信號(hào)進(jìn)行緩存和傳輸，在本發(fā)明中，可根據(jù)所需接收的信 號(hào)的數(shù)量和種類，分別配置多個(gè)不同的信號(hào)優(yōu)化處理、緩存和傳輸模塊。
例如，在圖2所示的實(shí)施例中，由于接收的是位置信號(hào)、加速度信號(hào)、 單聲道或者立體聲的音頻信號(hào)和視頻信號(hào)(RGB或者YCbCr)，因此所述 多個(gè)信號(hào)優(yōu)化處理、緩存和傳輸模塊分別為位置信號(hào)和加速度信號(hào)進(jìn) 行處理的優(yōu)化計(jì)算、位置數(shù)據(jù)緩存、數(shù)據(jù)傳送模塊及優(yōu)化計(jì)算、加速度 數(shù)據(jù)緩存、數(shù)據(jù)傳輸模塊，對(duì)音頻信號(hào)進(jìn)行處理的音頻信號(hào)處理、音頻 數(shù)據(jù)緩存、數(shù)據(jù)發(fā)送模塊.，以及對(duì)視頻信號(hào)進(jìn)行處理的視頻信號(hào)處理、 視頻數(shù)據(jù)緩存、數(shù)據(jù)發(fā)送模塊。當(dāng)然，本領(lǐng)域的一般技術(shù)人員應(yīng)該可以 意識(shí)到，針對(duì)于其他種類信號(hào)的處理模塊的實(shí)現(xiàn)方式。
所述數(shù)據(jù)復(fù)用重組模塊，用于將其從各信號(hào)優(yōu)化處理、緩存和傳輸 模塊中接收到的多種數(shù)據(jù)重組成串行數(shù)據(jù)以通過(guò)所述處理器數(shù)據(jù)發(fā)送接 口將所述數(shù)據(jù)發(fā)送到智能處理設(shè)備(如計(jì)算機(jī)、游戲機(jī)等)中，或者將 通過(guò)所述處理器接收接口從智能處理設(shè)備(如計(jì)算機(jī)、游戲機(jī)等)中接 收到的數(shù)據(jù)還原成各種類型的信號(hào)。在一個(gè)優(yōu)選實(shí)施例中，可采用時(shí)分 復(fù)用的方式對(duì)多種數(shù)據(jù)進(jìn)行重組和還原。為了獲得較好的發(fā)送和接收效 果，所述數(shù)據(jù)復(fù)用重組模塊中還包括數(shù)據(jù)調(diào)理單元，用于在對(duì)智能處理 設(shè)備發(fā)送或接收數(shù)據(jù)之前，對(duì)數(shù)據(jù)進(jìn)行進(jìn)一步優(yōu)化處理，即數(shù)據(jù)的綜合 處理，例如在需要多個(gè)信號(hào)共同決定某一控制狀態(tài)時(shí)，可以在此作相應(yīng) 的處理。
所述處理器數(shù)據(jù)發(fā)送接口 ，用于將各種信號(hào)按照預(yù)定的數(shù)據(jù)傳送協(xié)議 發(fā)送到智能處理設(shè)備(如計(jì)算機(jī)、游戲機(jī)等)中，以實(shí)現(xiàn)對(duì)運(yùn)行于所述智
能處理設(shè)備上的各種程序進(jìn)行控制；而所述處理器數(shù)據(jù)接收接口，則用于 按照預(yù)定的數(shù)據(jù)傳送協(xié)議從智能處理設(shè)備(如計(jì)算機(jī)、游戲機(jī)等)接收相 關(guān)數(shù)據(jù)。在一個(gè)實(shí)施例中，所述預(yù)定數(shù)據(jù)傳送協(xié)議包括頭文件、數(shù)據(jù)長(zhǎng) 度、數(shù)據(jù)內(nèi)容和校驗(yàn)位。其中，頭文件用于區(qū)分各種信號(hào)數(shù)據(jù)的種類。在 本發(fā)明中，所述處理器數(shù)據(jù)發(fā)送接口和所述處理器數(shù)據(jù)接收接口可以是紅 外、藍(lán)牙等無(wú)線通訊接口，也可以是USB、 RS232等有線通訊接口，這可 根據(jù)實(shí)際應(yīng)用的具體情況進(jìn)行選擇。
因此，本發(fā)明所述多信號(hào)輸入輸出處理器的一個(gè)應(yīng)用實(shí)施例參見(jiàn)圖3 所示。
權(quán)利要求
1、一種多信號(hào)輸入輸出處理器，其特征在于，該處理器集成在一塊芯片中，包括多個(gè)采集信號(hào)輸入接口、多個(gè)信號(hào)優(yōu)化處理、緩存和傳輸模塊、數(shù)據(jù)復(fù)用重組模塊、處理器數(shù)據(jù)發(fā)送接口和處理器數(shù)據(jù)接收接口；所述多個(gè)采集信號(hào)輸入接口，用于將需要處理的多個(gè)信號(hào)分別從相應(yīng)的信號(hào)采集卡接收到該輸入輸出處理器中進(jìn)行處理；所述多個(gè)信號(hào)優(yōu)化處理、緩存和傳輸模塊，用于從相應(yīng)的采集信號(hào)輸入接口接收各種信號(hào)，并負(fù)責(zé)對(duì)這些信號(hào)進(jìn)行優(yōu)化處理，以及對(duì)各種信號(hào)進(jìn)行緩存和傳輸；所述數(shù)據(jù)復(fù)用重組模塊，用于將其從信號(hào)優(yōu)化處理、緩存和傳輸模塊中接收到的多種數(shù)據(jù)重組成串行數(shù)據(jù)并通過(guò)所述處理器數(shù)據(jù)發(fā)送接口將所述數(shù)據(jù)發(fā)送到智能處理設(shè)備中；或者將通過(guò)所述處理器接收接口從智能處理設(shè)備中接收到的數(shù)據(jù)還原成各種類型的信號(hào)；所述處理器數(shù)據(jù)發(fā)送接口，用于將各種信號(hào)按照預(yù)定的數(shù)據(jù)傳送協(xié)議發(fā)送到智能處理設(shè)備中；所述處理器數(shù)據(jù)接收接口，則用于按照預(yù)定的數(shù)據(jù)傳送協(xié)議從智能處理設(shè)備處接收相關(guān)數(shù)據(jù)。
2、 根據(jù)權(quán)利要求l所述的多信號(hào)輸入輸出處理器，其特征在于，所述 采集信號(hào)輸入接口為模擬輸入接口，或者是數(shù)字輸入接口。
3、 根據(jù)權(quán)利要求1或2所述的多信號(hào)輸入輸出處理器，其特征在于， 所述數(shù)據(jù)復(fù)用重組模塊采用時(shí)分復(fù)用的方式對(duì)多種數(shù)據(jù)進(jìn)行重組和還原。
4、 根據(jù)權(quán)利要求3所述的多信號(hào)輸入輸出處理器，其特征在于，所述 數(shù)據(jù)復(fù)用重組模塊中還包括有數(shù)據(jù)調(diào)理單元。
5、 根據(jù)權(quán)利要求l所述的多信號(hào)輸入輸出處理器，其特征在于，所述 數(shù)據(jù)傳送協(xié)議包括頭文件、數(shù)據(jù)長(zhǎng)度、數(shù)據(jù)內(nèi)容和校驗(yàn)位；其中，所述 頭文件用于區(qū)分各種信號(hào)數(shù)據(jù)的種類。
6、 根據(jù)權(quán)利要求5所述的多信號(hào)輸入輸出處理器，其特征在于，所述處理器數(shù)據(jù)發(fā)送接口和所述處理器數(shù)據(jù)接收接口為無(wú)線通訊接口或者有線 通訊接口 。
全文摘要
本發(fā)明公開(kāi)了一種多信號(hào)輸入輸出處理器，通過(guò)將多個(gè)信號(hào)優(yōu)化、處理、緩存等電路制作在同一塊微處理器芯片中，并同時(shí)通過(guò)信號(hào)復(fù)用機(jī)制，實(shí)現(xiàn)了對(duì)多個(gè)信號(hào)的統(tǒng)一處理，從而加大了電路的復(fù)用性，降低了成本和功耗；并且由于用戶只需通過(guò)一個(gè)終端設(shè)備即可完成多個(gè)信號(hào)的發(fā)送和接收，因此使用簡(jiǎn)單方便、易用性強(qiáng)，用戶體驗(yàn)性能較好；另外，由于本發(fā)明所述輸入輸出處理器只需通過(guò)一種協(xié)議即可實(shí)現(xiàn)多個(gè)信號(hào)與同一設(shè)備的通訊，因此軟件實(shí)現(xiàn)較為簡(jiǎn)單。
文檔編號(hào)G06F3/00GK101377767SQ20071009404
公開(kāi)日2009年3月4日 申請(qǐng)日期2007年8月28日 優(yōu)先權(quán)日2007年8月28日
發(fā)明者喻應(yīng)東, 徐朔陽(yáng), 峰 郝 申請(qǐng)人:鼎億數(shù)碼科技(上海)有限公司