專利名稱：用于嵌入式系統(tǒng)中部件的共用接口的制作方法
技術領域：
本發(fā)明一般涉及一種計算機系統(tǒng)。特別地，本發(fā)明涉及一種用于計算機系統(tǒng)中接口部件的改進后的系統(tǒng)和方法。
背景技術：
許多現(xiàn)代電子設備例如蜂窩電話、PDA、便攜式音樂播放器、應用設備等典型地結合了嵌入式計算機系統(tǒng)。嵌入式計算機系統(tǒng)典型地包括計算機處理器(稱為主機)、非易失性存儲器(例如NAND閃存和/或ROM存儲器)、和例如動態(tài)隨機存取存儲器(DRAM)的易失性存儲器。主機可以包括中央處理器(CPU)、數(shù)字信號處理器(DSP)、微控制器單元(MCU)或直接存儲器存取(DMA)數(shù)據(jù)傳輸裝置。
在一些情況下，可以提供非易失性存儲器控制器(例如，NAND閃存控制器)用于訪問非易失性存儲器。通過提供非易失性存儲器控制器，非易失性存儲器的控制和管理任務從主機卸載到非易失性存儲器控制器，因此簡化了主機的設計并且允許主機處理嵌入式系統(tǒng)的其他處理需求。
其中主機、非易失性存儲器控制器、非易失性存儲器和易失性存儲器均在嵌入式計算機系統(tǒng)中提供，每個部件都可以具有一個或多個用于連接到系統(tǒng)中其他部件的接口。為減小設計成本并實現(xiàn)這樣一種嵌入式系統(tǒng)，并且為了減少這樣一種嵌入式系統(tǒng)的能耗，就需要在保持高水平的性能的同時減少接口的引線數(shù)。
因此，就需要一種用于接口在嵌入式計算機系統(tǒng)中的主機、非易失性存儲器和易失性存儲器的改進系統(tǒng)和方法。

發(fā)明內(nèi)容
本發(fā)明的實施例提供了一種通過共用接口訪問非易失性存儲器控制器和易失性存儲器的方法和設備。在一個實施例中，此方法包括通過共用接口的共用控制信號來選擇非易失性存儲器控制器和易失性存儲器中的一個，其中共用控制信號發(fā)布到非易失性存儲器控制器和易失性存儲器。該方法還包括通過共用控制信號發(fā)布指令到選定的非易失性存儲器控制器和易失性存儲器中的一個。


因此在本發(fā)明的上述特征能夠具體理解的方式下，通過參考實施例簡要總結上述特征，就可以得到本發(fā)明的更加詳細的描述，其中一些描述在附圖中示出。然而，需要注意的是，這些附圖僅僅示出了此發(fā)明的典型實施例，因此這些附圖不能認為是本發(fā)明范圍的限制，本發(fā)明可以允許其他等效實施例。
圖1示出了根據(jù)本發(fā)明的一個實施例的示范性系統(tǒng)的框圖。
圖2A-C示出了根據(jù)本發(fā)明的一個實施例的系統(tǒng)的操作模式。
圖3示出了根據(jù)本發(fā)明的一個實施例的用于嵌入式系統(tǒng)的共用接口。
圖4示出了根據(jù)本發(fā)明的一個實施例通過共用接口使用主機訪問存儲器的方法的流程圖。
圖5示出了根據(jù)本發(fā)明的一個實施例通過共用接口使用非易失性存儲器控制器訪問易失性存儲器的方法的流程圖。
圖6示出了根據(jù)本發(fā)明的一個實施例通過共用接口對易失性存儲器執(zhí)行同時訪問的硬件的框圖。
具體實施例方式
本發(fā)明的實施例一般提供了一種通過共用接口訪問非易失性存儲器控制器和易失性存儲器的方法和設備。在一個實施例中，該方法包括通過共用接口的共用控制信號來選擇非易失性存儲器控制器和易失性存儲器中的一個，其中共用控制信號發(fā)布到非易失性存儲器控制器和易失性存儲器。該方法還包括通過共用控制信號發(fā)布指令到選定的非易失性存儲器控制器和易失性存儲器中的一個。在某些情況下，通過共用發(fā)布到非易失性存儲器控制器和易失性存儲器的控制信號，可以減少與非易失性存儲器控制器和易失性存儲器相接口的引線的數(shù)量，因此減小系統(tǒng)的復雜性和能耗。
下面描述關于包括主機處理器、易失性存儲器和非易失性存儲器的嵌入式系統(tǒng)的本發(fā)明的實施例。然而，在某些情況下，該嵌入式系統(tǒng)可以包括多個主機處理器、多個易失性存儲器和/或多個非易失性存儲器。易失性存儲器可以包括任何類型的DRAM、SRAM或任何其他類型的易失性存儲器，非易失性存儲器可以包括NAND閃存、NOR閃存、可編程只讀存儲器(PROM)、電可擦除可編程只讀存儲器(EE-PROM)、只讀存儲器(ROM)或任何其他類型的非易失性存儲器。主機處理器可以包括任何類型的處理器，包括中央處理單元(CPU)、數(shù)字信號處理器(DSP)、微控制器單元(MCU)或直接存儲器存取(DMA)數(shù)據(jù)傳輸裝置。并且，在某些情況下，系統(tǒng)中的每個芯片包含多個類型的處理器和/或存儲器。例如，主機可以包括CPU、DSP和SRAM。在某些情況下，非易失性存儲器可以包括ROM和閃存。結合本發(fā)明的實施例可以使用的其他示范性組合對于本領域普通技術人員是顯而易見的。
示范性的嵌入式系統(tǒng)圖1示出了根據(jù)本發(fā)明的一個實施例的示范性系統(tǒng)100的框圖。如上所述，該系統(tǒng)100可以包括主機102、易失性存儲器104(例如，DRAM、SDRAM、DDR-SDRAM、LP-SDRAM和/或任何其他類型的易失性存儲器)、非易失性存儲器控制器106、和非易失性存儲器108(例如，ROM、PROM、EE-PROM、NAND閃存、NOR閃存和/或任何其他類型的非易失性存儲器)。在某些情況下，非易失性存儲器控制器可以包含引導代碼緩沖器120、NAND管理器電路122、DRAM接口124、控制器代碼126、控制器內(nèi)核128、DMA電路130和非易失性存儲器接口132。
在一個實施例中，非易失性存儲器控制器106可以使用非易失性存儲器接口132訪問存儲于非易失性存儲器108中的信息，這些信息包括引導代碼、控制器代碼、操系統(tǒng)代碼、應用程序代碼、數(shù)據(jù)和任何其他信息。類似地，非易失性存儲器控制器106可以使用DRAM接口124訪問易失性存儲器104。如下所述，非易失性存儲器108中的信息可以加載到引導代碼緩沖器120、控制器代碼緩沖器126和/或易失性存儲器104并且用于系統(tǒng)100的初始化。例如，通過運行存儲在控制器代碼緩沖器126中的控制器代碼，控制器內(nèi)核128可以用于執(zhí)行控制器操作。并且，如下所述，DMA電路130可以用于從非易失性存儲器108自動傳輸信息到易失性存儲器104。
在本發(fā)明的一個實施例中，主機102可以使用共用接口140來訪問非易失性存儲器108(例如，通過非易失性存儲器控制器106)和易失性存儲器104。如所述，共用接口140的一部分可以包括到易失性存儲器104的同步串行連接(例如，快速連接、DQ/DQS 110)。共用接口140也可以包括用于提供控制信號和地址位給易失性存儲器104和/或非易失性存儲器控制器106的共用地址和控制線(ADR/CTL 112)。并且，也可以提供在下面更加詳細描述的其他接口連接。在某些情況下，通過提供用于訪問非易失性存儲器控制器106和易失性存儲器104的共用接口140，不需要額外的引線將主機102連接到非易失性存儲器控制器106。例如，連接到非易失性存儲器控制器106的地址和控制引線的每一個也可以連接到易失性存儲器104。
使用共用接口的操作模式在本發(fā)明的一個實施例中，共用接口140可以用于在多個模式中的一個中執(zhí)行存儲器訪問。圖2A-C描述了根據(jù)本發(fā)明的一個實施例的系統(tǒng)100的操作模式。
圖2A示出了根據(jù)本發(fā)明的一個實施例，主機102訪問易失性存儲器104的操作的第一模式的框圖。如所述，主機102可以通過共用接口140從易失性存儲器讀取或者寫入到易失性存儲器中。在主機102訪問易失性存儲器104的情況下，主機102可以確認指示主機102在共用接口140上作為管理者(例如，接口140啟動和控制給定通信的一側)的信號。通過確認指示主機102在接口140上作為管理者的信號，其他連接到共用接口140上的部件(例如，非易失性存儲器控制器106)不可以試圖同時控制接口140。例如，主機102可以利用共用地址和控制信號112來選擇易失性存儲器104，發(fā)布指令到易失性存儲器104，并且選擇易失性存儲器104中的地址。在一個實施例中，主機102可以利用同步串行端口(或快速端口)傳輸數(shù)據(jù)到易失性存儲器104并且從易失性存儲器104中讀取數(shù)據(jù)。在第一模式中使用的示范性信號將在下面更加具體地說明。
圖2B示出了根據(jù)本發(fā)明的一個實施例，主機102訪問非易失性存儲器108的操作的第二模式的框圖。在主機102訪問非易失性存儲器108的情況下，主機102可以確認指示主機102在共用接口140上作為管理者的信號。并且，主機102可以利用共用地址和控制信號112來選擇非易失性存儲器控制器106，發(fā)布指令到非易失性存儲器控制器106，并且選擇非易失性存儲器108中的地址。響應于主機102通過共用接口140提供的指令和域地址，非易失性存儲器控制器106可以訪問非易失性存儲器108中的地址，例如，通過非易失性存儲器接口132。在一個實施例中，主機102可以利用異步并行端口在主機102和非易失性存儲器控制器106之間傳遞數(shù)據(jù)，包括由非易失性存儲器控制器106寫入到非易失性存儲器108中的數(shù)據(jù)或從非易失性存儲器108讀出的數(shù)據(jù)。在第二模式中使用的示范性信號將在下面更加具體地說明。
圖2C示出了根據(jù)本發(fā)明的一個實施例，非易失性存儲器控制器106訪問易失性存儲器104的操作的第三模式的框圖。在非易失性存儲器控制器106訪問易失性存儲器104的情況下，非易失性存儲器控制器106可以在共用接口140上確認指示非易失性存儲器控制器106作為共用接口140的管理者的信號(例如，從而防止主機102同時使用接口140)。非易失性存儲器控制器106然后可以利用共用地址和控制信號112來選擇易失性存儲器104，發(fā)布指令到易失性存儲器104，并且選擇易失性存儲器104中的地址。在一個實施例中，非易失性存儲器控制器106可以利用異步并行端口在非易失性存儲器控制器106和易失性存儲器104之間傳遞數(shù)據(jù)。
在一個實施例中，非易失性存儲器控制器可以在非易失性存儲器108和易失性存儲器104之間傳輸數(shù)據(jù)。例如，當數(shù)據(jù)從非易失性存儲器108傳輸?shù)揭资源鎯ζ?04的情況下，非易失性存儲器控制器106可以利用非易失性存儲器接口132從非易失性存儲器108讀取數(shù)據(jù)。從非易失性存儲器108讀取的數(shù)據(jù)然后可以通過共用接口140從非易失性存儲器控制器106寫入到易失性存儲器104?？梢院唵蔚赝ㄟ^共用接口140和非易失性存儲器控制器106從易失性存儲器104讀取數(shù)據(jù)并且寫入到非易失性存儲器106。在某些情況下，非易失性存儲器控制器106可以用于在非易失性存儲器108和易失性存儲器104之間執(zhí)行直接存儲器存取(DMA)傳輸。在第三模式中使用的示范性信號也將在下面更加具體地說明。
示范性共用接口圖3示出了根據(jù)本發(fā)明的一個實施例用于嵌入式系統(tǒng)100的共用接口140。如所述，接口140可以包括共用地址和控制112以及用于同步串行連接110的連接。如所述，可以將接口140連接到主機102或非易失性存儲器控制器106。
在一個實施例中，用于同步串行連接110的信號可以包括芯片選擇信號(CS#，“#”表示信號可以為低有效)、時鐘信號(CLK)、反向時鐘信號(CLK#)、時鐘使能信號(CKE)、數(shù)據(jù)掩碼信號(DM)、串行數(shù)據(jù)信號(DQ)、和串行數(shù)據(jù)選通信號(DQS)。
通過非易失性存儲器控制器106，共用地址和控制信號112可以包括用于訪問易失性存儲器104的易失性存儲器連接320和用于訪問非易失性存儲器108的非易失性存儲器控制器連接322。在一個實施例中，易失性存儲器連接320可以包括寫使能信號(WE#)、列地址選通信號(CAS#)、行地址選通信號(RAS#)、地址總線(A[15:0])、以及存儲體(bank)地址位(BA[1]，BA
)。
如所述，易失性存儲器連接320也可以連接到非易失性存儲器連接322。分別地，WE#連接可以在非易失性存儲器連接320和易失性存儲器控制器連接322之間共用，CAS#連接可以與用于非易失性存儲器控制器連接322的地址鎖存信號(ALE)共用，RAS#信號可以與用于非易失性存儲器控制器連接322的讀使能信號(RE#)共用，地址位A[15:0]可以與用于非易失性存儲器控制器連接322的多路復用輸入/輸出引線IO[15:0]共用，BA[1]可以與用于非易失性存儲器控制器連接322的芯片使能信號CE#共用，并且BA
可以與用于非易失性存儲器控制器連接322的管理器訪問信號(MA#)共用。相應的共用連接(具有示范性的主機引線編號)也在下面表1中示出。
表1共用接口連接

在本發(fā)明的一個實施例中，用于非易失性存儲器控制器106的芯片使能信號(CE#)306可以邏輯地從共用接口140的芯片使能信號CE#和芯片選擇信號CS#導出。通過從CE#和CS#信號導出芯片使能信號CE#306，非易失性存儲器控制器106可以確定主機102是否選擇非易失性存儲器控制器106或易失性存儲器104。在某些情況下，如果CE#306信號不能從CE#和CS#信號導出，即使當非易失性存儲器控制器106沒有被選定，非易失性存儲器控制器106也可能對共用地址和控制信號112起反應。例如，當芯片使能信號CE#降低到低邏輯電平并且當芯片選擇信號CS#上升到高邏輯電平(從而取消對易失性存儲器104的選定)，那么就可以選定非易失性存儲器控制器104(例如，芯片使能信號CE#306可以降低)。
選擇電路可以包括反相CS#信號的NOT門302和將CE#信號和反相CS#信號進行邏輯或運算的OR門304。OR門304的輸出可以連接到CE#信號306。在一個實施例中，該電路可以以相對主機102、易失性存儲器104或非易失性存儲器控制器106的分離電路的形式提供。可選地，主機102或非易失性存儲器控制器106可以產(chǎn)生CE#信號306，利用在產(chǎn)生信號306的芯片的額外引線上輸入或輸出的必需信號。用于共用接口的傳輸模式的選擇將參考圖4-5在下面更加具體地說明。
在共用接口中選擇操作模式在本發(fā)明的一個實施例中，主機102和非易失性存儲器控制器106可以使用共用接口140的CS#、CE#和MA#信號來選擇接口140的管理者以及選擇通過共用接口140控制哪個芯片。
圖4示出了根據(jù)本發(fā)明的一個實施例通過共用接口140使用主機102訪問存儲器的過程400的流程圖。如所述，過程400可以在步驟402開始并且接下來到請求訪問存儲器(例如，易失性存儲器104或非易失性存儲器108)的步驟404。例如，可以從額外的設備或作為主機102執(zhí)行指令的結果接收這樣一個請求。
當接收到請求，在步驟406做出主機102是否為共用接口140的管理者的決定。例如，通過檢查由非易失性存儲器控制器106輸出的MA#位來做出決定。如果MA#位降低，那么非易失性存儲器控制器106可以是共用接口140的管理者并且主機102可以等待直到在步驟408由非易失性存儲器控制器106將MA#位升高，從而指示非易失性存儲器控制器106不再是共用接口140的管理者。
一旦主機102變?yōu)楣灿媒涌?40的管理者，在步驟410做出訪問是否指向易失性存儲器104的決定。如果做出了訪問請求指向易失性存儲器104的決定，那么主機可以確認CE#并且在步驟420降低CS#。通過確認CE#，可以由主機102取消對非易失性存儲器控制器106的選定。通過降低CS#，可以由主機102選定易失性存儲器104。那么，在步驟422，主機102可以發(fā)布訪問指令到易失性存儲器104，例如，通過共用接口140的共用地址和控制信號112。那么，在步驟424，可以通過易失性存儲器104的一個端口(例如，使用用于同步串行端口的連接110)來執(zhí)行數(shù)據(jù)存取。
如果做出了訪問請求指向非易失性存儲器108的決定，那么主機可以在步驟412降低CE#和確認CS#。通過降低CE#，可以由主機102選定非易失性存儲器控制器106。通過確認CS#，可以由主機102取消對易失性存儲器104的選定。那么，在步驟414，主機102可以發(fā)布訪問指令到非易失性存儲器控制器106，例如，通過共用接口140的共用地址和控制信號112。那么，在步驟416，通過非易失性存儲器控制器106的一個端口(例如，使用用于異步并行端口的非易失性存儲器控制器連接322)可以執(zhí)行數(shù)據(jù)存取。然后，過程400在步驟430結束。
在某些情況下，非易失性存儲器控制器106可以變?yōu)楣灿媒涌?40的管理者并且在非易失性存儲器108和易失性存儲器104之間執(zhí)行數(shù)據(jù)存取。例如，非易失性存儲器控制器106可以使用共用接口140從易失性存儲器104讀取數(shù)據(jù)并且然后使用非易失性存儲器接口132將這些數(shù)據(jù)寫入到非易失性存儲器108。非易失性存儲器控制器106也可以使用非易失性存儲器接口132從非易失性存儲器108讀取數(shù)據(jù)并且然后通過共用接口140將這些數(shù)據(jù)寫入到易失性存儲器104中。在某些情況下，非易失性存儲器控制器106可以在非易失性存儲器108和易失性存儲器104之間執(zhí)行DMA傳輸。
圖5示出了根據(jù)本發(fā)明的一個實施例通過共用接口140使用非易失性存儲器控制器106訪問易失性存儲器104的過程500的流程圖。過程在步驟502開始并且接著到接收執(zhí)行傳輸(例如，在非易失性存儲器108和易失性存儲器104之間的數(shù)據(jù))的請求的步驟504。在步驟506，非易失性存儲器控制器106可以檢查CS#并且如果CS#為高邏輯電平則降低MA#信號(例如，意味著主機102沒有使用共用總線)，從而指示非易失性存儲器控制器106變?yōu)楣灿媒涌?40的管理者。在非易失性存儲器控制器106變?yōu)楣灿媒涌?40的管理者之后，非易失性存儲器控制器106可以使用共用接口140執(zhí)行從非易失性存儲器108(例如，使用非易失性存儲器接口132)到易失性存儲器104的傳輸。例如，非易失性存儲器控制器106可以從非易失性存儲器控制器106的異步并行端口傳輸數(shù)據(jù)到易失性存儲器104的異步并行端口。異步端口也可以稱為慢速端口，例如，由于來自異步端口的數(shù)據(jù)是例如通過確認并且降低傳輸信號異步傳輸?shù)蕉丝谝约皬亩丝趥鬏?，所以它可能比利用時鐘信號來傳輸數(shù)據(jù)的同步端口慢。
在非易失性存儲器控制器106完成傳輸之后，非易失性存儲器控制器106可以上升MA#信號，從而指示非易失性存儲器控制器106不再是共用接口140的管理者。然后過程500在步驟512結束。
由于非易失性存儲器控制器106在某些情況下既用于接收指令和數(shù)據(jù)(例如，來自主機102的訪問指令)又用于發(fā)布指令和數(shù)據(jù)(例如，到易失性存儲器104的訪問指令)，所以到共用接口140的一些非易失性存儲器控制器106連接可以是輸入輸出連接(例如，雙向連接可以作為輸入或輸出)。因此，例如，非易失性存儲器控制器連接322的每一個均可以是輸入輸出連接?？蛇x地，只有非易失性存儲器控制器連接322的一部分可以是雙向的(例如，控制訪問易失性存儲器104的異步端口所需的引線，例如WE#、ALE、RE#和IO[15:0]總線)。
執(zhí)行與共用接口的DMA傳輸根據(jù)本發(fā)明的一個實施例，共用接口140可以用于執(zhí)行DMA傳輸，例如，從非易失性存儲器106到易失性存儲器104。并且，如下所述，在某些情況下，可以執(zhí)行從易失性存儲器108到非易失性存儲器控制器106中的緩沖器的DMA傳輸。通過從易失性存儲器108傳輸代碼和/或數(shù)據(jù)到非易失性存儲器104或緩沖器，由于易失性存儲器104的訪問時間典型地快于非易失性存儲器108的訪問時間，在某些情況下，這些代碼和/或數(shù)據(jù)可以更加迅速地存取(例如，通過主機102)。在某些情況下，當從易失性存儲器104存取時，由于在非易失性存儲器108和易失性存儲器104中都可能保留被傳輸?shù)臄?shù)據(jù)，所以這樣的傳輸可以被稱為代碼屏蔽(code shadowing)。
作為使用共用接口執(zhí)行DMA傳輸?shù)囊粋€實例，在一個實施例中，主機102可以使用共用接口140發(fā)布DMA指令到非易失性存儲器控制器106請求DMA傳輸，例如，從非易失性存儲器108中的一個位置到易失性存儲器104中的一個位置。例如，每個DMA指令可以包括在非易失性存儲器108中的源位置，在易失性存儲器104中的目標位置以及將要傳輸?shù)拇a的大小。
當非易失性存儲器控制器106接收DMA指令時，非易失性存儲器控制器106可以承擔共用接口140的控制(例如，通過降低MA#信號)。然后非易失性存儲器控制器106可以執(zhí)行DMA傳輸(例如，使用DMA電路130)從非易失性存儲器108中的源位置到易失性存儲器104中的目標位置。在DMA傳輸完成之后，非易失性存儲器控制器106可以放棄共用接口140的控制(例如，通過升高MA#信號)并且允許主機102通過共用接口140從易失性存儲器104存取所請求的數(shù)據(jù)。
在某些情況下，非易失性存儲器控制器106可以執(zhí)行從非易失性存儲器108到非易失性存儲器控制器106中的緩沖器的DMA傳輸。例如，如上面參考圖1所述，非易失性存儲器控制器106可以包括引導代碼緩沖器120和控制器代碼緩沖器126。在引導序列期間(例如，在系統(tǒng)100上電或重置后)，非易失性存儲器控制器106可以配置成自動從非易失性存儲器108復制引導代碼到引導代碼緩沖器120。主機102然后可以通過共用接口140訪問引導代碼緩沖器120并且使用引導代碼執(zhí)行系統(tǒng)100的初始化操作。非易失性存儲器控制器106也可以配置成自動從非易失性存儲器108復制控制器代碼到控制器代碼緩沖器126。然后控制器代碼可以由控制器內(nèi)核128使用來執(zhí)行控制器操作。
利用共用接口同時訪問易失性存儲器在本發(fā)明的一個實施例中，共用接口140可以用于執(zhí)行多個同時對易失性存儲器104的訪問。通過允許多個同時對易失性存儲器104的訪問，易失性存儲器104的利用率以及存儲器帶寬的效率(例如，從易失性存儲器104讀取和寫入數(shù)據(jù)的速度)可以得到提高。
例如，通過共用接口140的第一部分可以發(fā)布第一訪問指令到易失性存儲器中的第一存儲體。當執(zhí)行第一訪問指令時，通過共用接口140的第二部分可以發(fā)布第二訪問指令到易失性存儲器中的第二存儲體。在某些情況下，通過由共用接口140的各個部分發(fā)布各個指令并且通過發(fā)布使用各個控制硬件(例如，第一指令可以是讀指令而第二指令可以是寫指令，或者反過來)并且訪問易失性存儲器104的各個部分(例如，可以訪問每個存儲體)的指令，例如，可以成功地執(zhí)行對易失性存儲器104的同時訪問，而沒有爭用共用接口的任何線和/或沒有爭用易失性存儲器104的資源。
圖6為根據(jù)本發(fā)明的一個實施例通過共用接口140對易失性存儲器104執(zhí)行同時訪問的硬件的框圖。如所述，易失性存儲器104可以包括同步端口602(例如，快速端口)、陣列訪問解碼電路604、地址鎖存電路606和異步端口608(例如，慢速端口)。如上所述，易失性存儲器104的異步端口608可以連接到非易失性存儲器控制器106的異步端口620。同步端口602可以連接到共用接口的同步串行連接110。陣列地址解碼器電路604可以用于確定由給定的訪問指令訪問哪個存儲器陣列616和存儲體(例如，存儲體0、存儲體1、存儲體2、存儲體3等)。地址鎖存電路606可以用于鎖存要訪問的地址(例如，通過共用接口140的共用地址和控制線112由主機102或非易失性存儲器控制器106提供的地址)。
易失性存儲器104還可以包括地址解碼器610、同步存取電路612、和異步存取電路614。地址解碼器610可以用于解碼由地址鎖存電路606鎖存的地址。同步存取電路612可以用于通過同步端口602執(zhí)行數(shù)據(jù)存取，并且異步存取電路614可以用于通過異步端口608執(zhí)行數(shù)據(jù)存取。
如執(zhí)行對易失性存儲器104的同步存取的一個實例，易失性存儲器104可以接收并鎖存(例如，使用地址鎖存電路606)通過共用接口140從主機102獲得的第一讀指令的地址。在接收到讀指令之后，解碼讀指令(例如，使用陣列存取解碼電路604和地址解碼器610)。然后可以執(zhí)行讀指令，例如，使用同步存取電路612和同步端口602從存儲器陣列616的存儲體0傳輸要由主機102讀取的數(shù)據(jù)。
當執(zhí)行讀指令時，可以通過共用接口140從非易失性存儲器控制器106接收寫指令(例如，將數(shù)據(jù)從非易失性存儲器108寫入到易失性存儲器104的指令)。易失性存儲器104可以接收并鎖存(例如，使用地址鎖存電路606)通過共用接口140從主機102獲得的第一寫指令的地址。在接收到寫指令之后，解碼寫指令(例如，使用陣列存取解碼電路604和地址解碼器610)。然后可以執(zhí)行寫指令，例如，使用異步存取電路612和異步端口602從存儲器陣列616傳輸要寫入到易失性存儲器104中的數(shù)據(jù)。因此，第一讀指令和第一寫指令可以同時執(zhí)行。
在某些情況下，在主機102發(fā)布同時指令之前，非易失性存儲器控制器106可以發(fā)布指令。并且，在某些情況下，在主機102執(zhí)行寫操作的同時非易失性存儲器控制器106可以執(zhí)行讀操作?？蛇x地，除了訪問指令之外由易失性存儲器104可以同時發(fā)布和執(zhí)行其他指令，例如，刷新指令或更改易失性存儲器104的方式寄存器的指令。
盡管前述關注于本發(fā)明的實施例，但是在不偏離其基本范圍的情況下可以設計本發(fā)明的其他和進一步實施例，并且其范圍由所附的權利要求所確定。
權利要求
1.一種用于通過共用接口訪問非易失性存儲器控制器和易失性存儲器的方法，包括通過共用接口的共用控制信號選擇非易失性存儲器控制器和易失性存儲器中的一個，其中共用控制信號發(fā)布到非易失性存儲器控制器和易失性存儲器；以及通過共用控制信號發(fā)布指令到選定的非易失性存儲器控制器和易失性存儲器中的一個。
2.如權利要求1所述的方法，進一步包括從選定的非易失性存儲器控制器和易失性存儲器中的一個中接收數(shù)據(jù)。
3.如權利要求2所述的方法，其中選定非易失性存儲器控制器，其中指令通過共用控制信號發(fā)布到非易失性存儲器控制器，并且其中通過非易失性存儲器控制器的異步端口接收數(shù)據(jù)。
4.如權利要求2所述的方法，其中選定易失性存儲器，其中指令通過共用控制信號發(fā)布到易失性存儲器，并且其中通過易失性存儲器的同步端口接收數(shù)據(jù)。
5.如權利要求1所述的方法，進一步包括檢測通過非易失性存儲器控制器確認的管理者信號，其中當非易失性存儲器控制器在非易失性存儲器和易失性存儲器之間傳輸數(shù)據(jù)時，管理者信號指示非易失性存儲器控制器作為共用接口的管理者。
6.一種通過非易失性存儲器控制器訪問非易失性存儲器的方法，該方法包括通過非易失性存儲器接口發(fā)布訪問指令給非易失性存儲器；通過非易失性存儲器接口接收數(shù)據(jù)；以及使用共用接口的共用控制信號傳輸接收的數(shù)據(jù)，其中共用控制信號發(fā)布到主機處理器和易失性存儲器，并且其中接收的數(shù)據(jù)傳輸?shù)街鳈C處理器和易失性存儲器中的一個。
7.如權利要求6所述的方法，進一步包括檢測通過共用接口的共用控制信號接收的選擇信號；以及響應選擇信號，通過共用接口的共用控制信號接收第一指令，其中響應第一指令發(fā)布訪問指令。
8.如權利要求7所述的方法，其中通過主機處理器發(fā)布第一指令，并且其中響應第一指令將接收到的數(shù)據(jù)傳輸?shù)街鳈C處理器。
9.如權利要求6所述的方法，其中通過易失性存儲器的異步端口將接收到的數(shù)據(jù)傳輸?shù)揭资源鎯ζ鳌?br> 10.如權利要求9所述的方法，進一步包括在傳輸接收到的數(shù)據(jù)之前，確認共用接口的共用控制信號上的管理者信號，其中管理者信號指示非易失性存儲器控制器為共用接口的管理者。
11.如權利要求10所述的方法，其中所述傳輸為響應來自主機處理器的第一指令執(zhí)行的直接存儲器存取(DMA)傳輸。
12.一種系統(tǒng)，包括易失性存儲器；非易失性存儲器；配置為通過非易失性存儲器接口訪問非易失性存儲器的非易失性存儲器控制器；包括共用控制信號的共用接口，其中通過共用接口由非易失性存儲器控制器和易失性存儲器接收共用控制信號；以及主機處理器配置為選擇非易失性存儲器控制器和易失性存儲器中的一個；以及通過共用接口的共用控制信號發(fā)布訪問指令給選定的非易失性存儲器控制器和易失性存儲器中的一個。
13.如權利要求12所述的系統(tǒng)，其中易失性存儲器配置為確定易失性存儲器是否被主機處理器選定；以及如果選定通過共用接口的共用控制信號接收訪問指令；以及通過同步端口傳輸數(shù)據(jù)到主機處理器。
14.如權利要求12所述的系統(tǒng)，其中非易失性存儲器控制器進一步配置為確定非易失性存儲器控制器是否被主機處理器所選定；以及如果選定通過共用接口的共用控制信號接收訪問指令；響應接收到訪問指令對非易失性存儲器中的數(shù)據(jù)進行訪問。
15.如權利要求14所述的系統(tǒng)，其中非易失性存儲器控制器進一步配置為通過主機處理器的異步端口將所訪問的數(shù)據(jù)傳輸?shù)街鳈C處理器。
16.如權利要求14所述的系統(tǒng)，其中非易失性存儲器控制器進一步配置為響應接收訪問指令確認指示非易失性存儲器控制器為共用接口的管理者的管理者信號；以及通過易失性存儲器的異步端口，執(zhí)行從非易失性存儲器到易失性存儲器的所訪問數(shù)據(jù)的DMA傳輸。
17.一種非易失性存儲器控制器，包括非易失性存儲器接口；用于接收由主機處理器發(fā)出到非易失性存儲器和易失性存儲器的共用控制信號的共用接口；以及電路配置為確定共用控制信號是否指示通過共用接口選定非易失性存儲器控制器；如果指示為是通過共用接口的共用控制信號接收訪問指令；響應接收訪問指令，通過非易失性存儲器接口發(fā)布訪問指令到非易失性存儲器；以及通過非易失性存儲器接口從非易失性存儲器接收所請求的數(shù)據(jù)。
18.如權利要求17所述的非易失性存儲器控制器，其中電路進一步配置為通過共用接口傳輸所請求的數(shù)據(jù)到主機處理器。
19.如權利要求18所述的非易失性存儲器控制器，其中電路進一步配置為通過易失性存儲器的異步端口將所請求的數(shù)據(jù)傳輸?shù)揭资源鎯ζ鳌?br> 20.如權利要求19所述的非易失性存儲器控制器，其中電路進一步配置為在傳輸所請求的數(shù)據(jù)到易失性存儲器之前，確認共用接口的共用控制信號上的管理者信號，其中管理者信號指示非易失性存儲器控制器為共用接口的管理者。
21.一種易失性存儲器，包括通過共用接口接收的共用控制信號；同步端口；異步端口；以及電路配置為通過共用控制信號接收第一指令；響應通過共用控制信號接收的第一指令，通過同步端口傳輸數(shù)據(jù)；通過共用控制信號接收第二指令；以及響應通過共用控制信號接收的第二指令，通過異步端口傳輸數(shù)據(jù)。
22.如權利要求21所述的易失性存儲器，其中易失性存儲器配置為當共用控制信號指示選定易失性存儲器時，僅接收第一和第二指令。
23.如權利要求21所述的易失性存儲器，其中易失性存儲器配置為同時執(zhí)行第一和第二指令的訪問。
24.如權利要求23所述的易失性存儲器，其中易失性存儲器配置為當?shù)谝恢噶钤L問第一存儲體并且第二指令訪問第二存儲體時，同時執(zhí)行第一和第二指令的訪問。
25.一種系統(tǒng)，包括用于存儲的易失性裝置；用于存儲的非易失性裝置；用于控制的裝置，配置成通過用于存儲接口的非易失性裝置來訪問用于存儲的非易失性裝置；包括共用控制信號的用于接口的共用裝置，其中由用于控制的裝置和用于存儲的易失性裝置通過用于接口的共用裝置來接收所述共用控制信號；用于處理的裝置，配置為選定用于控制的裝置和用于存儲的裝置的其中一個；以及通過用于接口的共用裝置的共用控制信號發(fā)布訪問指令給選定的用于控制的裝置和用于存儲的易失性裝置中的一個。
26.如權利要求25所述的系統(tǒng)，其中用于存儲的易失性裝置配置為確定用于存儲的易失性裝置是否被用于處理的裝置所選定；以及如果選定通過用于接口的共用裝置的共用控制信號接收訪問指令；以及通過用于傳輸?shù)耐窖b置將數(shù)據(jù)傳輸?shù)接糜谔幚淼难b置。
27.如權利要求25所述的系統(tǒng)，其中用于控制的裝置進一步配置為確定用于控制的裝置是否被用于處理的裝置所選定；以及如果選定通過用于接口的共用裝置的共用控制信號接收訪問指令；以及響應接收訪問指令來訪問用于存儲的非易失性裝置中的數(shù)據(jù)。
28.如權利要求27所述的系統(tǒng)，其中用于控制的裝置進一步配置為通過用于處理的裝置的用于傳輸?shù)漠惒窖b置，將訪問的數(shù)據(jù)傳輸?shù)接糜谔幚淼难b置。
29.如權利要求27所述的系統(tǒng)，其中用于控制的裝置進一步配置為響應接收訪問指令確認管理者信號指示用于控制的裝置為用于接口的共用裝置的管理者；以及通過用于存儲的易失性裝置的用于傳輸?shù)漠惒窖b置，執(zhí)行從用于存儲的非易失性裝置到用于存儲的易失性裝置的所訪問數(shù)據(jù)的DMA傳輸。
30.一種用于通過共用接口訪問非易失性存儲器控制器和易失性存儲器的方法，包括通過共用接口的共用控制信號選擇非易失性存儲器控制器和易失性存儲器中的一個，其中共用控制信號發(fā)布到非易失性存儲器控制器和易失性存儲器；通過共用控制信號發(fā)布指令到選定的非易失性存儲器控制器和易失性存儲器中的一個；以及從選定的非易失性存儲器控制器和易失性存儲器中的一個接收數(shù)據(jù)，其中當選定非易失性存儲器控制器時通過非易失性存儲器控制器的第一端口接收數(shù)據(jù)，并且其中當選定易失性存儲器時通過易失性存儲器的第二端口接收數(shù)據(jù)。
31.如權利要求30所述的方法，其中第一端口為慢速端口并且其中第二端口為快速端口，其中相對于慢速端口，快速端口提供較快的數(shù)據(jù)傳輸速率。
32.如權利要求30所述的方法，其中第一端口為異步端口并且其中第二端口為同步端口。
全文摘要
本發(fā)明的實施例提供了一種用于通過共用接口訪問非易失性存儲器控制器和易失性存儲器的方法和設備。在一個實施例中，該方法包括通過共用接口的共用控制信號選定非易失性存儲器控制器和易失性存儲器中的一個，其中共用控制信號發(fā)布到非易失性存儲器控制器和易失性存儲器。該方法還包括通過共用控制信號發(fā)出指令到選定的非易失性存儲器控制器和易失性存儲器中的一個。
文檔編號G06F13/20GK101038531SQ20071010350
公開日2007年9月19日 申請日期2007年2月8日 優(yōu)先權日2006年2月8日
發(fā)明者R·－S·高, J·-H·奧 申請人:奇夢達股份公司