專利名稱：半導體集成電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路例如LSI，特別地涉及其中布置有掃描電路的半導體集成電路。
背景技術：
半導體集成電路例如LSI中通常具有為了確定半導體集成電路是否在制造過程中形成有缺陷而布置的掃描電路。例如，日本專利申請公開S63-134970號和日本專利申請公開H04-072583號描述了使用掃描電路的檢測技術。
掃描電路使用例如圖5中所示的掃描觸發(fā)器(在下文中稱作FF)。
圖5說明通過使用提供有復位端的觸發(fā)器(在下文中稱作FF)構成掃描FF的配置。
將多路復用功能(MUX)添加到具有復位端的上述FF的輸入(D)。R-FF(具有復位端的觸發(fā)器)可以使多路復用功能當掃描允許信號是邏輯0時選擇正常數(shù)據(jù)輸入(D)，以及當掃描允許信號是邏輯1時選擇掃描數(shù)據(jù)(SI)，并且可以利用該輸入作為R-FF的輸入(D)。
圖6說明將使用掃描FF的掃描電路添加到半導體集成電路的常規(guī)例子。
圖6說明具有為半導體集成電路600的內部電路601的輸入/輸出信號布置的掃描FF 602～609的配置。當掃描允許信號SE顯示邏輯0時，從正常數(shù)據(jù)輸入端IN1～IN4輸入數(shù)據(jù)；并且集成電路操作以將內部電路中的處理結果輸出到正常數(shù)據(jù)輸出端OUT1～OUT4。
另一方面，當掃描允許信號顯示邏輯1時，掃描FF602～609將掃描數(shù)據(jù)SI設置為輸入源，并形成移位寄存器配置(掃描鏈)。掃描FF 602～609移位輸出數(shù)據(jù)，然后可以從掃描數(shù)據(jù)輸出SO觀察到檢測結果。
掃描檢測包含兩個操作。第一操作是將上述掃描允許信號設置在邏輯1，并且將任意數(shù)據(jù)值設置給掃描FF 602～605(掃描移位操作)。
下一個操作是將掃描允許信號設置在邏輯0，使內部電路通過使用上述設置數(shù)據(jù)值而操作，并且使掃描FF 606～609捕捉處理結果(掃描捕捉操作)。
通過交替地重復上述兩個操作而執(zhí)行掃描檢測。
在圖6中，掃描FF 602還具有復位端R。該復位端R在正常操作中由內部邏輯電路控制。
但是，在掃描檢測中配置復位端以通過其信號復位上述掃描FF 606，以便防止掃描FF 606被不經(jīng)意地復位。
特別地，上面的半導體集成電路600具有布置在掃描FF606的復位端R的輸入部分的多路復用器610，并且在掃描檢測期間將掃描模式設置在邏輯1。
如上所述，通過布置掃描電路以及自由地讀出和寫入保存在半導體集成電路的FF中的數(shù)據(jù)值，變得容易確定內部電路是否很好地工作。但是，另一方面，在處理安全數(shù)據(jù)例如密碼的LSI中可能出現(xiàn)下面的故障。
1.通過讀出FF的數(shù)據(jù)值而抽出安全數(shù)據(jù)是可能的。
2.通過寫入不同的數(shù)據(jù)值而重寫安全數(shù)據(jù)是可能的。
3.控制內部存儲單元(RAM)，并且通過操作FF的數(shù)據(jù)值而讀出和寫入數(shù)據(jù)是可能的。
將顯示用于預備上面情形的常規(guī)例子，它是防止通過欺騙性方式讀出或重寫入存儲在LSI中的安全數(shù)據(jù)的半導體集成電路，同時能夠通過使用掃描電路檢測該半導體集成電路。
屬于日本專利并在圖7中顯示的日本專利申請公開2004-117029號作為上述常規(guī)例子。
圖7沒有說明對應于圖6中所示的內部電路601的電路系統(tǒng)，即在正常操作中使用的邏輯電路系統(tǒng)。換句話說，圖7僅說明與具有增強的安全功能的掃描電路直接相關的部位。
半導體集成電路具有電路707，電路707觀察在正常操作模式與通過使用掃描電路檢測半導體集成電路的檢測模式之間切換的掃描模式信號的條件，并且當掃描模式狀態(tài)改變時復位FF的數(shù)據(jù)值。
半導體集成電路也具有訪問禁止單元718，當上述模式信號顯示檢測模式時它禁止對內部RAM的訪問。
半導體集成電路還具有提供有偽FF的輸出控制單元715，偽FF在檢測模式中輸出所提供數(shù)據(jù)，并且在正常操作模式中禁止所提供數(shù)據(jù)的輸出。
如上所示，圖7中的配置顯示下面的效果。
圖8說明顯示操作的波形圖。
在圖8中，電路707響應于選擇性地指定檢測模式和正常操作模式的掃描模式信號而產(chǎn)生檢測兩個邊緣的信號；并且當檢測兩個邊緣的信號和來自外部的復位輸入滿足AND邏輯時，在掃描檢測的每個初始時間和終止時間將構成掃描鏈的FF復位。
因此，電路707可以防止當模式已經(jīng)從正常操作轉移到掃描檢測操作時正常操作模式中的數(shù)據(jù)被抽出，并防止在掃描檢測操作期間通過使用寫入FF中的數(shù)據(jù)改變模式而通過正常操作改變正常操作模式中的數(shù)據(jù)。
電路700也通過使用掃描模式信號掩蔽在內部電路中受控制的內部XCE信號；從而禁止在掃描檢測期間通過使用掃描檢測操作對存儲單元例如RAM的訪問；并且還防止通過掃描鏈從存儲單元中的讀出，或者通過正常操作對存儲單元的任意值的寫入。
此外，電路700在正常操作模式中不會提供時鐘給偽FF；從而禁止通過掃描鏈的移位輸出；因此也防止了通過在正常模式期間只改變掃描允許信號并使用掃描鏈對內部FF的值的讀出。
但是，在常規(guī)例子中的集成電路配置具有下面的問題。
(1)當電路擴大規(guī)模并增加FF的數(shù)量但通過一個掃描鏈準備掃描檢測時，掃描檢測需要與FF的數(shù)量成正比的長時間。
于是，為了縮短檢測時間，有布置多個掃描鏈以形成并行線的配置。但是，該配置需要使用在數(shù)量上對應于掃描鏈的偽FF的輸出控制單元，并且擴大了電路規(guī)模。
(2)預備用于選擇性地指定正常操作模式和檢測模式的掃描模式信號，以便防止掃描檢測被不經(jīng)意地置位或復位，例如圖6的掃描FF 606中所示的。
但是，掃描模式信號對于使用可由如圖6的掃描FF 605中所示的復位端直接控制的掃描FF的集成電路配置不是必需的。
盡管如此，為了禁止在掃描檢測期間對內部存儲的訪問，常規(guī)例子中的集成電路不能去除模式信號，結果需要增加端子的數(shù)量。
(3)有不總是需要具有非同步置位端的FF或具有復位端的FF的集成電路配置，以便實現(xiàn)正常操作的功能。
此外，集成電路經(jīng)常盡可能避免使用，以便最小化電路規(guī)模。
但是，為了當模式信號改變時復位FF，使用具有非同步置位端的FF和具有復位端的FF是必需的，甚至對于在正常操作中不需要它們的FF也一樣，結果加大了電路規(guī)模。
本發(fā)明旨在解決這些問題。

發(fā)明內容
本發(fā)明的目的在于提供一種集成電路，其具有小電路規(guī)模的配置，并且能夠執(zhí)行掃描檢測同時防止通過欺騙性方式讀出或重寫存儲在LSI中的安全數(shù)據(jù)。
特別地，具有使用掃描電路操作內部邏輯電路的正常操作模式以及使用掃描電路檢測內部邏輯電路的掃描檢測模式的根據(jù)本發(fā)明的半導體集成電路包括模式判定電路，其接收用于控制正常操作模式的數(shù)據(jù)和掃描檢測模式的數(shù)據(jù)中的哪一個應當被輸入到掃描電路中去的信號，并且依據(jù)接收的信號發(fā)送對應于正常操作模式和掃描檢測模式的任何一個的判定信號；以及掩蔽電路，通過執(zhí)行與在模式判定電路中接收的信號相同的信號與所述判定信號的邏輯操作來控制判定信號到掃描電路中的輸入，其中模式判定電路輸出判定信號而即使模式判定電路中接收的信號的邏輯電平被改變也不改變判定。
掃描檢測模式利用構成掃描電路的掃描觸發(fā)器執(zhí)行內部邏輯電路的掃描測試。
僅當接收到將掃描觸發(fā)器復位的復位信號時，模式判定電路改變判定信號。
掩蔽電路的邏輯操作是AND邏輯操作。
上面的半導體集成電路也包括連接到內部邏輯電路的存儲單元，以及根據(jù)判定信號禁止對存儲單元訪問的訪問控制單元。
訪問控制單元禁止在掃描檢測模式期間對存儲單元的訪問。
半導體集成電路也響應于判定信號使用該信號作為正常操作模式的輸入信號。
如上面的描述中所示的，根據(jù)本發(fā)明的半導體集成電路提供下面的效果。特別地，在已經(jīng)執(zhí)行了正常操作之后不能執(zhí)行掃描移位操作。
換句話說，不能通過掃描移位操作抽出通過正常操作保存在FF中的數(shù)據(jù)。
此外，因為用具有復位端的FF代替不需要復位端的FF，所以上面的半導體集成電路不會導致電路的增大。
另一方面，至于掃描檢測操作，上面半導體集成電路禁止對內部存儲單元的訪問和正常操作所需的串行通信，即使打算在掃描檢測期間或之后執(zhí)行正常操作也是如此；從而防止通過欺騙性方式執(zhí)行正常操作。
上面的半導體集成電路也不需要布置偽FF，即使當擴大了電路規(guī)模以及布置了多個掃描鏈時，因此可以防止電路的增大。
通過公共使用掃描允許端和正常數(shù)據(jù)輸入端或省略掃描模式端，上面的半導體集成電路可以減少端子的數(shù)量。
如上所述，與常規(guī)例子相比，上面的集成電路具有雖然具有小電路規(guī)模配置，但能夠執(zhí)行掃描檢測同時防止通過欺騙性方式讀出或重寫存儲在LSI中的安全數(shù)據(jù)的優(yōu)點。
從下面參考附圖的示例實施方案的描述中本發(fā)明的更多特征將變得明白。


圖1是根據(jù)本發(fā)明中的第一實施方案的半導體集成電路的主電路圖。
圖2是描述根據(jù)本發(fā)明中的第一實施方案的掃描檢測操作的驅動波形圖。
圖3是描述根據(jù)本發(fā)明中的第一實施方案的正常操作的驅動波形圖。
圖4是描述根據(jù)本發(fā)明中的第二實施方案的掃描檢測操作的主電路圖。
圖5是說明掃描FF的配置的電路圖。
圖6是說明常規(guī)例子中的掃描檢測電路的電路圖。
圖7是說明常規(guī)例子中的考慮安全的掃描電路的電路圖。
圖8是描述圖7所示的常規(guī)例子中的考慮安全的掃描電路的操作的驅動波形圖。
具體實施例方式下面，將參考附圖描述本發(fā)明的實施方案。
(第一實施方案) 圖1是說明本發(fā)明中的第一示例實施方案的電路配置的視圖。如同在常規(guī)例子的圖7的情況中，圖1也沒有說明對應于圖6中所示的內部電路601的電路系統(tǒng)，即在正常操作中使用的邏輯電路系統(tǒng)；并且僅說明與本發(fā)明直接相關的一部分。
因此，掃描FF 116和117每個都應當具有連接到正常操作數(shù)據(jù)輸入端的正常操作數(shù)據(jù)輸入部分(D)(沒有顯示)。另外，第n個最后掃描FFN的參考字符SO還輸出正常操作的數(shù)據(jù)。
半導體集成電路100中布置有掃描數(shù)據(jù)輸入端103和掃描數(shù)據(jù)輸出端105。掃描FF 116～掃描FFN的n組掃描FF(例如，當n＝3時，N＝118)構成在掃描數(shù)據(jù)輸入端103和掃描數(shù)據(jù)輸出端105之間的掃描鏈。
當通過掃描檢測來檢測半導體集成電路100時，從掃描數(shù)據(jù)輸入端103輸入檢測數(shù)據(jù)(掃描模式)到掃描FF 116～掃描FFN的每個中。關于將檢測數(shù)據(jù)輸入到掃描FF中的方法，有如圖6中所示的使用掃描FF的串行移位寄存器操作的方法，但是方法不限于此。
當完成了掃描鏈的移位操作時，從掃描數(shù)據(jù)輸出端105輸出待觀察作為掃描檢測結果的數(shù)據(jù)。
從掃描允許端102輸入掃描允許信號。
掃描允許信號是用于在正常操作數(shù)據(jù)和掃描數(shù)據(jù)之間切換要輸入到掃描FF的數(shù)據(jù)的信號。
如上所述，在本示例實施方案中，當掃描允許信號是邏輯0時，將正常操作的數(shù)據(jù)輸入到掃描FF中。另一方面，當掃描允許信號是邏輯1時，掃描FF構成掃描鏈(沒有顯示)。將掃描數(shù)據(jù)輸入到掃描FF 116中，并順序地輸入到下一個掃描FF中。
將半導體集成電路100的系統(tǒng)時鐘輸入到系統(tǒng)時鐘輸入端104。當執(zhí)行掃描檢測時，也將掃描時鐘輸入到系統(tǒng)時鐘輸入端104。特別地，系統(tǒng)時鐘輸入端104用作從掃描FF 116開始在掃描FFN結束的掃描移位操作的時鐘。
用于將半導體集成電路100中的未示例內部電路復位的復位信號輸入到復位輸入端101。復位信號也用于將掃描FF 116～掃描FFN復位。
半導體集成電路100也具有內部存儲單元120，并且僅當芯片允許端121顯示邏輯0時才允許訪問上述內部存儲單元120。
概括地說，在本示例實施方案中，下面的三個部件構成半導體集成電路1001.檢測模式判定電路106；2.基于檢測模式判定電路的結果的掃描允許掩蔽電路113；以及3.基于檢測模式判定電路的結果的訪問控制單元119。
下面，將詳細地描述這些電路。
檢測模式判定電路106包括具有置位(set)的FF 107、復位FF 111、兩輸入AND門108和109，以及兩輸入OR門110。
具有置位(set)的FF 107的置位輸入連接到復位端101，并且兩輸入AND門108的輸出連接到FF 107的數(shù)據(jù)輸入。兩輸入AND門108的一個輸入端連接到掃描允許端102，并且將上述具有置位(set)的FF 107的輸出(Q)反饋并輸入到兩輸入AND門108的另一個輸入端。
上述復位FF 111的復位輸入連接到復位端101，并且兩輸入OR門110的輸出輸入到復位FF 111的數(shù)據(jù)輸入。
將上述復位FF 111的輸出(Q)反饋并輸入到兩輸入OR門110的一個輸入，并且兩輸入AND門109的輸出輸入到兩輸入OR門110的另一個輸入。
兩輸入AND門109的一個輸入連接到掃描允許端102，并且上述具有置位(set)的FF 107的輸出(Q)輸入到兩輸入AND門109的另一個輸入。
檢測模式判定電路106具有使用上述復位FF 111的輸出(Q)作為判定結果112的配置。
掃描允許掩蔽電路113中布置有兩輸入AND門114。兩輸入AND門114的一個輸入連接到掃描允許端102。
上述檢測模式判定電路106的判定結果112輸入到兩輸入AND門114的另一個輸入。掃描允許掩蔽電路113具有使用兩輸入AND門114的輸出作為掃描允許掩蔽電路輸出115并將輸出115連接到上述掃描FF 116～掃描FFN的掃描允許端的配置。
訪問控制單元119中布置有兩輸入OR門123。兩輸入OR門123的一個輸入接收從半導體集成電路100中的未示例內部電路提供的信號。待提供的信號是用于允許在正常操作中訪問內部存儲單元120的內部芯片允許信號122。
兩輸入OR門123的另一個輸入接收上述檢測模式判定電路106的判定結果112。這樣，訪問控制單元119具有將兩輸入OR門123的輸出連接到上述內部存儲單元的芯片允許端121的配置。
隨后將參考圖2描述在掃描檢測期間的圖1中的半導體集成電路100的操作。
現(xiàn)在將參考圖2描述在判定期間中的半導體集成電路100的操作。
在掃描檢測中，首先將邏輯1輸入到掃描允許端102，以便通過掃描移位操作在掃描FF 116～掃描FFN設置掃描模式。
接下來，將復位電平(邏輯0)輸入到復位端101。然后，將上述具有置位(set)的FF 107設置在邏輯1，并且將上述復位FF 111復位到邏輯0，這是判定電路輸出112。
掩蔽電路輸出也顯示邏輯0，因為判定電路輸出112是邏輯0，而它是掩蔽電路113中的兩輸入AND門114的一個輸入。
隨后，掃描時鐘從時鐘端104輸入到具有置位(set)的FF 107。然后，F(xiàn)F 107檢測第一上升沿。
然后，具有置位(set)的FF 107繼續(xù)輸出邏輯1，因為AND門輸出邏輯1，這是由于在輸入之前剛好設置的邏輯1和掃描允許端102的邏輯1。
此外，兩輸入AND門109也輸出邏輯1，它將復位FF111的輸出從邏輯0改變成邏輯1。
因為判定電路輸出112輸出邏輯1，而它也是掩蔽電路113中兩輸入AND門114的一個輸入，所以由于上述邏輯1和掃描允許端102的邏輯1使得AND門輸出邏輯1，從而掩蔽電路輸出邏輯1。
現(xiàn)在將參考圖2描述在掃描移位期間中的半導體集成電路100的操作。
在掃描移位期間中，掃描時鐘輸入到掃描FF中，其包含設置掃描FF中的掃描數(shù)據(jù)所需數(shù)量的時鐘，同時掃描允許端102繼續(xù)輸出邏輯1。
在該期間中，可以執(zhí)行掃描移位操作，因為判定電路輸出和掩蔽電路輸出都設置在邏輯1。
現(xiàn)在將參考圖2描述在掃描捕捉期間中的半導體集成電路100的操作。
在掃描捕捉期間中，掃描允許端102設置在邏輯0，并且掃描時鐘輸入一次。
然后，上述兩輸入端AND門108的一個輸入設置在邏輯0，因此其輸出也設置在邏輯0。從而，上述具有置位(set)的FF 107的輸出改變成邏輯0。
但是，上述復位FF 111的輸入設置在作為保留的先前數(shù)據(jù)的邏輯1并反饋到兩輸入OR門110的輸入。從兩輸入OR門110將邏輯1輸入到復位FF 111，使得邏輯1沒有改變并且判定電路輸出保持邏輯1。
因為掃描允許端102設置在邏輯0，而它是掩蔽電路113中的兩輸入AND門114的一個輸入，所以掩蔽電路也輸出邏輯0。因此，掃描FF 116～掃描FFN可以執(zhí)行捕捉操作。
現(xiàn)在將參考圖2描述在第二或隨后掃描移位期間中的半導體集成電路100的操作。
掃描允許端102再次改變成邏輯1，并且輸出掃描時鐘。
上述兩輸入端AND門108的一個輸入改變成邏輯1，但是兩輸入端AND門108的另一個輸入保持在先前狀態(tài)，因為上述具有置位(set)的FF 107的輸出被反饋到輸入。因此，具有置位(set)的FF 107的輸出沒有返回到邏輯1。
此外，如上所述上述復位FF 111的輸出繼續(xù)保持邏輯1，使得如上所述判定電路也輸出邏輯1，并且掩蔽電路也再次輸出邏輯1。
通過適當?shù)刂貜蜕鲜鰭呙枰莆徊僮骱蛼呙璨蹲讲僮鳎梢詧?zhí)行掃描檢測。
現(xiàn)在將參考圖2描述控制對內部存儲單元的訪問的操作。
有通過掃描數(shù)據(jù)的值不經(jīng)意地改變內部XCE的輸入值的情況。
當通過正常操作來操作半導體集成電路100時，電路的輸入端設置在與掃描捕捉操作中相同的邏輯值，使得在上述掃描檢測操作之后電路可以在正常操作模式中繼續(xù)操作。
因此，在正常操作中的處理時，內部電路可以控制內部XCE的值。
但是，如圖2中所示的，在已完成了上述掃描操作之后，判定電路輸出繼續(xù)保持邏輯1。
上述訪問控制單元119中的兩輸入OR門123的一個輸入設置在邏輯1，使得內部XCE被掩蔽，并且其輸出被固定在邏輯1。
因此，在掃描檢測期間以及在掃描檢測之后的正常操作中不允許對內部存儲單元的訪問。
換句話說，使用掃描檢測模式對內部存儲單元的未經(jīng)授權的訪問，或從未經(jīng)授權的內部FF的狀態(tài)通過執(zhí)行正常操作對內部存儲單元的未經(jīng)授權的訪問是不允許的。
現(xiàn)在將在圖3中順序地描述圖1中的正常操作模式中的操作。
現(xiàn)在將描述圖3中的判定期間的操作。
在正常操作中，邏輯0輸入到掃描允許端102。接下來，當復位電平(邏輯0)輸入到復位端101時，上述具有置位(set)的FF 107設置在邏輯1，并且作為判定電路輸出112的上述復位FF 111設置在邏輯0。
因為作為掩蔽電路113的兩輸入AND門114的一個輸入的判定電路輸出112設置在邏輯0，所以掩蔽電路也輸出邏輯0。
接下來，系統(tǒng)時鐘從系統(tǒng)時鐘端104輸入到具有置位(set)的FF 107，并且具有置位(set)的FF 107檢測第一上升沿。作為結果，由于從掃描允許端102輸入的邏輯0和具有置位(set)的FF 107中的輸入之前已立即設置的邏輯1，由AND門的輸出結果將具有置位(set)的FF 107的輸出改變成邏輯0。
復位FF 111的輸出保持在邏輯0，因為兩輸入AND門109也輸出邏輯0，這是由于AND邏輯工作在具有置位(set)的FF107的輸出和掃描允許端102的邏輯0之間。
判定電路輸出112設置在邏輯0，它是掃描允許掩蔽電路113中的兩輸入AND門114的一個輸入。因此，掩蔽電路113輸出邏輯0，它是已接收到上面的邏輯0和掃描允許端102的邏輯值的兩輸入AND門114的輸出結果。
現(xiàn)在將參考圖3描述在已完成正常操作之后的掃描移位期間中的操作。
通過將掃描允許端102改變成邏輯1，以及輸入具有設置掃描FF中的掃描數(shù)據(jù)所需數(shù)量的掃描時鐘來執(zhí)行掃描移位操作。
但是，上述兩輸入AND門108的一個輸入保持在邏輯0，因為上述具有置位(set)的FF 107的輸出的邏輯0反饋到輸入。因此，具有置位(set)的FF 107的輸出沒有改變成邏輯1。
因此，兩輸入AND門109、兩輸入OR門110和復位FF 111的輸出也都沒有改變成邏輯1。
因此，判定電路輸出保持邏輯0，從而掩蔽電路也輸出邏輯0。因此，不能執(zhí)行掃描移位操作。
從那時起，無論掃描允許端102的邏輯改變成什么都不能執(zhí)行掃描檢測操作，因為掩蔽電路保持輸出邏輯0。
換句話說，在已完成正常操作之后，禁止掃描移位操作的移出操作。
現(xiàn)在將參考圖3描述控制對內部存儲單元的訪問的操作。
在圖3中，在判定電路在上述判定期間已確定模式為正常操作模式之后，判定電路繼續(xù)輸出邏輯0。
因此，內部XCE沒有被掩蔽，因為上述訪問控制單元1 19中的兩輸入OR門123的一個輸入接收到邏輯0。因此，當內部XCE輸入到芯片允許端121中而不被改變時，允許在正常操作中對內部存儲單元的訪問。
(第二實施方案)
圖4是說明本發(fā)明中的第二示例實施方案的電路配置的視圖。
圖4說明布置掃描FF 402～409以輸入信號到半導體集成電路400的內部電路401中并接收來自內部電路401的輸出的配置。
在本示例實施方案中，掃描允許信號輸入到掃描FF 405中作為正常數(shù)據(jù)輸入IN4，并且也輸入到已經(jīng)在示例實施方案1中描述的判定電路410。這點與示例實施方案1中的不同。
本示例實施方案因此具有將判定電路的輸出輸入到同樣在上述示例實施方案1中顯示的掩蔽電路411中，并且將掩蔽電路41 1的輸出連接到掃描FF 402～409的掃描允許輸入的配置。
可以通過與圖2和圖3中描述的那些相同的過程使用判定電路410和掩蔽電路411執(zhí)行正常操作和掃描檢測。
另外，不管掃描允許端102的信號值改變成什么，在判定電路410已經(jīng)確定模式為正常操作模式之后都不能執(zhí)行掃描移位操作，這是因為與上面所述的相同的理由。
通過利用該事實，通過在判定電路410已完成判定階段之后使用掃描允許信號作為正常數(shù)據(jù)輸入IN4，半導體集成電路400減少端子的數(shù)量。
類似于上面的描述，在判定電路410已經(jīng)確定操作為掃描檢測操作之后，通過利用判定電路410在已經(jīng)完成判定之后將判定結果保持在邏輯1的事實，該配置使用掃描允許信號作為多路復用器412的選擇信號。
從而，半導體集成電路400防止掃描FF 406的復位輸入當執(zhí)行掃描檢測時被內部電路401不經(jīng)意地復位，并減少掃描模式端子。
此外，半導體集成電路400利用使兩輸入OR門413接收多路復用器412的輸出和正常數(shù)據(jù)輸入IN1，并輸出OR邏輯的結果作為掃描FF 402的輸入的配置。
作為結果，例如，當從串行通信的輸入數(shù)據(jù)端輸入正常數(shù)據(jù)輸入IN1時，在已經(jīng)執(zhí)行掃描檢測之后，兩輸入OR門413的輸出固定在邏輯1。
因此，半導體集成電路400可以通過執(zhí)行掃描FF的掃描檢測而禁止作為未經(jīng)授權的正常操作的串行通信。
另外，如上所述的，半導體集成電路400在判定電路410已經(jīng)確定模式為正常操作模式之后禁止在自身中的掃描移位操作。
這樣，該配置不需要替換掃描FF 402～404和FF 407～409，掃描FF 402～404和FF 407～409不需要在正常操作中用具有復位端的掃描FF來執(zhí)行復位操作，從而防止電路規(guī)模的擴大。
雖然已經(jīng)參考示例實施方案描述了本發(fā)明，但是應當明白發(fā)明不限于所公開的示例實施方案。隨附的權利要求書意欲根據(jù)最廣泛的解釋，以便包含所有這種修改以及等價的結構和功能。
權利要求
1.一種半導體集成電路，其具有使用掃描電路操作內部邏輯電路的正常操作模式以及使用掃描電路檢測內部邏輯電路的掃描檢測模式，包括模式判定電路，其接收用于控制正常操作模式的數(shù)據(jù)和掃描檢測模式的數(shù)據(jù)中的哪一個應當被輸入到掃描電路的信號，并且依據(jù)接收的信號發(fā)送對應于正常操作模式或掃描檢測模式的判定信號；以及掩蔽電路，其通過執(zhí)行與在模式判定電路中接收的信號相同的信號與所述判定信號的邏輯操作來控制判定信號到掃描電路中的輸入，其中模式判定電路輸出判定信號而即使模式判定電路中接收的信號的邏輯電平被改變也不改變判定。
2.根據(jù)權利要求1的半導體集成電路，其中掃描檢測模式使用構成掃描電路的掃描觸發(fā)器來執(zhí)行內部邏輯電路的掃描檢測。
3.根據(jù)權利要求1或2的半導體集成電路，其中僅當接收到用于將掃描電路復位的復位信號時，模式判定電路改變判定信號。
4.根據(jù)權利要求1或2的半導體集成電路，其中掩蔽電路的邏輯操作是AND邏輯操作。
5.根據(jù)權利要求1或2的半導體集成電路，還包括連接到內部邏輯電路的存儲單元、以及用于根據(jù)判定信號禁止對存儲單元訪問的訪問控制單元。
6.根據(jù)權利要求5的半導體集成電路，其中在掃描檢測模式期間禁止對存儲單元的訪問。
7.根據(jù)權利要求1或2的半導體集成電路，其中根據(jù)判定信號而將所述信號用作正常操作模式中的輸入信號。
全文摘要
一種半導體集成電路，包括檢測模式判定電路，當從復位狀態(tài)輸入時鐘以及通過使用用于掃描檢測的掃描允許信號來起動操作時，其判斷正常操作模式或檢測模式，并且保持判定結果，直到判定結果被復位；掃描允許掩蔽電路，其根據(jù)判定結果信號禁止掃描允許信號發(fā)送到內部掃描電路；以及訪問控制單元，其根據(jù)從檢測模式判定電路輸出的判定結果信號禁止對內部存儲單元的訪問。此外，半導體集成電路具有公共使用掃描允許信號和正常操作輸入信號的配置。
文檔編號G06F11/22GK101093243SQ200710111909
公開日2007年12月26日 申請日期2007年6月20日 優(yōu)先權日2006年6月20日
發(fā)明者山崎竜彥 申請人:佳能株式會社