專利名稱：3780點離散傅利葉變換處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種離散傅利葉變換(Discrete Fourier Transform，DFT)處理器，尤其涉及一種用于數(shù)字電視地面廣播系統(tǒng)的3780點DFT處理器。

背景技術(shù)：
在近期中國公布的數(shù)字電視地面廣播系統(tǒng)的標準中，采用了一種可應(yīng)用于正交頻分復(fù)用(OFDM)調(diào)制方式和解調(diào)方式的3780點DFT處理器，參閱文獻[1]中華人民共和國國家標準GB 20600-2006“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”，2006年8月。大點數(shù)(如3780點)的DFT處理器容易出現(xiàn)如計算復(fù)雜、功耗大等實現(xiàn)方面的問題，其中在功耗大方面，大點數(shù)DFT處理器一般會占用整個系統(tǒng)的大部分功耗。因此，大點數(shù)DFT處理器的有效實現(xiàn)方式對系統(tǒng)的開發(fā)顯得比較重要。
很明顯地，合成數(shù)3780不是2的整數(shù)次冪，但卻是兩個或者多個整數(shù)的乘積。這樣，在減少DFT處理器操作數(shù)量方面，分解算法是一種有效的方式。例如如果N(點數(shù))＝RQ，那么一個N點DFT處理器可以表示為R個Q點DFT處理器的合成或者是Q個R點DFT處理器的合成，這種分解的實現(xiàn)方式可以有效減少處理器的運算量。如果N有多個因數(shù)(N＝3780屬于此種)，則該N點DFT處理器可以由N的每一因數(shù)點的DFT處理器級聯(lián)實現(xiàn)。與基于N是2的整數(shù)次冪的算法相比，采用分解算法的N點DFT處理器需要較為復(fù)雜的下標映射處理。盡管如此，如果分解的因數(shù)兩兩互質(zhì)，素因子算法(prime factor algorithm，PFA)可用來減少DFT處理器所需的乘法操作。
將合成數(shù)3780分解成較小的整數(shù)的方式有很多，圖1就是現(xiàn)有的一種3780點DFT處理器分解成較小整數(shù)點DFT處理器的結(jié)構(gòu)框圖。圖1所示的3780點DFT處理器可參閱文獻[2]中國專利第01140060.9號，公告日2003年8月13日和[3]“Z.-X.Yang，Y.-P.Hu，C.-Y.Pan，and L.Yang，“Design of a 3780-pointIFFT processor for TDS-OFDM，”IEEE Trans.Broadcasting，vol.48，no.1，pp.57-61，March 2002.”。該3780點DFT首先被分解成63點DFT 1’和60點DFT 2’，其中63點DFT 1’進一步被分解成7點DFT和9點DFT，由于7和9互質(zhì)，可以采用PFA進行下標映射處理。同樣地，60點DFT 2’可被分解成4點和15點DFT 3’，且由于4和15互質(zhì)，亦可采用PFA進行下標映射處理。15點DFT進一步分解成3點和5點DFT，因為3和5互質(zhì)，PFA再次用于下標映射處理。
小點數(shù)(3點、4點、5點、7點、9點)DFT處理器可采用維諾格拉傅利葉變換算法(Winograd Fourier transform algorithm，WFTA)實現(xiàn)，圖1中采用WFTA的DFT處理器均簡稱為“WFTA處理器”。WFTA由三部分組成，分別為前交織加法模塊、乘法模塊和后交織加法模塊。WFTA處理器實現(xiàn)時，首先進行所有的交織加法運算，然后進行所有的乘法運算，最后進行所有的后交織加法運算。采用WFTA可以將多個小點數(shù)DFT處理器嵌套在一起，從而減少所需乘法運算。
設(shè)定x＝[x(0)，x(1)，...，x(N-1)]T和X＝[X0)，X(1)，...，X(N-1)]T分別為N點DFT處理器的N維輸入列向量和N維輸出列向量，其中上角標T代表轉(zhuǎn)置。定義WM＝exp(-j2π/M)，M點DET處理器的變換矩陣表示如下 對于5點DFT處理器(N＝5)，WFTA的數(shù)學(xué)表達式是 X＝WNx＝CBAx(1) 其中用于對輸入信號進行加法運算(對應(yīng)前交織加法模塊)；B是一個對角陣，對應(yīng)于乘法運算模塊，該對角陣上的元素為[1，0.5(cos(2θ)+cos(θ))-1，0.5(cos(2θ)-cos(θ))，sin(2θ)-sin(θ)，sin(2θ)-sin(θ)，sin(θ)]，這里θ＝2π/5；對應(yīng)于后交織加法運算模塊。當(dāng)然地，上述針對5點DFT處理器的WFTA也可以擴展應(yīng)用到其他奇質(zhì)數(shù)點的DFT處理器。
圖1描述的3780點DFT處理器的實現(xiàn)方式具有一些優(yōu)點，例如利用PFA將一維DFT轉(zhuǎn)化為多維DFT，每一維的變換彼此獨立互不影響；該DFT處理器未采用基結(jié)構(gòu)(如基3、基2等)的快速傅利葉變換(fast Fourier transforms，F(xiàn)FT)，采用的是小點數(shù)高效率的WFTA，所以在不同維的變換過程中不涉及與旋轉(zhuǎn)因子相乘的問題，從而減少了運算量。而為此付出的代價是較高的硬件實現(xiàn)不一致性。當(dāng)對圖1所示的3780點DFT處理器進行硬件實現(xiàn)時，需要將3780點處理過程分解為5個不同的子模塊(9點、7點、5點、4點以及3點)進行，且該5個子模塊實現(xiàn)電路是完全不同的。因此，就硬件實現(xiàn)有效性來講，這種方式雖然是可行的，但卻不是最優(yōu)化的方法。此外，上述文獻[2]描述的3780點DFT處理器未考慮到輸入信號類型的多樣性。比如，在中國公布的數(shù)字電視地面廣播系統(tǒng)中的接收端，3780點DFT處理器的輸入向量不僅包括長度為3780的OFDM數(shù)據(jù)向量，也可包括信道脈沖響應(yīng)(channel impulse response，CIR)向量。數(shù)據(jù)向量的每一元素在某一范圍內(nèi)任意取值，但CIR向量卻有許多元素是零。在這種情況下，可以簡化輸入向量為CIR向量的DFT處理過程以達到節(jié)省系統(tǒng)功耗的目的。但現(xiàn)有文獻中揭示的3780點DFT處理器未考慮到CIR輸入向量的特性。因此，需要提供一種新的3780點DFT處理器，以充分考慮所需變換信息類型的多樣性。


發(fā)明內(nèi)容
有鑒于此，本發(fā)明要解決的技術(shù)問題是提供一種能降低運算量并節(jié)約功耗的3780點DFT處理器。
為解決上述技術(shù)問題，本發(fā)明提供了一種新的3780點DFT處理器。該3780點DFT處理器具有下述兩種結(jié)構(gòu)之一，第一種結(jié)構(gòu)依次包括140個27點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、27個140點DFT處理器；第二種結(jié)構(gòu)依次包括27個140點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、140個27點DFT處理器。
對于包含信道脈沖響應(yīng)(CIR)向量的輸入信息，該3780點DFT處理器結(jié)構(gòu)是第一種結(jié)構(gòu)，其還包括對140個27點DFT處理器利用修剪算法處理，通過修剪算法對與CIR向量中的零元素有關(guān)的運算進行修剪，去除冗余的操作。
相較現(xiàn)有技術(shù)，本發(fā)明提供的3780點DFT處理器通過級聯(lián)的140個27點DFT處理器和27個140點DFT處理器實現(xiàn)，有效減少了實現(xiàn)過程中的乘法操作數(shù)量，有效減低了系統(tǒng)的功耗；根據(jù)CIR向量的固有特性，通過修剪算法，進一步減少了處理器的乘法和加法運算量。



圖1是現(xiàn)有3780點DFT處理器的結(jié)構(gòu)框圖。
圖2是數(shù)字電視地面廣播系統(tǒng)接收端涉及3780點DFT處理的流程圖。
圖3是本發(fā)明3780點DFT處理器實施例1的結(jié)構(gòu)框圖。
圖4是本發(fā)明3780點DFT處理器實施例2的結(jié)構(gòu)框圖。
圖5a是基3-27點FFT處理器的結(jié)構(gòu)框圖。
圖5b是用于基3-27點FFT處理器的兩輸入三輸出的基3蝶形圖。
圖6是140點WFTA處理器的結(jié)構(gòu)框圖。
圖7是圖3所示3780點DFT處理器的具體操作示意圖。
圖8是圖4所示3780點DFT處理器的具體操作示意圖。
圖9是圖5a所示基3-27點FFT處理器被修剪后的結(jié)構(gòu)框圖。

具體實施例方式 以下結(jié)合附圖對本發(fā)明提供的3780點DFT處理器的實施例進行描述，以期進一步理解本發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點。
在描述本發(fā)明提供的3780點DFT處理器之前，首先對中國公布的數(shù)字電視地面廣播系統(tǒng)標準中所使用的3780點DFT處理器所需具備的條件作說明。圖2為所述系統(tǒng)接收端使用3780點DFT處理器對輸入信號進行處理的流程圖，其中輸入信號由一系列連續(xù)的信號幀組成。每一信號幀具有固定數(shù)目的信號樣點且由兩部分組成。信號幀的第一部分是幀同步，它由用于進行接收機同步和信道估計的偽噪聲(pseudo noise，PN)序列循環(huán)擴展而成；信號幀的第二部分是幀體，其由長度為3780的數(shù)據(jù)向量構(gòu)成。在接收第k個信號幀后，利用幀同步內(nèi)的PN序列計算獲得對應(yīng)信號幀的CIR向量hk＝[hk(0)，hk(1)，...，hk(N-1)]T。設(shè)定xk＝[xk(0)，xk(1)，...，xk(N-1)]T為接收到的第k個信號幀的數(shù)據(jù)向量(即第k個信號幀的幀體)。所述數(shù)據(jù)向量和CIR向量輸入對應(yīng)的3780點DFT處理器內(nèi)，處理過程如下 Xk＝DFT(xk)＝WNxk(2) Hk＝DFT(hk)＝WNhk(3) 其中Xk＝[Xk(0)，Xk(1)，...，Xk(N-1)]T，Hk＝[Hk(0)，Hk(1)，...，Hk(N-1)]T。變換后的信號輸入至頻域均衡器1內(nèi)，對接收信號進行均衡補償，輸出補償后的信號Yk＝[Yk(0)，Yk(1)，...，Yk(N-1)]T，其中 n＝0，1，...，N-1(4) 設(shè)定Ns為在多徑衰落信道環(huán)境下的最大多徑延遲擴散，它以信號采樣間隔為單位。在中國公布的數(shù)字電視地面廣播系統(tǒng)標準的接收端內(nèi)，Ns大小受制于每一信號幀內(nèi)的PN序列長度。從文獻[1]中可知，一般Ns＜512。設(shè)定兩正整數(shù)Lp和Ln，且滿足如下條件Lp+Ln≤Ns，結(jié)合文獻[4]“中國專利申請第200410003480.3號，
公開日是2005年10月5日”中揭示的內(nèi)容可知，CIR向量hk具有如下兩特性A和B 特性Ahk中hk(Lp)到hk(N-Ln-1)為零，也就是說，對于m＝0，1，...，N-Lp-Ln-1，hk(Lp+m)＝0。
特性B[hk(0)，hk(1)，...，hk(Lp-1)]和[hk(N-Ln)，hk(N-Ln+1)，...，hk(N-1)]中的大部分也是零元素。
CIR向量是系統(tǒng)接收端的兩3780點DFT處理器其中之一的輸入向量，由于CIR向量具有上述特性A和B，所以本發(fā)明針對CIR向量的上述固有特征提出了一種新的3780點DFT處理器，可以有效減少實現(xiàn)過程中的運算量，降低系統(tǒng)功耗，具體描述如后敘模式I、II。
與文獻[2]中提到的60×63(或者63×60)分解方式不同的是，本發(fā)明提供的3780點DFT處理器將合成數(shù)3780分解為因數(shù)27和140。本發(fā)明的3780點DFT處理器2124、2421由級聯(lián)的140個27點DFT處理器21(表示140個并行的27點DFT處理器)和27個140點DFT處理器24(表示27個并行的140點DFT處理器)來實現(xiàn)。根據(jù)140個27點DFT處理器21和27個140點DFT處理器24的先后次序不同，本發(fā)明提供的3780點DFT處理器具有圖3和圖4所示的兩種實施例。本發(fā)明中涉及的27點DFT處理器采用了基3-快速傅利葉變換(fast Fourier transform，F(xiàn)FT)算法，所以在圖中和后續(xù)描述中均稱為基3-27點FFT處理器。本發(fā)明涉及的140點DFT處理器采用WFTA實現(xiàn)，所以在圖中和后續(xù)描述中稱為“WFTA處理器”。請參閱圖3，實例1中的3780點DFT處理器2124依次包括140個基3-27點FFT處理器21、復(fù)數(shù)乘法器22、下標映射處理器23、27個140點WFTA處理器24。請參閱圖4，實例2中的3780點DFT處理器2421依次包括27個140點WFTA處理器24、復(fù)數(shù)乘法器22、下標映射處理器23、140個基3-27點FFT處理器21。
需要說明的是，本發(fā)明涉及的27點DFT處理器可以采用任何形式的基3-FFT算法，但本發(fā)明實施例中采用的是文獻[5]“Y.Suzuki，T.Sone，and K.Kido，“A new FFT algorithm of radix 3，6，and 12，”IEEE Trans.Acoust.，Speech，SignalProcessing，vol.ASSP-34，no.2，pp.380-383，April 1986.”提到的基3-FFT算法，如圖5a所示，這是因為該基3-FFT算法是在常規(guī)的(1，j)復(fù)平面上進行的，且所需加法和乘法操作比其他形式的算法要少。假定輸入向量是x，輸出向量是X，基3-N點FFT算法的數(shù)學(xué)表達式為 其中W＝exp(j2π/N)，l＝0，1，...，N-1。定義公式(5)可表述為 X(m)＝A(m)+B(m)Wm+C(m)Wm (6) X(m+N/3)＝A(m)+B(m)Wmμ*+C(m)Wmμ (7) X(m+2N/3)＝A(m)+B(m)Wmμ+C(m)Wmμ*(8) 其中上角標*表示復(fù)數(shù)共軛，m＝0，1，...，N/3-1。根據(jù)上述算法，對應(yīng)m的每一個值，均形成如圖5b所示的兩輸入和三輸出的基3蝶形圖。由此可知，對于采用基3-FFT算法的N點DFT處理器來說，實現(xiàn)過程需要的實數(shù)乘法操作和實數(shù)加法操作分別為由此，對于基3-27點FFT處理器(N＝27)來說，實現(xiàn)過程則需要164個實數(shù)乘法操作和380個實數(shù)加法操作。
本發(fā)明實施例中140點DFT處理器采用的是WFTA。如前所述，一個N點DFT處理器可以由級聯(lián)的幾個小點數(shù)DFT處理器來實現(xiàn)，事實上，N點DFT可以由幾個小點數(shù)DFT的克羅內(nèi)克爾積(Kronecker product)表示，例如若N有因數(shù)N1、N2和N3，N點DFT的矩陣WN可以分解為 其中WN1、WN2、WN3分別是N1、N2、N3點DFT矩陣，表示克羅內(nèi)克爾積算子。如前述公式(1)所示，小點數(shù)DFT可分解為CBA，分解后的三個小點數(shù)DFT處理器的矩陣表示如下 將公式(10)代入公式(9)，N點DFT矩陣WN可以表示為 WN＝(C1B1A1)(C2B2A2)(C3B3A3) =(C1C2C3)(B1B2B3)(A1A2A3)(11) 觀察公式(10)和(11)可知，大點數(shù)DFT處理器的算法和小點數(shù)DFT處理器的算法具有相同的形式即X＝CBAx(A＝A1A2A3、B＝B1B2B3、C＝C1C2C3)；也就是說，采用嵌套的方式，可以將處理器所有的乘法操作并入算法的內(nèi)部。所述并入處理過程是首先進行處理器所有模塊的前交織加法運算，然后執(zhí)行乘法操作，最后進行后交織加法運算。以140點WFTA處理器(N＝140)為例，參閱圖6，N＝140，其具有因數(shù)N1＝4、N2＝5、N3＝7。該140點WFTA處理器包括一個前交織加法單元31、一個乘法單元32和一個后交織加法單元33。其中前交織加法單元3l僅進行7點和5點DFT處理器的前交織加法運算；而后交織加法單元33進行5點、7點和4點DFT處理器的后交織加法運算。假定復(fù)數(shù)的乘法操作需要通過3個實數(shù)乘法操作和3個實數(shù)加法操作實現(xiàn)，那么140點WFTA處理器的實數(shù)乘法操作和實數(shù)加法操作分別為424和3224，如文獻[6]“C.S.Burrus，“Efficient Fourier transform and convolution algorithms，”in Advanced Topics in Signal Processing，J.S.Lim and A.V.Oppenheim，Eds.，Prentice Hall，Englewood Cliffs，NJ，1988.”所示。
基于N＝RQ，由Q個R點DFT和R個Q點DFT級聯(lián)實現(xiàn)的N點DFT在數(shù)學(xué)上可表示為 這里，

表示R點DFT；WNm2n1表示旋轉(zhuǎn)因子復(fù)數(shù)乘法器(旋轉(zhuǎn)乘法器)；

表示Q點DFT處理器；其中m1＝0，1，...，Q-1，m2＝0，1，...，R-1。
分析公式(12)可知，N點DFT處理器的旋轉(zhuǎn)乘法器，用于對R點DFT處理器的輸出信號進行旋轉(zhuǎn)操作。本發(fā)明提供的3780點DFT處理器兩實施例的具體實現(xiàn)過程如圖7和圖8所示。圖7對應(yīng)本發(fā)明實施例1(R＝27，Q＝140)；圖8對應(yīng)本發(fā)明的實施例2(Q＝27，R＝140)。除去可忽略不計的乘法操作(如乘以1或者-1，總計175個)，假定每個復(fù)數(shù)乘法操作需要3次實數(shù)乘法操作和3次實數(shù)加法操作來實現(xiàn)，本發(fā)明的3780點DFT處理器的旋轉(zhuǎn)乘法器需要10815次實數(shù)乘法/加法操作來實現(xiàn)(見表1)。
表1 3780點DFT處理器所需操作操作數(shù) 如表1所示，本發(fā)明3780點DFT處理器的實現(xiàn)需要總計45223次實數(shù)乘法操作和151063實數(shù)加法操作，與文獻[3]公布的數(shù)據(jù)相比，節(jié)省了11％實數(shù)乘法操作，增加了8％的實數(shù)加法操作。由于乘法操作比加法操作的硬件實現(xiàn)復(fù)雜度高，功率消耗也大，所以本發(fā)明提出的3780點DFT處理器相較現(xiàn)有技術(shù)更易于硬件實現(xiàn)。
進一步地，如果本發(fā)明提出的3780點DFT處理器的輸入向量是CIR向量hk，那么本發(fā)明的優(yōu)點將更加明顯，以下針對對應(yīng)本發(fā)明3780點DFT處理器的兩種實施例的實現(xiàn)模式I、II進行進一步的分析描述。
模式IR＝27，Q＝140 在模式I中，先執(zhí)行所有的140個27點基3-FFT處理器。前面已經(jīng)對CIR向量hk的固有特性A、B進行了介紹，根據(jù)特性A可知，CIR向量hk中只有前Lp和后Ln個元素是非零元素，其他都是零元素。如前所述，Ln+Ln≤Ns＜512，且hk的第一元素hk(0)與主信道路徑對應(yīng)，因此，在實際應(yīng)用中可結(jié)合合理假設(shè)Lp≤420和Ln≤140。由此可見，CIR向量具有很多零元素。在這種情況下，基3-27點FFT處理器中的許多操作是冗余的，而且這些冗余的操作可以很容易采用修剪算法(pruning algorithms)去除。
結(jié)合公式(12)，具體地說，CIR輸入向量的前420個元素對應(yīng)n2＝0，1，2和n1＝0，1，...，139，最后140個元素對應(yīng)n2＝26，n1＝0，1，...，139。從圖7可知，140個中每一個27點處理器的輸入向量只有前3個元素和最后一個元素是非零元素。有鑒于此，采用修剪算法后，圖5可以由修剪后的圖9表示，圖9所示的基3-27點FFT處理器的實現(xiàn)過程僅需要88個實數(shù)乘法操作和164個實數(shù)加法操作。
進一步地，根據(jù)CIR向量的特性B，圖9所示的4個輸入數(shù)據(jù)也可能為零元素，因此，圖9所示的實現(xiàn)過程還可以進一步修剪。在極端情況下，即4個輸入數(shù)據(jù)均是零元素，那么所述基3-27點FFT處理器將終止其所有操作，且隨后的如圖7中所示旋轉(zhuǎn)乘法器的旋轉(zhuǎn)操作也變得多余。
根據(jù)CIR輸入向量的固有特性采用修剪算法具體可減少的操作數(shù)量由其所處的信道條件而定。在數(shù)字電視地面廣播系統(tǒng)中，可以可靠假定最多30條有效收發(fā)路徑，也就是說，3780點DFT處理器的輸入信息最多有30個非零元素，結(jié)果是圖7所示的140個基3-27點FFT處理器中至少有110個基3 -27點FFT處理器的操作是冗余的，可以整個被去掉。
以下是對本發(fā)明處理器在節(jié)省操作數(shù)量方面所作的一個保守估計。假定只有15個27點FFT處理器具有非零輸入向量，且每一27點FFT處理器具有2個非零輸入值。進一步假定每一27點DFT處理器進行的操作是圖9所示修剪后處理器的一半，這是因為如果非零輸入值從2個變到4個，可以進一步采用修剪算法來簡化操作。在上述假定條件下，本發(fā)明3780點DFT處理器實施例1總共需要13267個實數(shù)乘法操作和89437個實數(shù)加法操作，如表2所示。也就是說，如果輸入信號是CIR向量，通過采用修剪算法，可以節(jié)省71％的實數(shù)乘法操作和41％的加法操作。
表2 部分輸入為非零元素的3780點DFT處理器所需操作數(shù) 模式IIR＝140，Q＝27 在模式II下，首先執(zhí)行140點WFTA處理器。從圖6可知，140點WFTA處理器執(zhí)行的第一階段是進行前交織加法運算，該處理采用不規(guī)則結(jié)構(gòu)，所以一般不能采用修剪算法。當(dāng)然，業(yè)界的普通技術(shù)人員可以采用其他眾所周知可以減少操作數(shù)量的方法，如文獻[7]“H.V.Sorensen and C.S.Burrus，“Efficientcomputation of the DFT with only a subset of input or output points”IEEE Trans.Signal Processing.，vol.41，no.3，pp.1184-1200，March 1993.”揭示的變換分解法。
可以理解的是，上述描述僅是對本發(fā)明具體實施例的具體描述，并非對本發(fā)明的任何限定。對本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，而所有這些改變或替換都應(yīng)屬于本發(fā)明所附的權(quán)利要求書的保護范圍。
權(quán)利要求
1.一種3780點離散傅利葉變換(DFT)處理器，其特征在于，該3780點DFT處理器具有下述兩種結(jié)構(gòu)之一，第一種結(jié)構(gòu)依次包括140個27點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、27個140點DFT處理器；第二結(jié)構(gòu)依次包括27個140點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、140個27點DFT處理器。
2.如權(quán)利要求1所述的3780點DFT處理器，其特征在于所述每一27點DFT處理器是采用基3-快速傅利葉變換算法(FFT)的基3-27點FFT處理器。
3.如權(quán)利要求2所述的3780點DFT處理器，其特征在于所述基3-27點FFT處理器采用的是兩輸入三輸出的蝶形算法。
4.如權(quán)利要求1所述的3780點DFT處理器，其特征在于所述140點DFT處理器是采用維諾格拉傅利葉變換算法(WFTA)的140點WFTA處理器。
5.如權(quán)利要求4所述的3780點DFT處理器，其特征在于所述140點WFTA處理器分解為4點、5點、7點WFTA處理器。
6.如權(quán)利要求5所述的3780點DFT處理器，其特征在于所述140點WFTA處理器包括前交織加法單元、乘法單元和后交織加法單元，其中前交織加法單元進行7點和5點WFTA處理器的前交織加法運算，而后交織加法單元進行4點、5點、7點WFTA處理器的后交織加法運算。
7.如權(quán)利要求1所述的3780點DFT處理器，其特征在于所述復(fù)數(shù)乘法器是包含旋轉(zhuǎn)因子的旋轉(zhuǎn)乘法器，其用于對140個27點DFT處理器或者27個140點DFT處理器的輸出信號進行旋轉(zhuǎn)操作。
8.如權(quán)利要求1所述的3780點DFT處理器，其特征在于該3780點DFT處理器結(jié)構(gòu)是第一種結(jié)構(gòu)，對于包括信道脈沖響應(yīng)向量的輸入信息，該3780點DFT處理器還包括對140個27點DFT處理器利用修剪算法進行處理。
全文摘要
本發(fā)明公開了一種新的3780點DFT處理器，涉及數(shù)字電視地面廣播系統(tǒng)。該3780點DFT處理器具有下述兩種結(jié)構(gòu)之一，第一種結(jié)構(gòu)依次包括140個27點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、27個140點DFT處理器；第二結(jié)構(gòu)依次包括27個140點DFT處理器、復(fù)數(shù)乘法器、下標映射處理器、140個27點DFT處理器。對于包含信道脈沖響應(yīng)(CIR)向量的輸入信息，具有第一種結(jié)構(gòu)的3780點DFT處理器還包括進行修剪算法，將處理器中與CIR向量中的零元素相關(guān)的冗余操作去除。相較現(xiàn)有技術(shù)，本發(fā)明提供的3780點DFT處理器有效減少了乘法操作數(shù)量，有效減低了系統(tǒng)功耗。根據(jù)CIR向量的固有特性，通過修剪算法，進一步減少了處理器的乘法和加法操作數(shù)量。
文檔編號G06F17/14GK101196873SQ20071015982
公開日2008年6月11日 申請日期2007年12月19日 優(yōu)先權(quán)日2007年12月19日
發(fā)明者王忠俊, 楊麗月, 鄢炎新, 庭裕晶, 冨沢方之 申請人:沖電氣(新加坡)技術(shù)中心