專利名稱：預(yù)飽和固定點(diǎn)乘法器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及數(shù)字電路的領(lǐng)域且更特定來說涉及一種預(yù)飽和固定點(diǎn)乘法
器°
背景技術(shù)：
固定點(diǎn)乘法是由數(shù)字計(jì)算電路(例如處理器)執(zhí)行的基本算術(shù)運(yùn)算。大多數(shù)處理 器指令集合架構(gòu)包括各種固定點(diǎn)乘法指令。固定點(diǎn)乘法的已知危險是在某些條件下(如 本文中更全面地說明)，乘積可超出可以可用位寬度表示的數(shù)值，此條件稱作溢出。 在此情形中，為避免所述乘積的嚴(yán)重誤表示，乘法指令將規(guī)定"飽和"輸出，其是可 用位字段中可表示的最大數(shù)值-實(shí)際上，是可能與實(shí)際乘積最接近的逼近。此指令稱作 飽和固定點(diǎn)乘法指令。所述指令通常為乘積規(guī)定位寬度，其是操作數(shù)的位寬度的兩倍。
整數(shù)及分?jǐn)?shù)值兩者可以固定點(diǎn)數(shù)字形式來表示，此取決于所使用的約定。通常，
所有現(xiàn)代處理器使用2的補(bǔ)數(shù)格式來以固定寬度的數(shù)字表示來表示正及負(fù)整數(shù)。2的 補(bǔ)數(shù)格式是常見的。在2的補(bǔ)數(shù)表示中，整數(shù)"帶有符號"。也就是說，可通過檢査 最高有效位(MSB)或"符號位"來確定整數(shù)是正還是負(fù)。另外，在2的補(bǔ)數(shù)表示中， 對帶符號整數(shù)的二進(jìn)制算術(shù)運(yùn)算得出正確的2的補(bǔ)數(shù)結(jié)果。
正的2的補(bǔ)數(shù)使用零符號位以簡單的二進(jìn)制形式表示。因此，可以2的補(bǔ)數(shù)格式 表示的最大正數(shù)是211—1-1，其中n是所述數(shù)字表示的位寬度。負(fù)的2的補(bǔ)數(shù)表示為當(dāng)加 到相同量值的正數(shù)時等于零的二進(jìn)制數(shù)。負(fù)的2的補(bǔ)數(shù)具有為1的符號位。由于負(fù)數(shù) 的2的補(bǔ)數(shù)表示可使用所述數(shù)字表示的所有n個位，因此可以2的補(bǔ)數(shù)格式表示的最 大負(fù)數(shù)是211—1，其在量值上比最大正2的補(bǔ)數(shù)大1。因此，舉例來說，32-位字段中可 表示的帶符號整數(shù)值的范圍是-231 (0x8000 0000)至1」+231-1 (0x7FFFFFFF)。
可通過逐位反轉(zhuǎn)所述數(shù)(得出1的補(bǔ)數(shù))并加1來形成任何2的補(bǔ)數(shù)的求反。因 此， 一種計(jì)算負(fù)數(shù)的2的補(bǔ)數(shù)表示的方式是反轉(zhuǎn)對應(yīng)正數(shù)的二進(jìn)制表示(其是所述正 數(shù)的1的補(bǔ)數(shù)形式)并加1。此求反算法的唯一例外是可表示的最大負(fù)數(shù)。對所述數(shù) 執(zhí)行2的補(bǔ)數(shù)求反產(chǎn)生相同的數(shù)，此是溢出錯誤。還應(yīng)注意，求反零的2的補(bǔ)數(shù)得出 零-反轉(zhuǎn)所有位得出全部為1，且加l得出零(當(dāng)舍棄進(jìn)位輸出時)。
可使用所謂的Q格式記法以固定寬度數(shù)字形式表示分?jǐn)?shù)值。在Qii.x格式記法中， 值的位解釋為 一個符號位、n個整數(shù)位及x個分?jǐn)?shù)位。用于數(shù)字信號處理的常見Q 格式是QO.x (或簡單的Q.x)，其指示存在一個符號位、無整數(shù)位及x個分?jǐn)?shù)位。在Q.31記法中，數(shù)將以32個位來表達(dá)且將具有從-l (0x8000 0000)到l-2—31 (ox7FFF FFFF)的范圍的值。
當(dāng)以Q格式使數(shù)相乘時，重要的是計(jì)及二進(jìn)制小數(shù)點(diǎn)。舉例來說，將Q.15乘Q.15 相乘將得出Q2.30的結(jié)果。然而，需要將值保持為Q.x格式。為應(yīng)對此情形，乘法運(yùn) 算包括乘以因數(shù)2的乘法(此等同于左移位運(yùn)算)以產(chǎn)生Q.31結(jié)果。將兩個n-位值乘 在一起將始終產(chǎn)生可以2n個位表示的值。在除最大負(fù)值的情形外的所有情形中，將此 乘積增加一倍將產(chǎn)生可以2n個位表示的值。2的補(bǔ)數(shù)中的最大負(fù)值是為1的符號位 (MSB)而所有其它位為零。將此值向左移位產(chǎn)生溢出。
實(shí)例是以下兩個16-位操作數(shù)的相乘以產(chǎn)生32-位乘積。所述操作數(shù)中的每一者均 為負(fù)(符號位為l)，而其乘積應(yīng)為正數(shù)。
0x8000 x 0x8000 = 0x4000 0000 乘法
0x4000 0000x0x2 = 0x8000 0000加倍(不正確的結(jié)果；應(yīng)為正) 0x8000 0000 - 1 = 0x7FFF FFFF 飽和結(jié)果(最大正值)
在此實(shí)例中，所述兩個操作數(shù)各自為可以2的補(bǔ)數(shù)格式以16位表示的最大負(fù)數(shù)。 其乘積應(yīng)得出大的正值。然而，加倍乘法指令的實(shí)際結(jié)果是最大負(fù)值。因此，必須從 此值中減去'l'以獲得0x7FFFFFFF的飽和值-符號位為零而其它位位置中全部為1。 常規(guī)飽和乘法器僅在執(zhí)行乘法之后檢測溢出條件，但然后必需采取措施以通過使 輸出飽和來校正溢出條件。在某些實(shí)施方案中，此可需要(例如)通過導(dǎo)致例外來使 處理器暫停。此有害地影響處理器性能并導(dǎo)致增加的功率消耗。即使溢出在硬體中達(dá) 到飽和，但在乘法完成之后如此做會有害地影響性能。

發(fā)明內(nèi)容
根據(jù)一個或一個以上實(shí)施例，預(yù)飽和乘法器在執(zhí)行任何乘法之前檢查乘法運(yùn)算的 操作數(shù)。如果所述操作數(shù)將導(dǎo)致需要飽和的溢出，那么所述乘法器輸出飽和值而不將 所述操作數(shù)相乘。
在一個實(shí)施例中，更改從所述操作數(shù)導(dǎo)出的參數(shù)，以便在對所述經(jīng)更改的參數(shù)執(zhí) 行乘法運(yùn)算時，所述乘法器產(chǎn)生飽和結(jié)果。此可包含更改布思再編碼位群組，以選擇 負(fù)零而不是零來作為部分乘積，并抑制將值1加到所述部分乘積(因此有效地減去值 1)。在另一實(shí)施例中，當(dāng)檢測到將導(dǎo)致溢出的操作數(shù)時，迫使所述乘法器的輸出變成 預(yù)定飽和值。
一個實(shí)施例涉及一種執(zhí)行固定點(diǎn)飽和乘法運(yùn)算的方法，對于所述運(yùn)算包含乘數(shù)及 被乘數(shù)的至少一組已知操作數(shù)將導(dǎo)致需要飽和的溢出。在執(zhí)行任何乘法運(yùn)算之前檢測 將導(dǎo)致溢出的操作數(shù)，且輸出飽和結(jié)果而不將所述操作數(shù)相乘。
另一實(shí)施例涉及包括乘法器電路的預(yù)飽和乘法器，所述乘法器電路操作以使兩個 包含乘數(shù)及被乘數(shù)的操作數(shù)相乘，并輸出其乘積。所述預(yù)飽和乘法器還包括溢出預(yù)檢
測電路，其操作以在所述乘法器電路中檢測將導(dǎo)致溢出的操作數(shù)。


圖1是根據(jù)一個實(shí)施例的預(yù)飽和乘法器的功能性方塊圖。 圖2是根據(jù)另一實(shí)施例的預(yù)飽和乘法器的功能性方塊圖。 圖3是執(zhí)行預(yù)飽和乘法運(yùn)算的方法的流程圖。
具體實(shí)施例方式
乘法器檢測乘法運(yùn)算的操作數(shù)，如果執(zhí)行所述乘法，那么所述操作數(shù)將導(dǎo)致溢出 條件。響應(yīng)于此檢測，所述乘法器輸出飽和值。在一個實(shí)施例中，所述乘法器通過以
以下方式更改操作數(shù)來輸出飽和值所述乘法運(yùn)算將產(chǎn)生作為乘積的飽和值。圖1描
繪根據(jù)此實(shí)施例的預(yù)飽和乘法器40。 GPR寄存器42包含乘數(shù)(MR)及被乘數(shù)(MD) 操作數(shù)。所述乘數(shù)輸入到布思再編碼器電路44。
布思再編碼(有時將其稱作經(jīng)修改的布思再編碼)是一種用于減少將要在執(zhí)行乘 法運(yùn)算中相加的部分乘積的數(shù)量的技術(shù)。不考慮所述乘數(shù)中的每一位且不產(chǎn)生包含被 乘數(shù)或零的對應(yīng)經(jīng)移位部分乘積，而是以群組形式考慮乘數(shù)位，并將包含所述被乘數(shù) 的+/-倍數(shù)的經(jīng)移位部分乘積相加。此技術(shù)減少將要相加的部分乘積的數(shù)量。舉例來說， 在基數(shù)-4布思再編碼中，將所述乘數(shù)位與先前群組的MSB —起考慮為兩個群組(其 中零被附加到第一群組)。然后根據(jù)下表、基于所述位群組的值產(chǎn)生部分乘積
位群組部分乘積
0000
0011 x被乘數(shù)
0101 x被乘數(shù)
0112x被乘數(shù)
100-2x被乘數(shù)
101-1 x被乘數(shù)
110-1 x被乘數(shù)
1110
表1:基數(shù)-4布思再編碼
對于所述乘數(shù)中的每一經(jīng)布思再編碼的位群組，所述被乘數(shù)乘以所指示的因素， 且將所得的部分乘積移位到所述乘數(shù)中的位群組的位置。然后，求和所述部分乘積以
得出乘積。當(dāng)將帶符號值相乘時，基數(shù)-4布思再編碼可將部分乘積的數(shù)量減少高達(dá)一 半。
在此實(shí)施方案中，布思再編碼器44的輸出經(jīng)由布思多路復(fù)用器48選擇華萊士 (Wallace)樹50 (或其它加法器)的部分乘積。布思多路復(fù)用器48從移位/反轉(zhuǎn)邏輯
49選擇經(jīng)適當(dāng)修改的被乘數(shù)，且每一多路復(fù)用器48對準(zhǔn)所述乘數(shù)中再編碼位群組的
位置。移位/反轉(zhuǎn)邏輯49如下產(chǎn)生表1中規(guī)定的經(jīng)修改被乘數(shù)
0將被乘數(shù)位全部取代為零；
Xl直接通過被乘數(shù)位；
X2將被乘數(shù)位向左移位一個位位置；及
求反對被乘數(shù)、經(jīng)移位的被乘數(shù)或零值執(zhí)行逐位反轉(zhuǎn)(l的補(bǔ)數(shù))。
應(yīng)注意，所述求反直到在LSB處將'1'加到華萊士樹50內(nèi)的部分乘積(用于求 反的每一2的補(bǔ)數(shù)法則l的補(bǔ)數(shù)+l)才完成。華萊士樹50將所述部分乘積相加，從 而輸出和及進(jìn)位，其在進(jìn)位傳遞加法器52中相加，且將所述乘積鎖存在54處。所屬 技術(shù)領(lǐng)域的技術(shù)人員將認(rèn)識到，可鎖存所述布思再編碼器的輸出及布思多路復(fù)用器48 的輸出(或所述被乘數(shù)值)以允許進(jìn)行管線操作。
溢出檢測電路56在每一乘法運(yùn)算的開始監(jiān)測乘數(shù)及被乘數(shù)，從而檢測將導(dǎo)致需 要飽和的溢出的操作數(shù)的值。當(dāng)檢測到即將來臨的溢出時，溢出檢測電路56向布思再 編碼器44發(fā)信號以便以以下方式更改乘數(shù)位的再編碼，且向華萊士樹50發(fā)信號以便 以以下方式更改部分乘積的總和所述乘法運(yùn)算將產(chǎn)生用于所述乘積的飽和值。此因 將導(dǎo)致溢出的操作數(shù)數(shù)量有限而可行，且預(yù)先知道這些操作數(shù)。
特定來說，在一個實(shí)施例中，僅乘數(shù)及被乘數(shù)兩者均包含最大負(fù)值的情形將導(dǎo)致 需要飽和的溢出。當(dāng)檢測到此條件時，溢出檢測電路56將信號引導(dǎo)到布思再編碼器 44以更改布思再編碼。相應(yīng)地，布思再編碼器44修改最低有效布思再編碼的位群組 (其具有000的值，通常將選擇零)以選擇負(fù)零。移位/反轉(zhuǎn)邏輯49提供零的1的補(bǔ) 數(shù)(即，全部為1)，且向華萊士樹50發(fā)信號以將加到所述部分乘積。另外， 溢出檢測電路56將抑制信號引導(dǎo)到華萊士樹50以抑制加上與0的求反相關(guān)聯(lián)的 (應(yīng)注意，在管線化實(shí)施方案中，所述"抑制+l"信號將被鎖存)。相應(yīng)地，加上零 的符號延伸的l的補(bǔ)數(shù)(OxFFFFFFFF)作為部分乘積，但不加對應(yīng)的'1'-以有效地 從所述結(jié)果中減去'1'。舉例來說
0x8000 x 0x8000 = 0x40000000 兩個最負(fù)值的乘法
0x40000000 x 0x2 = 0x80000000加倍
0x80000000+ OxFFFFFFFF=
0x7FFFFFFF 飽和結(jié)果(有效地減去'1')
此飽和結(jié)果由進(jìn)位傳遞加法器52輸出，且鎖存為54處的乘積。根據(jù)此實(shí)施例， 所述飽和乘法運(yùn)算的定時與不導(dǎo)致溢出且因此需要飽和的操作數(shù)的定時相同。特定來 說，無延遲被加到乘法器40的輸出。因此，此實(shí)施例可具有其中所述乘法運(yùn)算的定時 至關(guān)重要的特定適應(yīng)性，且可在乘法器40輸出處不容許額外的延遲。
圖2描繪預(yù)飽和乘法器40的另一實(shí)施例，其中對應(yīng)的組件相應(yīng)地進(jìn)行編號。在 此實(shí)施例中，溢出檢測電路56監(jiān)測乘數(shù)及被乘數(shù)，從而檢測將導(dǎo)致需要飽和的溢出的 己知操作數(shù)。當(dāng)檢測到這些操作數(shù)時，溢出檢測電路56輸出用飽和結(jié)果取代乘法器40乘積輸出的信號。舉例來說，溢出檢測電路56可輸出引導(dǎo)多路復(fù)用器60選擇代替 進(jìn)位傳遞加法器52的輸出的預(yù)定飽和輸出的多路復(fù)用器選擇信號。所述預(yù)定飽和輸出 可包含硬接線值(即，其中位位置連接到高或低電壓軌)，或另一選擇為，可包含存 儲位置(例如，寄存器)的輸出。在其中多個操作數(shù)可導(dǎo)致需要不同飽和值的溢出的 實(shí)施例中，溢出檢測電路56可輸出多位多路復(fù)用器選擇信號，其在多個預(yù)定飽和值與 加法器52的輸出之間進(jìn)行選擇?？稍诠芫€化實(shí)施方案中鎖存溢出檢測電路56輸出。
在此實(shí)施例中，可抑制乘法運(yùn)算(也就是說，可停用布思再編碼器44、邏輯塊 49、華萊士樹50、進(jìn)位傳遞加法器52及其它乘法器電路)以減小功率消耗。另一選 擇為，可允許操作數(shù)的乘法穿過乘法器40而繼續(xù)進(jìn)行，而僅舍棄結(jié)果，因?yàn)樘娲貙?飽和結(jié)果鎖存在54處。在此實(shí)施例中，將多路復(fù)用器60的延遲加到乘法器40所執(zhí)行 的每一乘法運(yùn)算，盡管可通過以下方式來減輕此延遲使用現(xiàn)存多路復(fù)用器的未使用 接腳、使用多路復(fù)用鎖存器或通過所屬技術(shù)領(lǐng)域中已知的其它技術(shù)。應(yīng)盡早確定溢出 條件，而選擇飽和值的決策并非關(guān)鍵途徑的一部分。
圖3描繪一種執(zhí)行固定點(diǎn)飽和乘法運(yùn)算的方法，對于所述運(yùn)算，至少一組已知操 作數(shù)將導(dǎo)致需要飽和的溢出。首先(即，在執(zhí)行任何乘法之前)，檢査操作數(shù)(方塊 70)。將操作數(shù)與將導(dǎo)致溢出的已知值相比較(方塊72)。舉例來說，在某些情形中， 如果兩個操作數(shù)均包含操作數(shù)位字段內(nèi)可表示的最大負(fù)值，那么將導(dǎo)致溢出。如果將 操作數(shù)相乘將不導(dǎo)致溢出(方塊72)，那么執(zhí)行所述乘法并輸出結(jié)果(方塊74)。如 果將操作數(shù)相乘將導(dǎo)致需要飽和的溢出(方塊72)，那么根據(jù)一個或一個以上實(shí)施例， 輸出所述飽和結(jié)果而不將原始操作數(shù)相乘(方塊76)。
在一個實(shí)施例中，此包含以以下方式更改從所述操作數(shù)產(chǎn)生的參數(shù)對經(jīng)更改的 參數(shù)執(zhí)行乘法運(yùn)算可產(chǎn)生作為所述乘法運(yùn)算的乘積的飽和值。在另一實(shí)施例中，輸出 所述飽和結(jié)果包含選擇預(yù)定的飽和值作為代替來自所述乘法運(yùn)算的乘積的輸出。
在兩個實(shí)施例(即，圖l及2中所描繪的實(shí)施例)中，較早地檢測到將導(dǎo)致溢出 的操作數(shù)，且乘法器40直接輸出飽和結(jié)果。此表示勝過常規(guī)方法的顯著性能改善及功 率節(jié)約，所述常規(guī)方法僅通過檢査乘積來檢測溢出且隨后用飽和值取代所述乘積。根 據(jù)本文所揭示一個或一個以上實(shí)施例，乘法器40尤其適用于高速處理器，及/或其中 低功率消耗是關(guān)鍵因素的處理器，例如，以電池供電的便攜式電子裝置。
盡管本文已根據(jù)本發(fā)明的特定特征、方面及實(shí)施例說明了本發(fā)明的概念，但將明 了的是，許多變化、修改及其它實(shí)施例也可歸屬于本教示的寬廣范圍內(nèi)。因此，應(yīng)在 所有方面將本發(fā)明實(shí)施例理解為說明性而非限制性，且歸屬于隨附權(quán)利要求書的含義 和等效范圍內(nèi)的所有改變均既定涵蓋在隨附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種執(zhí)行固定點(diǎn)飽和乘法運(yùn)算的方法，對于所述運(yùn)算，至少一組已知操作數(shù)將導(dǎo)致需要飽和的溢出，所述操作數(shù)包含乘數(shù)及被乘數(shù)，所述方法包含在執(zhí)行任何乘法運(yùn)算之前檢測將導(dǎo)致溢出的所述操作數(shù)；及輸出飽和結(jié)果而不將所述操作數(shù)相乘。
2、 如權(quán)利要求1所述的方法，其中將導(dǎo)致溢出的所述操作數(shù)是所述操作數(shù)位字 段中可表示的最大負(fù)數(shù)。
3、 如權(quán)利要求1所述的方法，其進(jìn)一步包含調(diào)整從所述操作數(shù)導(dǎo)出的一個或一個以上參數(shù)以使得乘法運(yùn)算將產(chǎn)生所述飽和 結(jié)果；及用所述經(jīng)調(diào)整的參數(shù)執(zhí)行乘法運(yùn)算。
4、 如權(quán)利要求3所述的方法，其中調(diào)整從所述操作數(shù)導(dǎo)出的一個或一個以上參 數(shù)包含更改從所述乘數(shù)導(dǎo)出的一個或一個以上經(jīng)布思再編碼的位群組。
5、 如權(quán)利要求4所述的方法，其中更改經(jīng)布思再編碼的位群組包含將對經(jīng)布思 再編碼的位群組的選擇從零改變到負(fù)零及抑制將值1加到從所述被乘數(shù)導(dǎo)出的部分乘 積。
6、 如權(quán)利要求3所述的方法，其中調(diào)整從所述操作數(shù)導(dǎo)出的一個或一個以上參 數(shù)包含將值負(fù)1加到從所述操作數(shù)導(dǎo)出的部分乘積。
7、 如權(quán)利要求1所述的方法，其中輸出所述飽和結(jié)果包含不管所述乘法運(yùn)算的 所述乘積如何而迫使所述乘法運(yùn)算的輸出變成飽和結(jié)果。
8、 如權(quán)利要求7所述的方法，其中迫使乘法運(yùn)算的所述輸出變成飽和結(jié)果包含 響應(yīng)于檢測到將導(dǎo)致溢出的所述操作數(shù)而在所述乘法運(yùn)算輸出與所述飽和結(jié)果之間進(jìn) 行選擇。
9、 一種預(yù)飽和乘法器，其包含乘法器電路，其操作以使包含乘數(shù)及被乘數(shù)的兩個操作數(shù)相乘，并輸出其乘積；及溢出預(yù)檢測電路，其操作以在所述乘法器電路中檢測將導(dǎo)致溢出的操作數(shù)。
10、 如權(quán)利要求9所述的乘法器，其中所述溢出預(yù)檢測電路檢測所述操作數(shù)位字 段中可表示的最大負(fù)值。
11、 如權(quán)利要求9所述的乘法器，其中所述乘法器電路包含布思再編碼器，其操 作以將所述乘數(shù)再編碼成位群組，每一位群組將所述被乘數(shù)的正或負(fù)倍數(shù)選擇為部分 乘積，所述布思再編碼器進(jìn)一步操作以響應(yīng)于所述溢出預(yù)檢測電路而更改一個或一個 以上位群組以在所述乘法器中產(chǎn)生飽和結(jié)果。
12、 如權(quán)利要求11所述的乘法器，其中所述布思再編碼器操作以響應(yīng)于所述溢 出預(yù)檢測電路而迫使最低有效經(jīng)再編碼位群組選擇負(fù)零。
13、 如權(quán)利要求11所述的乘法器，其進(jìn)一步包含并行加法器，其操作以將所述 部分乘積相加并為通過所述經(jīng)布思再編碼的位群組所選擇的負(fù)部分乘積加上值1，所 述并行加法器進(jìn)一步操作以響應(yīng)于所述溢出預(yù)檢測電路而抑制為負(fù)零加上值l。
14、 如權(quán)利要求9所述的乘法器，其中所述乘法器電路操作以響應(yīng)于所述溢出預(yù)檢測電路而從所述乘積中減去值1。
15、 如權(quán)利要求9所述的乘法器，其進(jìn)一步包含輸出選擇器，其操作以響應(yīng)于所 述溢出預(yù)檢測電路而輸出來自所述乘法器電路的所述乘積或預(yù)定飽和結(jié)果。
全文摘要
本發(fā)明揭示一種預(yù)飽和乘法器，其在執(zhí)行任何乘法之前檢查乘法運(yùn)算的操作數(shù)。如果所述操作數(shù)將導(dǎo)致需要飽和的溢出，那么所述乘法器輸出飽和值而不將所述原始操作數(shù)相乘。在一個實(shí)施例中，更改從所述操作數(shù)導(dǎo)出的參數(shù)，以便在對所述經(jīng)更改的參數(shù)執(zhí)行乘法運(yùn)算時，所述乘法器產(chǎn)生飽和結(jié)果。此可包含更改經(jīng)布思(Booth)再編碼的位群組，以選擇負(fù)零而不是零來作為部分乘積，并抑制將值1加到所述部分乘積(因此有效地減去值1)。在另一實(shí)施例中，當(dāng)檢測到將導(dǎo)致溢出的操作數(shù)時，迫使所述乘法器的輸出變成預(yù)定飽和值。
文檔編號G06F7/499GK101371221SQ200780002644
公開日2009年2月18日 申請日期2007年1月22日 優(yōu)先權(quán)日2006年1月20日
發(fā)明者肯尼思·艾倫·多克塞爾, 邦尼·科利特·塞克斯頓 申請人:高通股份有限公司