專利名稱：一種乒乓控制的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)緩存技術(shù)，尤其涉及一種兵乓控制的方法及裝置。
技術(shù)背景乒乓緩存(Ping Pong Buffer)機(jī)制是一種比較常用的增加數(shù)據(jù)帶寬的緩存 方式。可以用在任何一個需要讀操作和寫操作同時進(jìn)行的系統(tǒng)中，也是專用集 成電路(ASIC, Application Specific Integrated Circuit)設(shè)計中常用的方法，用于 對數(shù)據(jù)流進(jìn)行控制處理。參見圖1，是現(xiàn)有技術(shù)提供的乒乓控制的組成示意圖。乒乓控制的處理流程為輸入數(shù)據(jù)流通過"輸入數(shù)據(jù)流選擇單元"將數(shù)據(jù) 流等時分配到兩個數(shù)據(jù)緩沖區(qū)，在第一個緩沖周期，將輸入的數(shù)據(jù)流緩存到"數(shù) 據(jù)緩沖模塊0";在第二個緩沖周期，通過"輸入數(shù)據(jù)流選擇單元"的切換，將 輸入的數(shù)據(jù)流緩存到"數(shù)據(jù)緩沖模塊1",同時將"數(shù)據(jù)緩沖模塊0"緩存的第 一個周期數(shù)據(jù)通過"輸出數(shù)據(jù)流選擇單元"的選擇，送到"數(shù)據(jù)流運(yùn)算處理模 塊"進(jìn)行運(yùn)算處理；在第三個緩沖周期，通過"輸入lt據(jù)流選擇單元"的再次切 換，將輸入的數(shù)據(jù)流緩存到"數(shù)據(jù)緩沖模塊0",同時將"數(shù)據(jù)緩沖模塊1"緩 存的第二個周期的數(shù)據(jù)通過"輸出數(shù)據(jù)流選擇單元"切換，送到"數(shù)據(jù)流運(yùn)算 處理模塊"進(jìn)行運(yùn)算處理。如此循環(huán)?，F(xiàn)有技術(shù)提供的乒乓控制，比較常用的方法是使用兩個雙口隨機(jī)緩存器 (RAM, Random Access Memory)作為數(shù)據(jù)緩存區(qū)，每塊RAM的兩個端口分 別定義為讀出端口和寫入端口。并使用周期性翻轉(zhuǎn)信號作為兵乓控制信號，使 得在某一時刻，其中一個雙口 RAM的寫入端口^f皮打開，讀出端口關(guān)閉；同時， 另一個雙口 RAM的讀出端口^皮打開，寫入端口關(guān)閉，這樣無論何時讀、寫都不 會同時操作同一塊RAM,避免了讀寫沖突，而且對于讀寫電路來說兩塊RAM 使用同一套地址。發(fā)明人在實(shí)施本發(fā)明的過程中，發(fā)現(xiàn)上述現(xiàn)有的乒乓控制具有如下缺點(diǎn)現(xiàn)有技術(shù)中的乒乓控制信號是一個周期性定時翻轉(zhuǎn)信號，在外部設(shè)備向數(shù) 據(jù)緩存區(qū)寫入數(shù)據(jù)時，如果外部設(shè)備不能準(zhǔn)確知道乒乓控制信號的定時，那么 在寫數(shù)據(jù)過程中兵乓控制信號發(fā)生翻轉(zhuǎn)，數(shù)據(jù)會寫入兩個緩存器，導(dǎo)致數(shù)據(jù)寫入錯誤；且寫數(shù)據(jù)和讀數(shù)據(jù)具有相同的時間窗，不適用于寫數(shù)據(jù)的速度比讀數(shù) 據(jù)的慢的情況。發(fā)明內(nèi)容本發(fā)明實(shí)施例提供一種乒乓控制的方法及裝置，使用多個數(shù)據(jù)緩存單元來 實(shí)現(xiàn)交替的讀寫操作，可延長寫數(shù)據(jù)的時間窗。為解決的上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種實(shí)現(xiàn)兵乓操作的方法， 所述方法包4舌在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，依次對至少三個緩存單元進(jìn)行 寫數(shù)據(jù)，且對緩存單元的寫數(shù)據(jù)是在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下進(jìn)行；在 定時計數(shù)信號的控制下，按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)。相應(yīng)地，本發(fā)明實(shí)施例還才是供了一種兵乓控制的裝置，所述裝置包括緩存模塊，包括至少三個緩存單元；寫數(shù)據(jù)控制模塊，用于在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，依次對 所述至少三個緩存單元進(jìn)行寫數(shù)據(jù)，且對緩存單元的寫數(shù)據(jù)是在所述緩存單元 的非讀數(shù)據(jù)狀態(tài)下進(jìn)行；讀數(shù)據(jù)控制模塊，用于產(chǎn)生定時計數(shù)信號，并在所述定時計數(shù)信號的控制 下，按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)。實(shí)施本發(fā)明實(shí)施例^是供的兵乓控制的方法及裝置，具有以下有益效果由數(shù)據(jù)發(fā)送方控制緩存單元進(jìn)行寫操作切換，可避免在寫入同一幀數(shù)據(jù)的 過程中緩存單元發(fā)生切換，導(dǎo)致數(shù)據(jù)寫入錯誤的問題；且在數(shù)據(jù)緩存區(qū)中使用 多個緩存單元來實(shí)現(xiàn)交替的讀寫操作，可延長寫數(shù)據(jù)的時間窗。


圖l是現(xiàn)有技術(shù)提供的兵乓控制的組成示意圖；圖2是本發(fā)明實(shí)施例提供的兵乓控制的裝置的組成示意圖；圖3是如圖2所示裝置中寫數(shù)據(jù)控制模塊的組成示意圖；圖4是如圖2所示裝置中讀數(shù)據(jù)控制模塊的組成示意圖；圖5是本發(fā)明實(shí)施例提供的乒乓控制的方法的寫數(shù)據(jù)的流程示意圖；圖6是本發(fā)明實(shí)施例提供的兵乓控制的方法的讀數(shù)據(jù)的流程示意圖；圖7是本發(fā)明實(shí)施例提供的乒乓控制的裝置的電路結(jié)構(gòu)示意圖；圖8是本發(fā)明實(shí)施例提供的乒乓控制的裝置的寫控制電路的結(jié)構(gòu)示意圖；圖9是如圖7所示的乒乓控制的裝置的讀寫時間窗的示意圖。
具體實(shí)施方式
參見圖2，是本發(fā)明實(shí)施例提供的乒乓控制的裝置的組成示意圖； 所述兵乓控制的裝置主要包括寫數(shù)據(jù)控制模塊l，用于在寫控制信號的控制下，依次循環(huán)地對各個緩存單 元進(jìn)行寫數(shù)據(jù)，且對某一緩存單元的寫數(shù)據(jù)在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下 進(jìn)行；所述寫控制信號由數(shù)據(jù)發(fā)送方發(fā)出，表明所述數(shù)據(jù)發(fā)送方將要下發(fā)新一 幀數(shù)據(jù)；讀數(shù)據(jù)控制模塊3，用于產(chǎn)生定時計數(shù)信號，并在所述定時計數(shù)信號的控制 下，按周期依次對各個緩存單元進(jìn)行讀數(shù)據(jù)；緩存模塊2，包括至少三個緩存單元，以延長寫操作的時間窗；由于讀數(shù)據(jù)是在定時計數(shù)信號的控制下，定時地輪流從各個緩存單元讀出 數(shù)據(jù)，所以通過增加緩存單元的數(shù)目，可延長每個緩存單元處于非讀數(shù)據(jù)狀態(tài) 下的時間窗，即延長了寫數(shù)據(jù)的時間窗。釆用至少三個緩存單元，可使寫數(shù)據(jù) 時間窗大于或等于兩倍的讀數(shù)據(jù)時間窗，可解決寫速度小于讀速度的問題。參見圖3，是如圖2所示裝置中寫數(shù)據(jù)控制模塊的組成示意圖；所述寫數(shù)據(jù)控制模塊1包括信號處理單元11，用于接收到寫控制信號后，對寫緩存選擇信號的當(dāng)前值 進(jìn)行加1運(yùn)算，指示對下一個緩存單元進(jìn)行寫操作；所述信號處理單元內(nèi)設(shè)置 有計數(shù)器，用于對寫緩存選擇信號的當(dāng)前值進(jìn)行加1運(yùn)算；所述計數(shù)器計到n -l時，當(dāng)再次進(jìn)行加1運(yùn)算時返回0,依次循環(huán)；其中，n為所述緩存單元的 個數(shù)。所述計數(shù)器的位數(shù)至少為m位當(dāng)^g〗為整數(shù)時，m可以為^g〗；當(dāng) 為非整數(shù)時，m可以為^g2"取整數(shù)后再加1。寫緩存選擇單元12，用于根據(jù)寫緩存選擇信號的值選擇對應(yīng)的緩存單元進(jìn)行寫操作；例如，當(dāng)寫緩存選擇信號的值為0時，選擇緩存單元0進(jìn)行寫數(shù)據(jù) 操作；當(dāng)寫緩存選擇信號的值為1時，選擇緩存單元1進(jìn)行寫數(shù)據(jù)操作；依此 類推。參見圖4，是如圖2所示裝置中讀數(shù)據(jù)控制模塊3的組成示意圖； 所述讀數(shù)據(jù)控制模塊包括定時計數(shù)單元31,用于產(chǎn)生定時計數(shù)信號，所述定時計數(shù)信號按周期進(jìn)行 定時計數(shù)，指示需要進(jìn)行讀出的數(shù)據(jù)的幀號；當(dāng)達(dá)到定時時間時，所述定時計 數(shù)信號指向下一幀號。讀緩存選擇單元32，用于在定時計數(shù)信號發(fā)生跳變時，選擇幀號與定時計 數(shù)信號相符的數(shù)據(jù)進(jìn)行讀出；所述數(shù)據(jù)的幀號是在對緩存單元進(jìn)行寫操作時， 隨同數(shù)據(jù)一起寫入緩存單元，用于指示所述數(shù)據(jù)的讀出順序。參見圖5，是本發(fā)明實(shí)施例提供的乒乓控制的方法的寫數(shù)據(jù)的流程示意圖；在步驟S100,是否接收到數(shù)據(jù)發(fā)送方的寫控制信號，若否，執(zhí)行步驟S101, 若是，則執(zhí)行步驟S102;所述寫控制信號由數(shù)據(jù)發(fā)送方發(fā)出，.表明所述數(shù)據(jù)發(fā) 送方將要下發(fā)新一幀數(shù)據(jù)；在步驟SIOI,沒有接收到寫控制信號，寫緩存選擇信號的當(dāng)前值保持不變， 寫操作不進(jìn)行切換；在步驟S102,接收到寫控制信號，即數(shù)據(jù)發(fā)送方將要向數(shù)據(jù)緩存區(qū)寫入新 一幀數(shù)據(jù)，則對寫緩存選擇信號的當(dāng)前值進(jìn)行加1運(yùn)算，寫操作切換到下一個 緩存單元；當(dāng)寫緩存選擇信號加到n-l時，再次進(jìn)行加1運(yùn)算則返回0，其中n 為緩存單元的個數(shù)；例如，當(dāng)使用三個緩存單元時，接收到寫控制信號后，對 寫緩存選擇信號的當(dāng)前值進(jìn)行加l運(yùn)算時，從0計到2，當(dāng)計算到2后，如果再 次接收到寫控制信號時，寫緩存選擇信號的值返回O，依次循環(huán)。在步驟S103,根據(jù)寫緩存選擇信號的值選擇相應(yīng)的緩存單元進(jìn)行寫操作； 例如，當(dāng)寫緩存選擇信號為O,寫操作切換到緩存單元O;當(dāng)寫緩存選擇信號為 1,寫操作切換到緩存單元l;當(dāng)寫緩存選4奪信號為n-l，寫操作切換到緩存單元 n-l;依此類推。參見圖6,是本發(fā)明實(shí)施例提供的乒乓控制的方法的讀數(shù)據(jù)的流程示意圖； 在步驟S200,各緩存單元具有一套相同的地址，且都預(yù)先設(shè)置為數(shù)據(jù)輸出 允許狀態(tài)，當(dāng)接收到讀地址信息時，所有緩存單元均輸出相應(yīng)地址內(nèi)的數(shù)據(jù)；在步驟S201,定時計數(shù)信號按周期進(jìn)行定時計數(shù)，指示需要進(jìn)行讀出的數(shù) 據(jù)的幀號；當(dāng)?shù)竭_(dá)定時時間時，則所述定時計數(shù)信號跳變到下一幀號；在步驟S202,當(dāng)定時計數(shù)信號發(fā)生跳變時，查詢所有緩存單元輸出的數(shù)據(jù) 的幀號；所述數(shù)據(jù)的幀號是在對緩存單元進(jìn)行寫操作時，隨同數(shù)據(jù)一起寫入緩 存單元，用于指示所述凄史據(jù)的讀出順序；在步驟S203，選擇幀號與所述定時計數(shù)信號相符的數(shù)據(jù)進(jìn)行讀出。參見圖7，是本發(fā)明實(shí)施例提供的乒乓控制的裝置的電路結(jié)構(gòu)示意圖；下面以數(shù)據(jù)信號處理器(DSP, Digital Signal Processing)作為數(shù)據(jù)發(fā)送方 為例進(jìn)行說明。圖7中的各種信號介紹如下rpipa—ctrl為讀緩存選擇信號；radr為讀地址；dsp—addr為DSP寫地址；dsp—data為DSP寫數(shù)據(jù)；dsp—wren為DSP寫有效信號；dsp一ce為DSP片選有效信號；wpipa_ctrl為寫緩存選擇信號；如圖7所示的兵乓控制的裝置中使用了三塊雙口 RAM,分別為RAMO、 RAM1、 RAM2,用于緩存數(shù)據(jù)，實(shí)現(xiàn)交替的讀寫操作；每個緩存器中A口定義 為讀出端口， b 口定義為寫入端口。寫數(shù)據(jù)和讀數(shù)據(jù)的控制信號分別由兩個不同 的控制源產(chǎn)生，其中，寫緩存選擇信號wpipa—Ctrl是在DSP的控制下，由寫控 制電路產(chǎn)生；讀緩存選擇信號rpipa一ctrl由讀控制電路產(chǎn)生。數(shù)據(jù)發(fā)送單元DSP在將要下發(fā)新一幀數(shù)據(jù)時，通過發(fā)送寫控制信號來控制 寫緩存選擇信號wpipa—ctrl進(jìn)行加1運(yùn)算，并與片選信號dsp—ce相與得到特定 的緩存器的寫入允許信號，具體地，在片選信號dsp—ce有效的情況下，wpipa_ctrl 為00時，只有RAMO的寫入端口打開，其它RAM的寫入端口關(guān)閉，寫操作切 換到緩存器RAMO; wpipa_ctrl為01時，同樣，只有RAMI的寫入端口打開, 寫操作切換到緩存器RAMI; wpipa_ctrl為10時，同樣，只有RAM2的寫入端 口打開,寫操作切換到緩存器RAM2;當(dāng)緩存器寫操作有效時，該緩存器接收DSP 下發(fā)的寫數(shù)據(jù)信息和寫地址信息，在對應(yīng)的地址內(nèi)寫入lt據(jù)。對緩存器進(jìn)行讀數(shù)據(jù)的原理為每個RAM的讀出端口都處于數(shù)據(jù)輸出允許狀態(tài)，當(dāng)讀地址信息輸入時，三塊RAM都會輸出相應(yīng)地址內(nèi)的數(shù)據(jù)，再通過讀 緩存選擇信號rpipa—ctrl選擇幀號正確的數(shù)據(jù)進(jìn)行讀出。所述數(shù)據(jù)的幀號是在對 RAM進(jìn)行寫操作時，隨同數(shù)據(jù)一起寫入，并存儲在RAM中，用于指示該數(shù)據(jù) 《可時^皮讀出。讀緩存選擇信號rpipa_ctrl由讀控制電路來產(chǎn)生。讀控制電路內(nèi)部包含有一 個定時計數(shù)器，定時計數(shù)信號按周期進(jìn)行定時計數(shù)，指示需要進(jìn)行讀出的數(shù)據(jù) 的幀號；當(dāng)定時時間到，則所述定時計數(shù)信號跳變到下一幀號，查詢?nèi)齻€RAM 所輸出的數(shù)據(jù)的幀號，并生成讀緩存選擇信號rpipa_ctrl選擇幀號相符的數(shù)據(jù)進(jìn) 行讀出。本發(fā)明實(shí)施例4是供的乒乓控制的裝置，所述數(shù)據(jù)緩存區(qū)還可使用三個以上 的緩存單元來構(gòu)成，所述緩存單元也不局限于雙口 RAM，還可使用單口RAM、 FIFO (First Input First Output)等存儲器。參見圖8,是本發(fā)明實(shí)施例提供的乒乓控制的裝置的寫控制電路的結(jié)構(gòu)示意 圖；圖中各種信號介紹如下dsp—addr為DSP寫地址；dsp—wdata為DSP寫數(shù)據(jù)；dsp—wren為DSP寫有效信號；dsp—ce為DSP片選有效信號；pipa—Ctrl為寫緩存選擇信號；DSP作為數(shù)據(jù)發(fā)送方，用于向緩存區(qū)發(fā)送數(shù)據(jù)和寫控制信號；如圖所示， 給DSP預(yù)留一個地址，當(dāng)DSP往該地址寫入特定值時，說明DSP要下發(fā)新一 幀數(shù)據(jù)。如圖中所示，所述DSP發(fā)送的寫控制信號為dsp_addr、 dsp_wdata、 dsp—wren信號和dsp^e信號相與后得出的使能信號，當(dāng)該使能信號有效時，表 明DSP將要向緩存區(qū)寫入新一幀數(shù)據(jù)，則對寫搡作選擇信號pipa—Ctrl的當(dāng)前值 進(jìn)行加l運(yùn)算；若所述使能信號無效，則保持pipa—ctrl的當(dāng)前值不變。本發(fā)明實(shí)施例提供的寫控制電路內(nèi)部設(shè)有計數(shù)器，用于對pipa—Ctrl信號進(jìn) 行運(yùn)算；為了與如圖7所示的裝置中的三個緩存器相對應(yīng)，下面使用2bit(2位) 計數(shù)器來舉例說明。所述計數(shù)器對寫緩存選擇信號pipa_ctrl的當(dāng)前值進(jìn)行加1運(yùn)算，從0計到2, 當(dāng)pipa^trl信號的值計算到2后，如果再次接收到DSP的寫控制信號，則pipa_ctrl信號的值返回0，即pipa—ctrl信號由00到01，再到10，返回00,依次循環(huán)。需要說明的是，這里僅以2bit的計數(shù)器為例進(jìn)行說明，若乒乓控制的裝置使用n個緩存器時，則計數(shù)器的最小位數(shù)m如下 當(dāng)log〗為整數(shù)時，m為log，；當(dāng)log〗為非整數(shù)時，m為log;取整數(shù)后再加1 。參見圖9,是如圖7所示的乒乓控制的裝置的讀寫時間窗的示意圖。下面結(jié)合圖9說明本發(fā)明實(shí)施例提供的乒乓控制的裝置的寫數(shù)據(jù)和讀數(shù)據(jù) 的時間窗，以及在實(shí)際應(yīng)用中帶來的有益效果。如圖9所示，使用三塊RAM進(jìn)行舉例說明，在對RAM進(jìn)行操作時，控制 在任一時刻，寫數(shù)據(jù)和讀數(shù)據(jù)都處于不同的RAM中。讀數(shù)據(jù)是一個勻速的操作， 定時計數(shù)信號以周期t進(jìn)行切換，每當(dāng)定時時間t到，就指向下一個RAM,依 次對RAM進(jìn)行讀數(shù)據(jù)，每塊RAM中的數(shù)據(jù)可在時間t讀完，當(dāng)讀完一塊RAM 后，讀操作切換到另一塊RAM。同時，也依次循環(huán)地對各個RAM進(jìn)行寫數(shù)據(jù)， 且控制對某一緩存單元的寫數(shù)據(jù)在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下進(jìn)行。寫數(shù) 據(jù)和讀數(shù)據(jù)的時間窗具體如下在第一個周期，對RAMl進(jìn)行讀數(shù)據(jù)；在第二個周期，對RAM2進(jìn)行讀數(shù)據(jù)；同時，在第一和第二周期內(nèi)，向RAMO 寫入數(shù)據(jù)dataO,并在第三周期到來之前寫完數(shù)據(jù)dataO;在第三周期，對RAMO進(jìn)行讀數(shù)據(jù),讀出數(shù)據(jù)dataO;同時，在第一和第二 周期內(nèi)，數(shù)據(jù)dataO寫完后，數(shù)據(jù)發(fā)送方再下發(fā)新一幀數(shù)據(jù)時，寫數(shù)據(jù)切換到 RAMI,向RAMI寫入數(shù)據(jù)datal,并在第四周期到來之前寫完數(shù)據(jù)datal;在第四個周期，對RAM1進(jìn)行讀數(shù)據(jù)，讀出數(shù)據(jù)datal;依次類推進(jìn)行讀寫操作。由此可見，對某一緩存單元的寫凄t據(jù)被控制在該緩存單元的非讀數(shù)據(jù)狀態(tài) 下進(jìn)行，即緩存單元的數(shù)目越多，對于單個緩存單元來說，處于非讀數(shù)據(jù)狀態(tài) 的時間就越長。所以本發(fā)明實(shí)施例提供的乒乓控制的裝置，使用多個緩存單元， 可延長寫數(shù)據(jù)的時間窗。寫數(shù)據(jù)的時間窗rw的計算公式如下Tw =(7V-1) xt;其中N(N》3)為緩存單元的個數(shù)，t為定時計數(shù)信號的周期(也即為讀數(shù)據(jù)的周期)。采用本發(fā)明實(shí)施例，可使寫數(shù)據(jù)時間窗大于或等于兩倍的讀數(shù)據(jù)時 間窗，可解決寫速度小于讀速度的問題。本發(fā)明實(shí)施例所提供的乒乓控制的裝置可應(yīng)用于高速下行分組接入(HSDPA, High Speed Downlink Packages Access)信道調(diào)制與編碼接口電路中。HSDPA信道發(fā)送的數(shù)據(jù)是2ms幀，每次發(fā)送給調(diào)制電路的數(shù)據(jù)在2ms后會 用完，所以為保證調(diào)制電路連續(xù)地正常工作，HSDPA需要發(fā)送連續(xù)的數(shù)據(jù)幀。 一般情況下，編碼數(shù)據(jù)是由外部DSP下發(fā)的，再通過HSDPA信道傳送給調(diào)制 電路。HSDPA使用2ms幀對于DSP的定時要求很高，由于很多時候DSP還要 處理其它信道的數(shù)據(jù)，負(fù)載很大，DSP很難保證在每個2ms內(nèi)把數(shù)據(jù)下發(fā)完成。 為了保證讀寫的正常執(zhí)行就需要使用乒乓控制結(jié)構(gòu)。本發(fā)明實(shí)施例所提供的乒 乓控制的裝置應(yīng)用于HSDPA信道調(diào)制與編碼接口電路中，定時計數(shù)信號設(shè)置為 按2ms周期進(jìn)行切換，并采用三個緩存單元的結(jié)構(gòu)，可實(shí)現(xiàn)DSP下發(fā)數(shù)據(jù)的時 間窗延長到4ms,且寫操作由DSP來控制，避免了 DSP在寫同一幀數(shù)據(jù)時，緩 存單元發(fā)生切換導(dǎo)致數(shù)據(jù)寫入錯誤的問題。上述僅以HSDPA信道調(diào)制與編碼接口電路為例進(jìn)行說明，本發(fā)明同樣可以 應(yīng)用于其它的需要讀數(shù)據(jù)和寫數(shù)據(jù)同時進(jìn)行的系統(tǒng)中。本發(fā)明實(shí)施例所提供的乒乓控制的方法及裝置，由數(shù)據(jù)發(fā)送方控制緩存單 元進(jìn)行寫操作切換，可避免在寫同一幀數(shù)據(jù)的過程中緩存單元發(fā)生切換，導(dǎo)致 數(shù)據(jù)寫入錯誤的問題；且在數(shù)據(jù)緩存區(qū)中^f吏用多個緩存單元來實(shí)現(xiàn)交替的讀寫 操作，可延長寫數(shù)據(jù)的時間窗。以上所揭露的僅為本發(fā)明一種較佳實(shí)施例而已，當(dāng)然不能以此來限定本發(fā) 明之權(quán)利范圍，因此依本發(fā)明權(quán)利要求所作的等同變化，仍屬本發(fā)明所涵蓋的 范圍。
權(quán)利要求
1、一種乒乓控制的方法，其特征在于，包括在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，依次對至少三個緩存單元進(jìn)行寫數(shù)據(jù)，且對緩存單元的寫數(shù)據(jù)是在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下進(jìn)行；在定時計數(shù)信號的控制下，按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)。
2、 如權(quán)利要求1所述的乒乓控制的方法，其特征在于，所述在數(shù)據(jù)發(fā)送方 發(fā)出的寫控制信號的控制下依次對至少三個緩存單元進(jìn)行寫數(shù)據(jù)的方法包括接收到數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號后，對寫緩存選擇信號的當(dāng)前值進(jìn)行 力口 1運(yùn)算；根據(jù)寫緩存選擇信號的值選擇對應(yīng)的緩存單元，并向所述緩存單元寫入數(shù)據(jù)。
3、 如權(quán)利要求2所述的乒乓控制的方法，其特征在于，當(dāng)所述寫緩存選擇 信號的值加到n-l時，再次接收到寫控制信號后，則所述寫緩存選擇信號的值 返回O,依次循環(huán)；其中，n為所述緩存單元的個數(shù)。
4、 如權(quán)利要求1所述的乒乓控制的方法，其特征在于，所述在定時計數(shù)信 號的控制下按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)的方法包括接收到讀地址信息后，各緩存單元輸出數(shù)據(jù)； 定時計數(shù)信號發(fā)生跳變時，查詢各緩存單元所輸出的數(shù)據(jù)中的幀號； 選捧幀號與定時計數(shù)信號相符的數(shù)據(jù)進(jìn)行讀出。
5、 如權(quán)利要求1或4所述的乒乓控制的方法，其特征在于，所述定時計數(shù) 信號按周期進(jìn)行定時計數(shù)，指示需要進(jìn)行讀出的數(shù)據(jù)的幀號；當(dāng)達(dá)到定時時間 時，所述定時計lt信號指向下一幀號。
6、 一種兵乓控制的裝置，其特征在于，所述裝置包括 緩存模塊，包括至少三個緩存單元；寫數(shù)據(jù)控制模塊，用于在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，依次對 所述至少三個緩存單元進(jìn)行寫數(shù)據(jù)，且對緩存單元的寫數(shù)據(jù)是在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下進(jìn)行；讀數(shù)據(jù)控制模塊，用于產(chǎn)生定時計數(shù)信號，并在所述定時計數(shù)信號的控制 下，按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)。
7、 如權(quán)利要求6所述的乒乓控制的裝置，其特征在于，所述寫數(shù)據(jù)控制模 塊包括信號處理單元，接收到寫控制信號后，對寫緩存選擇信號的當(dāng)前值進(jìn)行加1 運(yùn)算，指示對下一個緩存單元進(jìn)行寫操作；寫緩存選擇單元，根據(jù)寫緩存選擇信號的值選擇對應(yīng)的緩存單元進(jìn)行寫數(shù)據(jù)。
8、 如權(quán)利要求6所述的乒乓控制的裝置，其特征在于，所述讀數(shù)據(jù)控制才莫 塊包括定時計數(shù)單元，用于產(chǎn)生定時計數(shù)信號，所述定時計數(shù)信號按周期進(jìn)行定 時計數(shù)，指示需要進(jìn)行讀出的數(shù)據(jù)的幀號；當(dāng)?shù)竭_(dá)定時時間時，所述定時計數(shù) 信號指向下一幀號；讀緩存選擇單元，在定時計數(shù)信號發(fā)生跳變時，選擇幀號與定時計數(shù)信號 相符的數(shù)據(jù)進(jìn)行讀出。
9、 如權(quán)利要求7或8所述的乒乓控制的裝置，其特征在于，所述信號處理 單元包括計數(shù)器，所述計數(shù)器在接收到寫控制信號后，對寫緩存選擇信號的當(dāng) 前值進(jìn)行加1運(yùn)算；在計到n - 1時，再次進(jìn)行加1運(yùn)算則返回0,依次循環(huán)； 其中，n為所述緩存單元的個數(shù)。
10、 如權(quán)利要求9所述的兵乓控制的裝置，其特征在于，所述緩存^f莫塊由 至少三個雙端口隨機(jī)存儲器構(gòu)成，每個隨機(jī)存儲器的兩個端口分別定義為寫入 端口和讀出端口；在所述定時計數(shù)信號發(fā)生跳變時，掃描各讀出端口的輸出數(shù) 據(jù)，選擇幀號與所述定時計數(shù)信號相符的數(shù)據(jù)進(jìn)行讀出；在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，根據(jù)寫緩存選擇信號的值，將相應(yīng)隨機(jī)存儲器的寫入端口置為數(shù)據(jù)寫入允許狀態(tài)，在所述隨機(jī)存儲器的非讀數(shù)據(jù)的狀態(tài)下向所述寫入 端口寫入數(shù)據(jù)。
全文摘要
本發(fā)明實(shí)施例公開了一種乒乓控制的方法，包括在數(shù)據(jù)發(fā)送方發(fā)出的寫控制信號的控制下，依次對至少三個緩存單元進(jìn)行寫數(shù)據(jù)，且對緩存單元的寫數(shù)據(jù)是在所述緩存單元的非讀數(shù)據(jù)狀態(tài)下進(jìn)行；在定時計數(shù)信號的控制下，按周期依次對所述至少三個緩存單元進(jìn)行讀數(shù)據(jù)。本發(fā)明實(shí)施例還提供了一種乒乓控制的裝置。采用本發(fā)明實(shí)施例，在數(shù)據(jù)緩存區(qū)中使用多個緩存單元來實(shí)現(xiàn)交替的讀寫操作，可延長寫數(shù)據(jù)的時間窗。
文檔編號G06F12/08GK101236528SQ200810026389
公開日2008年8月6日 申請日期2008年2月20日 優(yōu)先權(quán)日2008年2月20日
發(fā)明者亮 堵, 全 孫 申請人:華為技術(shù)有限公司