專利名稱：一種真隨機序列產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抗飽和的真隨機數(shù)發(fā)生器，特別地，涉及一種用于生成加 密算法的密鑰和智能卡等密碼系統(tǒng)的初始化向量的抗飽和的真隨機數(shù)發(fā)生器。
技術(shù)背景隨機數(shù)發(fā)生器分為真隨機數(shù)發(fā)生器和偽隨機數(shù)發(fā)生器兩種。偽隨機數(shù)發(fā)生 器通過初始值和確定性算法產(chǎn)生隨機數(shù)，其不可預(yù)測的程度取決于算法的復(fù)雜 度，在計算能力不斷提高的今天，已無法滿足高安全性要求的應(yīng)用需要。真隨 機數(shù)發(fā)生器則是利用真實世界的自然隨機性，可以產(chǎn)生不依賴于任何計算性假 設(shè)的隨機數(shù)，是完全不可預(yù)測的，在加密應(yīng)用領(lǐng)域內(nèi)起到越來越關(guān)鍵的作用。真隨機數(shù)發(fā)生器的傳統(tǒng)設(shè)計方法主要是通過直接或間接采樣集成電路器件 的熱噪聲或相位噪聲以實現(xiàn)自然物理隨機源。采樣熱噪聲的方法需要處理極微 弱的噪聲信號，且易受系統(tǒng)環(huán)境影響，對電路精度要求很高，設(shè)計難度大。一 般選用專門的外部組件或特殊硬件屏蔽電路干擾來獲得理想的白噪聲源，這種 方法顯然無法應(yīng)用于嵌入式系統(tǒng)中。而采樣相位噪聲的方法一般通過全數(shù)字電路實現(xiàn)，雖然在soc片上系統(tǒng)設(shè)計中很流行，但設(shè)計者無法控制實際電路的布局，因此不能用于客戶定制的單元設(shè)計。 發(fā)明內(nèi)容本發(fā)明針對上述傳統(tǒng)設(shè)計方法的不足，提供了一種性能優(yōu)越的真隨機序列 產(chǎn)生器，它功耗低、面積小、穩(wěn)定性高，且能得到均勻的、完全不可預(yù)測的髙 質(zhì)量隨機數(shù)序列。為了解決上述技術(shù)問題，本發(fā)明提供的真隨機序列產(chǎn)生器實現(xiàn)了一種對于 初始狀態(tài)值極端敏感的迭代運算電路。電路中的系統(tǒng)噪聲對迭代值的輕微擾動， 都將導(dǎo)致完全不同的演化過程，因此所產(chǎn)生的真隨機序列是完全不可預(yù)測的，而且均勻度高，相關(guān)性小，分布性能好，可通過FIPS140-1的測試標(biāo)準(zhǔn)。同時 為保證運算電路的輸出不會被飽和狀態(tài)值鎖定，本發(fā)明中的抗飽和電路能根據(jù) 運算結(jié)果對迭代值進(jìn)行判斷，發(fā)現(xiàn)離開正常迭代區(qū)間后，會暫時中斷迭代計算， 開啟抗飽和計算，直至電路重新進(jìn)入正常的工作狀態(tài)。兩種計算單元的工作由3邏輯判斷單元通過比較當(dāng)前變量迭代值所屬的取值區(qū)間，通過反相器、傳輸門和與門的布爾邏輯判斷，輸出計算單元所需要的控制信號。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)的說明-圖1是本發(fā)明真隨機序列產(chǎn)生器的結(jié)構(gòu)框圖 圖2是本發(fā)明真隨機序列產(chǎn)生器的計算單元的電路圖 圖3是本發(fā)明真隨機序列產(chǎn)生器的邏輯判斷單元的電路圖具體實施方式
下面根據(jù)附圖詳細(xì)說明本發(fā),明。如圖1所示，本發(fā)明的真隨機序列產(chǎn)生器主要分為迭代計算單元、抗飽和 計算單元和邏輯狀態(tài)判斷單元三個部分。迭代計算單元的主要作用是在每個時鐘周期內(nèi)根據(jù)非線性表達(dá)式產(chǎn)生一位隨機位，抗飽和計算單元的作用是將迭代 點的狀態(tài)從飽和態(tài)重新吸引回正常的迭代計算狀態(tài)，而邏輯判斷單元的作用是 判斷系統(tǒng)工作狀態(tài)的所屬閾值區(qū)間以選擇相對應(yīng)的參考電壓值進(jìn)行計算。本發(fā)明真隨機序列產(chǎn)生器的計算單元電路如圖2所示，它可分成迭代運算和抗飽和運算兩大部分其中，迭代元算單元包括采用電阻連接成負(fù)反饋形式的運算放大器Ul、帶單位增益緩沖器U2的采樣保持電路和控制開關(guān)K4， K6; 抗飽和運算單元包括單位增益緩沖器U2和控制開關(guān)K5， K7。兩種運算都利用了 控制開關(guān)K1， K2， K3的不同導(dǎo)通情形以轉(zhuǎn)移電容C1， C2上的存儲電荷來實現(xiàn) 模擬量的線性運算。整個運算單元中的開關(guān)控制信號K1~K9完全來自于邏輯判 斷單元。當(dāng)系統(tǒng)處于正常的迭代計算狀態(tài)時，電容C1， C2在開關(guān)信號K1， K2， K4， K6的交替控制下，分別完成預(yù)充電和電荷轉(zhuǎn)移的過程。當(dāng)只有K6， K2導(dǎo)通 時，Cl， C2的正極板分別充電至xn和Vp，其中Vp根據(jù)開關(guān)K8， K9的導(dǎo)通情 況對Va， Vb進(jìn)行選擇；當(dāng)只有Kl， K4導(dǎo)通時，Cl的正極板和C2的正極板短接， 即C1， C2為反向串聯(lián)狀態(tài)，電容上的電荷隨之發(fā)生轉(zhuǎn)移，至C1， C2上電荷分 布達(dá)到平衡時，反饋運算放大器的輸入端電壓為xn和Vp的差值。該電路利用 電阻的反饋，同時實現(xiàn)了乘法的倍增運算。減法和乘法運算的交替執(zhí)行即可實 現(xiàn)一維的非線性分段迭代表達(dá)式。當(dāng)系統(tǒng)的迭代值脫離迭代區(qū)間，電路變?yōu)轱?和態(tài)時，開關(guān)K4， K6將完全關(guān)閉。當(dāng)電容C1， C2受開關(guān)K1， K2， K5和K7的現(xiàn)減法運算；當(dāng)C1， C2受開關(guān)K1， K3， K5, K7的交替控制時，在電荷轉(zhuǎn)移階段，由于電容C1的正極板和C2的負(fù) 極板連接，即C1， C2同向串接時，當(dāng)C1， C2上的電荷分布達(dá)到平衡時，單位 增益緩沖器U3的輸入端的電壓為xn和Vp的和值。系統(tǒng)處于飽和態(tài)時，電路的 計算僅包含迭代變量的單調(diào)加g減法，無論飽和態(tài)趨于電源電壓還是地電壓， 都可以順利將迭代值重新拉回到正常的迭代區(qū)間中。本發(fā)明真隨機序列產(chǎn)生器的邏輯判斷單元電路如圖3所示，它用來控制整 個系統(tǒng)的具體計算內(nèi)容。整個邏輯判斷單元的輸入信號包括兩相不交迭時鐘 CLK1和CLK2;參考電壓V1， V2， V3和迭代變量xn。其中VI， V2， V3與Va， Vb都同時來自電阻分壓電路，Va和Vb是為變量計算提供相應(yīng)的偏移參量，而 VI, V2, V3作為比較器U4， U5, U6的基準(zhǔn)參考電壓，通過比較不同的迭代值， 確定除迭代點xn的取值區(qū)間，并通過4個反相器和7個二輸入與門的布爾邏輯 實現(xiàn)了最終的9個控制開關(guān)的輸出和1個隨機二進(jìn)制位的輸出。本發(fā)明真隨機序列產(chǎn)生器的輸出序列僅通過簡單的異或處理后便能具有非 常好的均勻性，也可以根據(jù)應(yīng)用場合的不同需求，選擇合適的數(shù)字后處理單元， 以達(dá)到理想的統(tǒng)計特性指標(biāo)。使S時，可以將本發(fā)明作為嵌入式系統(tǒng)的一個IP 模塊，也可以單獨作為一塊芯片封裝使用。本發(fā)明的真隨機序列產(chǎn)生器的抗飽和電路的工作范圍可達(dá)到整個電源電 壓，在系統(tǒng)上電和強噪聲干擾的情況下，電路都會自動工作，并快速將迭代變 量穩(wěn)定在正常工作狀態(tài)，并且源源不斷地產(chǎn)生理想的真隨機序列。
權(quán)利要求
1、一種真隨機序列發(fā)生器，其特征在于，它包括迭代計算單元、抗飽和計算單元和邏輯狀態(tài)判斷單元三個部分。
2、 根據(jù)權(quán)利要求1所述的真隨機序列發(fā)生器，其特征在于，電容C2的上 極板分別通過開關(guān)K2和K3與參考電壓Vp和地相連接；電容C2的下極板分別 通過開關(guān)K3 ， K2與參考電壓Vp和地相連接。
3、 根據(jù)權(quán)利要求1所數(shù)的真隨機序列發(fā)生器，其特征在于，抗飽和電路主 要由單位增益緩沖器U3，電容C1、 C2，開關(guān)K1、 K2、 K3、 K5和K7組成。
全文摘要
本文公開了一種真隨機序列產(chǎn)生器；包括迭代計算單元、抗飽和計算單元和邏輯判斷單元；該隨機數(shù)發(fā)生器性能優(yōu)越，它功耗低、面積小、穩(wěn)定性高，且能得到均勻的、統(tǒng)計特性好的真隨機序列；可用于生成加密算法的密鑰和智能卡等密碼系統(tǒng)的初始化向量；它的完全不可預(yù)測性是信息加密的重要保證。
文檔編號G06F7/58GK101582023SQ200810097830
公開日2009年11月18日 申請日期2008年5月16日 優(yōu)先權(quán)日2008年5月16日
發(fā)明者童 周, 喻明艷, 欣 王, 亮 石 申請人:王 欣;石 亮