專利名稱：：一種多媒體處理平臺(tái)芯片的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及多媒體領(lǐng)域，尤其涉及一種多媒體處理平臺(tái)芯片。技術(shù)背景我們處于一個(gè)信息時(shí)代，信息處理中的媒體處理離人們的生活最近，它極大地改變著和豐富著人們的生活。我們生活中的MP3/MP4/MP5/PMP和多媒體手機(jī)就是這樣的媒體處理產(chǎn)品。眾多的多媒體產(chǎn)品后邊是眾多的多媒體處理平臺(tái)在支撐，如TI的OMAP平臺(tái)，ADI的BLACKFIN，ACTION的21XX系列，瑞芯微(ROCKCHIP)的26XX,27XX系列。這些多媒體處理平臺(tái)功能各異，平臺(tái)的完整性，平臺(tái)產(chǎn)品化的難易度和價(jià)格也不同。各平臺(tái)的比較如下表所示表l、多媒體處理平臺(tái)比較<table>tableseeoriginaldocumentpage6</column></row><table>如上表所示，OMAP和BLACKFIN平臺(tái)的功能強(qiáng)，但4介格太高，平臺(tái)產(chǎn)品化的難度高；而ACTION和ROCKCHIP的方案價(jià)格低，平臺(tái)完整性好,易于產(chǎn)品化，但他們的功能較弱，難以滿足市場日益增長的對媒體處理能力的要求。市場需要一種處理能力強(qiáng)的，價(jià)格低廉的，完整的，容易產(chǎn)品化的多媒體處理平臺(tái)。
發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題是提供一種多媒體處理平臺(tái)，能耗低、完整并容易產(chǎn)品化。為了解決上述問題，本發(fā)明提供了一種多媒體處理平臺(tái)芯片，包括用于提供實(shí)時(shí)時(shí)鐘、定時(shí)開機(jī)和定時(shí)中斷的實(shí)時(shí)時(shí)鐘芯片RTC電源域；用于對多媒體信息進(jìn)行編/解碼處理的關(guān)斷SHUT—OFF電源域；及電源管理單元PMU電源域，用于控制控制所述SHUT—OFF電源域在正常模式、睡眠模式和關(guān)機(jī)三種狀態(tài)間轉(zhuǎn)換，以及控制電源芯片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT—OFF電源域供電。進(jìn)一步的，所述SHUT_OFF電源域包括內(nèi)存MEMORY子系統(tǒng)，與其它四個(gè)子系統(tǒng)及外部存儲(chǔ)器相連，用于實(shí)現(xiàn)其它子系統(tǒng)對外部存儲(chǔ)器中數(shù)據(jù)的訪問及快速、易失性存儲(chǔ)；用于為外圍設(shè)備提供接口的外圍設(shè)備PERIPHERAL子系統(tǒng)，用于將外圍設(shè)備輸入的數(shù)據(jù)發(fā)送給所述MEMORY子系統(tǒng)，并將MEMORY子系統(tǒng)發(fā)送來的數(shù)據(jù)發(fā)送給外圍設(shè)備；用于非易失性保存數(shù)據(jù)的存儲(chǔ)器STORAGE子系統(tǒng)；用于對音、視頻數(shù)據(jù)解碼的視頻VIDEO子系統(tǒng)，用于將從MEMORY子系統(tǒng)接收的待處理的音、視頻數(shù)據(jù)進(jìn)行解碼后發(fā)送給MEMORY子系統(tǒng)；中央控制單元CPU子系統(tǒng)，用于通過MEMORY子系統(tǒng)控制其他四個(gè)子系統(tǒng)，在媒體播放時(shí)通過控制STORAGE子系統(tǒng)將壓縮媒體數(shù)據(jù)從非易失性存儲(chǔ)器中取出，通過MEMORY子系統(tǒng)將數(shù)據(jù)保存在SDRAM中；還用于啟動(dòng)VIDEO子系統(tǒng)的解碼模塊，將壓縮媒體流解為非壓縮視頻流并保存于SDRAM中，以及將這些流通過VIDEO子系統(tǒng)中負(fù)責(zé)顯示的模塊顯示在LCD屏幕上；還用于通過控制PERIPHERAL子系統(tǒng)的IO設(shè)備與外部器件交換數(shù)據(jù)。進(jìn)一步的，所述CPU子系統(tǒng)包括CPUCORE模塊，用于對其它模塊及子系統(tǒng)進(jìn)行控制，及進(jìn)行視頻/繪圖的編碼和音頻的編解碼；所述CLK&RST模塊用于提供時(shí)鐘和復(fù)位信號(hào)；所述IRQ模塊用于處理各功能模塊送出的中斷信號(hào)；所述TIMER模塊用于提供一個(gè)或多個(gè)定時(shí)器；仲裁器，與所述CLK&RST模塊、IRQ模塊及TIMER模塊相連，并從其輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。進(jìn)一步的，所述CPUCORE模塊為300MHz的ARM926處理器。進(jìn)一步的，所述VIDEO子系統(tǒng)包括SIF模塊、圖像張貼處理IPP模塊、晶顯示器控制LCDC模塊、液晶顯示器界面LCDIF模塊和VDEC模塊，還包括一個(gè)仲裁器；所述SIF模塊用于將圖形傳感器或電視信號(hào)經(jīng)處理后送到IPP。所述IPP模塊用于將SIF發(fā)送來的數(shù)據(jù)和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的數(shù)據(jù)流經(jīng)尺寸放大或縮小后，再通過MEMORY子系統(tǒng)送回外部存儲(chǔ)器，或者送給LCDC模塊用于顯示；所述LCDC模塊用于將IPP送來的視頻流和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的靜態(tài)圖片作處理后，又通過MEMORY子系統(tǒng)存回外部存儲(chǔ)器，在需要顯示時(shí)再通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出，送到LCDIF模塊；所述LCDIF模塊用于實(shí)現(xiàn)LCDC與LCD屏的接口；所述VDEC模塊；實(shí)現(xiàn)解碼功能；所述SIF、IPP、LCDC、LCDIF和VDEC五個(gè)模塊均通過本子系統(tǒng)上的仲裁器與MEMORY子系統(tǒng)相連；所述仲裁器從相連模塊所輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。進(jìn)一步的，所述STORAGE子系統(tǒng)包括USB驅(qū)動(dòng)控制器UDC模塊，用于驅(qū)動(dòng)USB;NFC模塊，用于實(shí)現(xiàn)與非FLASH接口；SDIO模塊，用于控制SD卡、SDIO卡、MMC卡；第一、第二仲裁器，分別與所述UDC、NFC和SDIO三個(gè)^^莫塊相連；并分別從所相連模塊輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。進(jìn)一步的，所述PERIPHERAL子系統(tǒng)包括AUD模塊，AUD多媒體數(shù)字信號(hào)編解碼器CODEC模塊，通用異步接收/發(fā)送裝置UART模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和外設(shè)直接內(nèi)存訪問PDMA模塊，還包括一個(gè)仲裁器；AUD模塊，用于實(shí)現(xiàn)AUDCODEC與PDMA和本子系統(tǒng)上仲裁器的接口并提供I2S總線；所述AUDCODEC,UART,SPI，TPI,I2C和KPD才莫塊分別用于為HP&MIC、UART、SPI驅(qū)動(dòng)、觸摸板、12C驅(qū)動(dòng)和KPD提供相應(yīng)外圍設(shè)備與該芯片的接口；所述仲裁器與所述AUD,UART,SPI,TPI，I2C和KPD模塊相連；從所相連模塊輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)；所述PDMA模塊與所述AUD，UART,SPI，TPI模塊及MEMORY子系統(tǒng)相連。進(jìn)一步的，所述MEMORY子系統(tǒng)包括存儲(chǔ)器仲裁MARB模塊、SDRAM/DDR控制SDRC模塊、仲裁橋APB—BRIDGE模塊、只讀存儲(chǔ)器ROM模塊和CPU直接內(nèi)存訪問DMAC模塊；所述MARB模塊用于對各功能模塊送出的內(nèi)存或寄存器的訪問請求作仲裁并將所選擇的訪問請求送到ROM模塊或外部存儲(chǔ)器，并將返回的數(shù)據(jù)發(fā)送給請求方；所述SDRC模塊用于在接收到MARB模塊發(fā)送的訪問請求后從芯片外的存儲(chǔ)器中取得所請求的數(shù)據(jù)并返回給MARB模塊；所述ROM模塊用于在接收到MARB模塊發(fā)送的訪問請求后返回所請求的數(shù)據(jù)給MARB模塊；所述DMAC模塊用于實(shí)現(xiàn)數(shù)據(jù)在外部存儲(chǔ)器內(nèi)部的搬移，與APB—BRIDGE模塊、MARB模塊相連；所述APB—BRIDGE模塊用于實(shí)現(xiàn)CPU對各模塊寄存器的訪問；與RTC電源域、PMU電源域、其它子系統(tǒng)、DMAC沖莫塊、MARB才莫塊相連。進(jìn)一步的，所述MARB模塊包括寄存器、ROM仲裁器和SDRAM仲裁器；所述寄存器與APB—BRIDGE模塊相連；所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統(tǒng)相連；用于在DMAC模塊和CPU子系統(tǒng)發(fā)出的訪問ROM請求中選擇一個(gè)發(fā)給ROM模塊，并將ROM模塊返回的數(shù)據(jù)發(fā)送給請求方；所述SDRAM仲裁器與SDRC模塊、DMAC模塊、及其它子系統(tǒng)相連；用于在相連模塊中除SDRC以外的模塊發(fā)出的訪問SDRAM請求中選擇一個(gè)發(fā)給SDRC模塊，并將返回的數(shù)據(jù)發(fā)送給請求方；所述SDRC模塊用于在接收到SDRAM仲裁器發(fā)送的訪問請求后從芯片外的存儲(chǔ)器中取得所請求的數(shù)據(jù)并返回給SDRAM仲裁器；所述ROM模塊用于在接收到ROM仲裁器發(fā)送的訪問請求后返回所請求的數(shù)據(jù)給ROM仲裁器。本發(fā)明的技術(shù)方案能夠降低多媒體處理平臺(tái)芯片的能耗，并且產(chǎn)品完整性好，基本上用本芯片加上電源芯片和SDRAM(SynchronousDynamicRandomAccessMemory,同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)就能實(shí)現(xiàn)整個(gè)系統(tǒng)，容易實(shí)現(xiàn)；進(jìn)一步的，芯片的處理功能強(qiáng)大并且成本較低；而且去掉片內(nèi)大容量SRAM(靜態(tài)隨機(jī)存儲(chǔ)器)，使得DIE(晶元)面積?。贿M(jìn)一步的，能降低封裝成本。圖1為本發(fā)明的多媒體處理平臺(tái)芯片具體實(shí)施示意圖；圖2為本發(fā)明的多J某體處理平臺(tái)芯片中PMU電源域的具體實(shí)施示意圖；圖3為本發(fā)明的多i某體處理平臺(tái)芯片中SHUT—OFF電源域的子系統(tǒng)組成具體實(shí)施示意圖；圖4為本發(fā)明的多媒體處理平臺(tái)芯片中SHUT—OFF電源域的CPU子系統(tǒng)具體實(shí)施電路示意圖；圖5為本發(fā)明的多媒體處理平臺(tái)芯片中SHUT—OFF電源域的VIDEO子系統(tǒng)具體實(shí)施電^^示意圖；圖6為本發(fā)明的多媒體處理平臺(tái)芯片中SHUT—OFF電源域的STORAGE子系統(tǒng)具體實(shí)施電路示意圖；圖7為本發(fā)明的多媒體處理平臺(tái)芯片中SHUT—OFF電源域的PERIPHERAL子系統(tǒng)具體實(shí)施電路示意圖；圖8為本發(fā)明的多媒體處理平臺(tái)芯片中SHUT—OFF電源域的MEMORY子系統(tǒng)具體實(shí)施電路示意圖。具體實(shí)施方式下面將結(jié)合附圖及實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)行更詳細(xì)的說明。本發(fā)明提供了一種多媒體處理平臺(tái)芯片，與電源芯片和SDRAM等共同組成多媒體處理系統(tǒng)，為了達(dá)到節(jié)省功耗的目的，如圖l所示，該芯片分成了三個(gè)電源域RTC(實(shí)時(shí)時(shí)鐘芯片)電源域，PMU(電源管理單元)電源域和SHUT—OFF(關(guān)斷)電源域；根據(jù)對供電需求的不同，將各功能模塊劃分到不同的電源域里，并且僅在需要的時(shí)候?qū)ο鄳?yīng)電源域供電，從而使得本平臺(tái)的功耗低。所述多媒體處理平臺(tái)芯片的各電源域與電源芯片相連，由電源芯片提供工作電源。所述RTC電源域用于為系統(tǒng)(包括SHUT—OFF電源域)提供實(shí)時(shí)時(shí)鐘(特別是在系統(tǒng)關(guān)機(jī)情況下，要保證正常計(jì)時(shí))；還用于為系統(tǒng)(包括SHUT—OFF電源域)提供定時(shí)開機(jī)功能；還用于為系統(tǒng)(包括SHUT—OFF電源域)提供可用于軟件調(diào)度的定時(shí)中斷。所述SHUT—OFF電源域用于對系統(tǒng)中的多媒體信息進(jìn)行處理——如音、視頻的解碼等。所述PMU電源域用于控制所述SHUT_OFF電源域在正常模式、睡眠模式和關(guān)機(jī)這三種狀態(tài)間轉(zhuǎn)換——比如控制所述SHUT_OFF電源域工作(正常模式)、或暫停工作(睡眠模式)、或終止工作(關(guān)機(jī))，以及控制電源芯片對各電源域的供電，具體來說對RTC電源域始終供電；在處于睡眠才莫式和正常模式對本電源域供電；在處于正常才莫式下對SHUT—OFF電源域供電。即PMU電源域用于當(dāng)系統(tǒng)在關(guān)機(jī)、睡眠和正常模式之間轉(zhuǎn)移時(shí)，控制SHUT—OFF電源域的工作狀態(tài)和電源芯片的供電狀態(tài)相應(yīng)進(jìn)行改變。由于在關(guān)機(jī)和睡眠才莫式下不對SHUT—OFF電源域供電，在關(guān)枳4莫式下不對PMU電源域供電，因此能減少系統(tǒng)的關(guān)機(jī)和睡眠模式下的功耗。所述PMU電源域通過發(fā)送EC(電源控制)信號(hào)來進(jìn)行控制。下面詳細(xì)描述本發(fā)明的多i某體處理平臺(tái)芯片中的各電源域。如圖2所示，所述PMU電源域在系統(tǒng)處于睡眠狀態(tài)和正常模式下是有電的，但在系統(tǒng)關(guān)機(jī)后，是沒有電的。它包括三個(gè)模塊PAD模塊，PADJ7TRL模塊和PMU模塊，還包括一個(gè)仲裁器MUX。所述PAD模塊包含本平臺(tái)需要的所有IO—BUFFER(輸入輸出緩存)。所述PAD—CTRL模塊用于生成PAD所需要的控制信號(hào)和輸入輸出數(shù)據(jù)信號(hào)，實(shí)現(xiàn)了各功能模塊和PAD模塊之間的接口。所述PAD—CTRL模塊以分時(shí)復(fù)用的方式調(diào)度LCD(液晶顯示器)、NANDFLASH和SD(安全數(shù)據(jù))卡，因此只要16bit的總線即可，所以可以使用成本較低的QTP128封裝形式。所述PMU模塊用于當(dāng)系統(tǒng)在關(guān)機(jī)、睡眠和正常模式之間轉(zhuǎn)移時(shí)，控制SHUT_OFF電源域的工作狀態(tài)和電源芯片的供電狀態(tài)相應(yīng)進(jìn)行改變。其中，PAD—CTRL模塊和PMU模塊都通過本電源域的仲裁器與SHUT_OFF電源域相連；可以但不限于分別通過PAD—CTRLAPB總線和PMUAPB總線與本電源域的仲裁器相連。本電源域上的仲裁器可以^旦不限于為多路選擇器，可以但不限于通過PMUAPB總線與SHUT—OFF電源域相連。所述RTC電源域比較獨(dú)立，通過RTCAPB總線與與SHUT—OFF電源域相連。如圖3所示，所述SHUT—OFF電源域可以包含五個(gè)子系統(tǒng)CPU(中央控制單元)子系統(tǒng)，MEMORY(內(nèi)存)子系統(tǒng)，VIDEO(視頻)子系統(tǒng)，STORAGE(存儲(chǔ)器)子系統(tǒng)和PERIPHERAL(外圍設(shè)備)子系統(tǒng)。所述MEMORY子系統(tǒng)與其它四個(gè)子系統(tǒng)及外部存儲(chǔ)器(SDRAM或DDRSDRAM等)相連，用于實(shí)現(xiàn)其它子系統(tǒng)對外部存儲(chǔ)器中數(shù)據(jù)的訪問及快速、易失性存儲(chǔ)。所述PERIPHERAL子系統(tǒng)用于為外圍設(shè)備提供接口，具體而言，就是將外圍設(shè)備輸入的凄t據(jù)發(fā)送給所述MEMORY子系統(tǒng)，并將MEMORY子系統(tǒng)發(fā)送來的數(shù)據(jù)發(fā)送給外圍設(shè)備。所述VIDEO子系統(tǒng)用于對音、-見頻數(shù)據(jù)解碼，具體而言，就是將從MEMORY子系統(tǒng)接收的待處理的音、視頻數(shù)據(jù)進(jìn)行解碼后發(fā)送給MEMORY子系統(tǒng)。所述STORAGE子系統(tǒng)用于非易失性的保存數(shù)據(jù)。所述CPU子系統(tǒng)用于通過MEMORY子系統(tǒng)控制其他四個(gè)子系統(tǒng)，在媒體播放時(shí)，CPU子系統(tǒng)通過控制STORAGE子系統(tǒng)將壓縮媒體數(shù)據(jù)從非易失性存儲(chǔ)器中取出，通過MEMORY子系統(tǒng)將數(shù)據(jù)保存在SDRAM中；然后，CPU子系統(tǒng)啟動(dòng)VIDEO子系統(tǒng)的解碼模塊，將壓縮媒體流解為非壓縮視頻流并保存于SDRAM中；CPU子系統(tǒng)再將這些流通過VIDEO子系統(tǒng)中負(fù)責(zé)顯示的模塊顯示在LCD屏幕上。CPU子系統(tǒng)還用于通過控制PERIPHERAL子系統(tǒng)的IO設(shè)備與外部器件交換數(shù)據(jù)，如UART/I2C/SPI接口等。下面將詳細(xì)介紹各子系統(tǒng)中的模塊。如圖4所示，所述CPU子系統(tǒng)包括CPUCORE(中央處理器核心)模塊、CLK&RST(時(shí)鐘/復(fù)位)模塊、IRQ(INTERRUPTCONTROL,中斷請求)模塊和TIMER(定時(shí)器)模塊，還包括一個(gè)仲裁器。本平臺(tái)的CPUCORE模塊采用300MHz的ARM926處理器，操作系統(tǒng)和應(yīng)用軟件都將在這個(gè)處理器上運(yùn)行。所述處理器可以一f旦不限于采用300MHz的ARM926CPU,該CPU能運(yùn)行操作系統(tǒng)，能運(yùn)行GPS(全球定位系統(tǒng))軟件等。而BLACKFIN,ACTION,ROCKCHIP這些DSP(數(shù)字信號(hào)處理)方案實(shí)現(xiàn)不了這些。另外，采用ARM926CPU,容易移植操作系統(tǒng)和應(yīng)用軟件，這使得產(chǎn)品的上市時(shí)間能有效縮短。本平臺(tái)的VIDEO/GRAPHIC(視頻/繪圖)的編碼和AUDIO(音頻)的編解碼、及對其它模塊及子系統(tǒng)的控制都將由此處理器實(shí)現(xiàn)。其他硬件未包括的一些視頻解碼，如FLV格式視頻、MGEG1格式視頻等也將由此處理器實(shí)現(xiàn)。所述CPUCORE模塊和MEMORY子系統(tǒng)相連，可以但不限于通過ARMDAHB總線和ARMIAHB總線相連。所述CLK&RST模塊為系統(tǒng)提供工作所需要的時(shí)鐘和復(fù)位信號(hào)。所述IRQ模塊處理各功能模塊送出的中斷信號(hào)。所述TIMER模塊為系統(tǒng)提供一個(gè)或多個(gè)定時(shí)器，還可以提供一個(gè)看門狗。所述CLK&RST模塊、IRQ模塊、TIMER模塊均通過本子系統(tǒng)上的仲裁器與MEMORY子系統(tǒng)相連；可以但不限于分別通過CLK&RSTAPB總線、IRQAPB總線、TIMERAPB總線與本子系統(tǒng)上的仲裁器相連。本子系統(tǒng)上的仲裁器可以但不限于為多路選擇器，可以但不限于通過CPUSUBSYSTEMAPB總線與MEMORY子系統(tǒng)相連；用于從相連的各模塊產(chǎn)生的信號(hào)中選出一路輸出給MEMORY子系統(tǒng)。如圖5所示，所述VIDEO子系統(tǒng)包括SIF(SENSORINTERFACE,傳感器界面)模塊、IPP(ImagePostProcessing,圖像后處理)模塊、LCDC(LCDCONTROL,液晶顯示器控制)模塊、LCDIF(LCDINTERFACE,液晶顯示器界面)模塊和VDEC(VIDEODECODER,視頻解碼器)模塊，還包括一個(gè)仲裁器。所述SIF模塊用于將圖形傳感器或電視信號(hào)經(jīng)處理后送到IPP。所述IPP模塊用于將SIF發(fā)送來的數(shù)據(jù)和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的數(shù)據(jù)流經(jīng)尺寸放大或縮小后，再通過MEMORY子系統(tǒng)送回外部存儲(chǔ)器，或者送給LCDC模塊用于顯示。所述LCDC模塊用于將IPP送來的視頻流和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的靜態(tài)圖片作處理后，又通過MEMORY子系統(tǒng)存回外部存儲(chǔ)器，在需要顯示時(shí)再通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出，送到LCDIF模塊。所述LCDIF模塊用于實(shí)現(xiàn)LCDC與LCD屏的接口，使系統(tǒng)能兼容各種接口的屏。所述VDEC模塊是整個(gè)平臺(tái)的功能核心，實(shí)現(xiàn)解碼功能。所述SIF、IPP、LCDC、LCDIF和VDEC五個(gè)模塊均通過本子系統(tǒng)上的仲裁器與MEMORY子系統(tǒng)相連；可以-f旦不限于分別通過SIFAPB總線、IPPAPB總線、LCDCAPB總線、LCDIFAPB總線、VDECAPB總線與本子系統(tǒng)上的仲裁器相連。所述IPP、LCDC和VDEC模塊還直接與MEMORY子系統(tǒng)相連；可以但不限于分別通過IPPAXI總線、LCDCAXI總線、VDECAXI總線與MEMORY子系統(tǒng)相連。本子系統(tǒng)上的仲裁器可以但不限于為多路選擇器，可以但不限于通過VIDEOSUBSYSTEMAPB總線與MEMORY子系統(tǒng)相連；用于從相連的各模塊產(chǎn)生的信號(hào)中選出一路輸出給MEMORY子系統(tǒng)。如圖6所示，所述STORAGE子系統(tǒng)包括UDC(USBDeviceController,USB驅(qū)動(dòng)控制器)模塊、NFC(NANDFlashController,與非Flash控制器)模塊和SDIO(SDIO/MMCCARDController,安全數(shù)字輸入輸出卡/多媒體控制器卡控制器)模塊，還包括兩個(gè)仲裁器第一仲裁器和第二仲裁器。所述UDC模塊用于實(shí)現(xiàn)USB2.0DEVICE功能。所述NFC模塊用于實(shí)現(xiàn)NANDFLASH接口，支持8BIT/11BITECC校驗(yàn)。所述SDIO模塊用于支持SD卡，SDIO卡，1BIT/4BIT/8BITMMC卡。所述UDC、NFC和SDIO三個(gè)^f莫塊均通過本子系統(tǒng)上的第一仲裁器與MEMORY子系統(tǒng)相連；可以但不限于分別通過UDCAPB總線、NFCAPB總線、SDIOAPB總線與本子系統(tǒng)上的第一仲裁器相連。所述UDC、NFC和SDIO三個(gè)模塊均通過本子系統(tǒng)上的第二仲裁器與MEMORY子系統(tǒng)相連；可以但不限于分別通過UDCAXI總線、NFCAXI總線、SDIOAXI總線與本子系統(tǒng)上的第二仲裁器相連。所述第一仲裁器可以但不限于為多路選擇器，可以但不限于通過STORAGESUBSYSTEMAPB總線與MEMORY子系統(tǒng)相連；用于從相連的各模塊產(chǎn)生的信號(hào)中選出一路輸出給MEMORY子系統(tǒng)。所述第二仲裁器可以但不限于通過STORAGESUBSYSTEMAXI總線與MEMORY子系統(tǒng)相連；用于從相連的各模塊產(chǎn)生的信號(hào)中選出一路輸出纟會(huì)MEMORY子系統(tǒng)。如圖7所示，所述PERIPHERAL子系統(tǒng)包括AUD模塊，AUDCODEC(AUD多媒體數(shù)字信號(hào)編解碼器)模塊，UART(通用異步接收/發(fā)送裝置)模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和PDMA(外設(shè)直接內(nèi)存訪問)模塊，還包括一個(gè)仲裁器。所述AUD模塊用于實(shí)現(xiàn)AUDCODEC與PDMA和本子系統(tǒng)上仲裁器的接口并提供ns總線。所述AUDCODEC,UART,SPI，TPI，I2C和KPD才莫塊分別用于為HP&MIC、UART(通用異步收發(fā)報(bào)機(jī))、SPI驅(qū)動(dòng)、TouchPanel(觸摸板)、I2C驅(qū)所述AUD，UART，SPI,TPI,I2C和KPD沖莫塊均通過本子系統(tǒng)上的仲裁器與MEMORY子系統(tǒng)相連；其中SPI，TPI,I2C和KPD才莫塊可以但不限于分別通過SPIAPB總線、TPIAPB總線、I2CAPB總線、KPDAPB總線與本子系統(tǒng)上的仲裁器相連。本子系統(tǒng)上的仲裁器可以但不限于為多路選擇器，可以但不限于通過PERIPHERALSUBSYSTEMAPB總線與MEMORY子系統(tǒng)相連；用于從相連的各模塊產(chǎn)生的信號(hào)中選出一路輸出給MEMORY子系統(tǒng)。其中AUD，UART，SPI,TPI模塊還通過所述PDMA模塊與MEMORY子系統(tǒng)相連。所述PDMA才莫塊可以但不限于通過PDMAAXI總線與MEMORY子系統(tǒng)相連。系統(tǒng)提供4個(gè)UART接口，2個(gè)SPI接口，可與MODEM,BLUETOOTH,WIFI,GPS，EEPROM等相連。通過TPI接口可以連觸摸屏。通過I2C接口可以了調(diào)頻收音機(jī)等。通過KPD可實(shí)現(xiàn)4定盤輸入?？梢钥闯?，本發(fā)明的芯片擁有眾多的外設(shè)接口，支持USB2.0/NF/SD/TOUCHPANEL/DDR/SENSOR/DPILCDPANEL,這些是BLACKFIN，ACTION和ROCKCHIP方案所不具備的。如圖8所示，所述MEMORY子系統(tǒng)可以包括MARB(存儲(chǔ)器仲裁)模塊、SDRC(SDRAM/DDR控制)模塊、APB_BRIDGE(仲裁橋)模塊、ROM(只讀存儲(chǔ)器)模塊和DMAC(CPU直接內(nèi)存訪問)模塊。所述MARB才莫塊用于對各功能才莫塊送出的MEMORY(內(nèi)存)或REGISER(寄存器)的訪問請求作仲裁并將所選擇的訪問請求送到目標(biāo)設(shè)備一一如ROM模塊、外部存儲(chǔ)器SDRAM等，以及將從目標(biāo)設(shè)備中返回的數(shù)據(jù)發(fā)送給請求方。所述MARB模塊可以包括寄存器、ROM仲裁器和SDRAM仲裁器。所述寄存器與APB—BRIDGE模塊相連，可以但不限于通過MARBAPB總線相連，用于配置MARB模塊的不同工作狀態(tài)。所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統(tǒng)中的CPUCORE模塊相連；可以但不限于通過DMAAXI總線與DMAC模塊相連、通過ARMDAHB總線及ARMIAHB總線與所述CPUCORE模塊相連。用于在DMAC模塊和CPUCORE模塊發(fā)出的訪問ROM請求中選擇一個(gè)發(fā)給ROM模塊，并將ROM模塊返回的數(shù)據(jù)發(fā)送給請求方。所述SDRAM仲裁器與SDRC模塊、DMAC模塊、CPU子系統(tǒng)中的CPUCORE模塊、PERIPHERAL子系統(tǒng)中的PDMA模塊、STORAGE子系統(tǒng)中的第二仲裁器、VIDEO子系統(tǒng)中的IPP、LCDC和VDEC模塊相連；可以但不限于通過DMAAXI總線與DMAC模塊相連、通過ARMDAHB總線及PDMAAXI總線與所述PDMA模塊相連、通過ARMDAHB總線及ARMIAHB總線與所述CPUCORE才莫塊相連、通過STORAGESUBSYSTEMAXI總線與STORAGE子系統(tǒng)中的第二仲裁器相連、分別通過IPPAXI總線、LCDCAXI總線、VDECAXI總線與所述IPP、LCDC和VDEC模塊相連。用于在相連模塊中除SDRC以外的才莫塊發(fā)出的訪問SDRAM請求中選擇一個(gè)發(fā)給SDRC模塊，并將返回的數(shù)據(jù)發(fā)送給請求方。本發(fā)明中的SDRAM仲裁器可以把ARM9的AHB總線轉(zhuǎn)換為AXI,提高了SDRAM的訪問效率，使得可采用2MB、16BIT的SDRAM實(shí)現(xiàn)VGA(視頻繪圖陣列)分辨率視頻流的播放，這樣也降低了系統(tǒng)成本。所述SDRC模塊用于在接收到MARB模塊發(fā)送的訪問請求(即SDRAM仲裁器所選擇的訪問請求)后從芯片外的存儲(chǔ)器——如SDRAM或DDR(雙倍速率)SDRAM中取得所請求的數(shù)據(jù)并返回給MARB才莫塊中的SDRAM仲裁器；還用于實(shí)現(xiàn)SDRAM或DDRSDRAM的時(shí)序控制，并優(yōu)化訪問效率。所述ROM模塊用于在接收到MARB模塊發(fā)送的訪問請求(即ROM仲裁器所選擇的訪問請求)后返回所請求的數(shù)據(jù)給MARB模塊中的ROM仲裁器；能為CPU的啟動(dòng)服務(wù)，在復(fù)位結(jié)束后，CPU讀取ROM中的程序，實(shí)現(xiàn)對系統(tǒng)的初始化。所述ROM^f莫塊的規(guī)格可以但不限于為8Kx32bit。所述DMAC才莫塊用于實(shí)現(xiàn)數(shù)據(jù)在外部存儲(chǔ)器——如SDRAM/DDRSDRAM內(nèi)部的搬移，降低CPU為數(shù)據(jù)搬移而產(chǎn)生的負(fù)擔(dān)；與APB—BRIDGE模塊、MARB模塊中的SDRAM仲裁器、ROM仲裁器相連；可以但不限于通過DMACAPB總線與APBBRIDGE模塊相連、通過DMAAXI總線分別與SDRAM仲裁器和ROM仲裁器相連。所述DMAC模塊和PERIPHERAL子系統(tǒng)中的PMAC模塊共同實(shí)現(xiàn)現(xiàn)有技術(shù)中DMC模塊的功能，DMAC模塊實(shí)現(xiàn)CPU部分的DMA控制，PDMA實(shí)現(xiàn)外圍設(shè)備的DMA控制；將原DMC模塊分為這兩個(gè)模塊，使其各自的功能更加單純，可靠性更高。所述APB—BRIDGE模塊用于實(shí)現(xiàn)CPU對各模塊的寄存器的訪問；與RTC電源域、PMU電源域及其它子系統(tǒng)相連。具體而言所述APB—BRIDGE模塊用于實(shí)現(xiàn)CPUCORE模塊每次在各模塊寄存器中選擇需要的一個(gè)進(jìn)行訪問；其分別與PMU電源域、CPU子系統(tǒng)、VIDEO子系統(tǒng)和PERIPHERAL子系統(tǒng)中的仲裁器、STORAGE子系統(tǒng)中的第一仲裁器、DMAC模塊、CPU子系統(tǒng)中的CPUCORE模塊及RTC電源域相連；可以但不限于通過PMUAPB總線和PMU電源域中的仲裁器相連、通過CPUSUBSYSTEMAPB總線和CPU子系統(tǒng)中的仲裁器相連、通過VIDEOSUBSYSTEMAPB總線和VIDEO子系統(tǒng)中的仲裁器相連、通過PERIPHERALSUBSYSTEMAPB總線和PERIPHERAL子系統(tǒng)中的仲裁器相連、通過STORAGESUBSYSTEMAPB總線和STORAGE子系統(tǒng)中的第一仲裁器相連、通過DMACAPB總線與DMAC模塊相連、通過ARMDAHB總線和CPU子系統(tǒng)中的CPUCORE模塊相連、通過RTCSUBSYSTEMAPB總線和RTC電源域相連。當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。權(quán)利要求1、一種多媒體處理平臺(tái)芯片，其特征在于，包括用于提供實(shí)時(shí)時(shí)鐘、定時(shí)開機(jī)和定時(shí)中斷的實(shí)時(shí)時(shí)鐘芯片RTC電源域；用于對多媒體信息進(jìn)行編/解碼處理的關(guān)斷SHUT_OFF電源域；及電源管理單元PMU電源域，用于控制控制所述SHUT_OFF電源域在正常模式、睡眠模式和關(guān)機(jī)三種狀態(tài)間轉(zhuǎn)換，以及控制電源芯片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT_OFF電源域供電。2、如權(quán)利要求1所述的多媒體處理平臺(tái)芯片，其特征在于，所述SHUT—OFF電源域包括內(nèi)存MEMORY子系統(tǒng)，與其它四個(gè)子系統(tǒng)及外部存4渚器相連，用于實(shí)現(xiàn)其它子系統(tǒng)對外部存儲(chǔ)器中數(shù)據(jù)的訪問及快速、易失性存儲(chǔ)；用于為外圍設(shè)備提供接口的外圍設(shè)備PERIPHERAL子系統(tǒng)，用于將外圍設(shè)備輸入的數(shù)據(jù)發(fā)送給所述MEMORY子系統(tǒng)，并將MEMORY子系統(tǒng)發(fā)送來的數(shù)據(jù)發(fā)送給外圍設(shè)備；用于非易失性保存數(shù)據(jù)的存儲(chǔ)器STORAGE子系統(tǒng)；用于對音、^L頻數(shù)據(jù)解碼的視頻VIDEO子系統(tǒng)，用于將乂人MEMORY子系統(tǒng)接收的待處理的音、視頻數(shù)據(jù)進(jìn)行解碼后發(fā)送給MEMORY子系統(tǒng)；中央控制單元CPU子系統(tǒng)，用于通過MEMORY子系統(tǒng)控制其他四個(gè)子系統(tǒng)，在媒體播放時(shí)通過控制STORAGE子系統(tǒng)將壓縮媒體數(shù)據(jù)從非易失性存儲(chǔ)器中取出，通過MEMORY子系統(tǒng)將數(shù)據(jù)保存在SDRAM中；還用于啟動(dòng)VIDEO子系統(tǒng)的解碼模塊，將壓縮媒體流解為非壓縮視頻流并保存于SDRAM中，以及將這些流通過VIDEO子系統(tǒng)中負(fù)責(zé)顯示的模塊顯示在LCD屏幕上；還用于通過控制PERIPHERAL子系統(tǒng)的IO設(shè)備與外部器件交換數(shù)據(jù)。3、如權(quán)利要求2所述的多媒體處理平臺(tái)芯片，其特征在于，所述CPU子系統(tǒng)包括CPUCORE模塊，用于對其它模塊及子系統(tǒng)進(jìn)行控制，及進(jìn)行視頻/繪圖的編碼和音頻的編解碼；所述CLK&RST模塊用于提供時(shí)鐘和復(fù)位信號(hào)；所述IRQ模塊用于處理各功能模塊送出的中斷信號(hào)；所述TIMER模塊用于提供一個(gè)或多個(gè)定時(shí)器；仲裁器，與所述CLK&RST模塊、IRQ模塊及TIMER模塊相連，并從其輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。4、如權(quán)利要求3所述的多媒體處理平臺(tái)芯片，其特征在于所述CPUCORE模塊為300MHz的ARM926處理器。5、如權(quán)利要求2所述的多媒體處理平臺(tái)芯片，其特征在于，所述VIDEO子系統(tǒng)包括SIF模塊、圖像張貼處理IPP模塊、晶顯示器控制LCDC模塊、液晶顯示器界面LCDIF模塊和VDEC模塊，還包括一個(gè)仲裁器；所述SIF模塊用于將圖形傳感器或電視信號(hào)經(jīng)處理后送到IPP。所述IPP模塊用于將SIF發(fā)送來的數(shù)據(jù)和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的數(shù)據(jù)流經(jīng)尺寸放大或縮小后，再通過MEMORY子系統(tǒng)送回外部存儲(chǔ)器，或者送給LCDC模塊用于顯示；所述LCDC模塊用于將IPP送來的視頻流和/或通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出的靜態(tài)圖片作處理后，又通過MEMORY子系統(tǒng)存回外部存儲(chǔ)器，在需要顯示時(shí)再通過MEMORY子系統(tǒng)從外部存儲(chǔ)器中讀出，送到LCDIF模塊；所述LCDIF模塊用于實(shí)現(xiàn)LCDC與LCD屏的接口；所述VDEC模塊；實(shí)現(xiàn)解碼功能；所述SIF、IPP、LCDC、LCDIF和VDEC五個(gè)模塊均通過本子系統(tǒng)上的仲裁器與MEMORY子系統(tǒng)相連；所述仲裁器從相連模塊所輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。6、如權(quán)利要求2所述的多媒體處理平臺(tái)芯片，其特征在于，所述STORAGE子系統(tǒng)包括USB驅(qū)動(dòng)控制器UDC模塊，用于驅(qū)動(dòng)USB;NFC才莫塊，用于實(shí)現(xiàn)與非FLASH接口；SDIO模塊，用于控制SD卡、SDIO卡、MMC卡；第一、第二仲裁器，分別與所述UDC、NFC和SDIO三個(gè)模塊相連；并分別從所相連模塊輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)。7、如權(quán)利要求2所述的多媒體處理平臺(tái)芯片，其特征在于，所述PERIPHERAL子系統(tǒng)包括AUD模塊，AUD多媒體數(shù)字信號(hào)編解碼器CODEC模塊，通用異步接收/發(fā)送裝置UART模塊，SPI模塊，12C模塊，TPI模塊，KPD模塊和外設(shè)直接內(nèi)存訪問PDMA模塊，還包括一個(gè)仲裁器；AUD模塊，用于實(shí)現(xiàn)AUDCODEC與PDMA和本子系統(tǒng)上仲裁器的接口并提供I2S總線；所述AUDCODEC,UART,SPI,TPI,I2C和KPD才莫塊分別用于為HP&MIC、UART、SPI驅(qū)動(dòng)、觸摸板、12C驅(qū)動(dòng)和KPD提供相應(yīng)外圍設(shè)備與該芯片的接口；所述仲裁器與所述AUD,UART,SPI,TPI,I2C和KPD才莫塊相連；從所相連模塊輸出的信號(hào)中選擇一路輸出給MEMORY子系統(tǒng)；所述PDMA模塊與所述AUD,UART,SPI,TPI模塊及MEMORY子系統(tǒng)相連。8、如權(quán)利要求3到7中任一項(xiàng)所述的多媒體處理平臺(tái)芯片，其特征在于，所述MEMORY子系統(tǒng)包括存儲(chǔ)器仲裁MARB模塊、SDRAM/DDR控制SDRC模塊、仲裁橋APB—BRIDGE模塊、只讀存儲(chǔ)器ROM模塊和CPU直接內(nèi)存訪問DMAC模塊；所述MARB模塊用于對各功能模塊送出的內(nèi)存或寄存器的訪問請求作仲裁并將所選擇的訪問請求送到ROM模塊或外部存儲(chǔ)器，并將返回的數(shù)據(jù)發(fā)送給請求方；所述SDRC模塊用于在接收到MARB模塊發(fā)送的訪問請求后從芯片外的存儲(chǔ)器中取得所請求的數(shù)據(jù)并返回給MARB模塊；所述ROM模塊用于在接收到MARB才莫塊發(fā)送的訪問請求后返回所請求的數(shù)據(jù)給MARB模塊；所述DMAC模塊用于實(shí)現(xiàn)數(shù)據(jù)在外部存儲(chǔ)器內(nèi)部的搬移，與APB—BRIDGE才莫塊、MARB才莫塊相連；所述APB—BRIDGE模塊用于實(shí)現(xiàn)CPU對各模塊寄存器的訪問；與RTC電源域、PMU電源域、其它子系統(tǒng)、DMAC模塊、MARB模塊相連。9、如權(quán)利要求8中所述的多媒體處理平臺(tái)芯片，其特征在于，所述MARB模塊包括寄存器、ROM仲裁器和SDRAM仲裁器；所述寄存器與APB—BRIDGE模塊相連；所述ROM仲裁器與ROM模塊、DMAC模塊、CPU子系統(tǒng)相連；用于在DMAC模塊和CPU子系統(tǒng)發(fā)出的訪問ROM請求中選擇一個(gè)發(fā)給ROM模塊，并將ROM模塊返回的數(shù)據(jù)發(fā)送給請求方；所述SDRAM仲裁器與SDRC模塊、DMAC模塊、及其它子系統(tǒng)相連；用于在相連模塊中除SDRC以外的模塊發(fā)出的訪問SDRAM請求中選擇一個(gè)發(fā)給SDRC模塊，并將返回的數(shù)據(jù)發(fā)送給請求方；所述SDRC模塊用于在接收到SDRAM仲裁器發(fā)送的訪問請求后從芯片外的存儲(chǔ)器中取得所請求的數(shù)據(jù)并返回給SDRAM仲裁器；所述ROM模塊用于在接收到ROM仲裁器發(fā)送的訪問請求后返回所請求的數(shù)據(jù)給ROM仲裁器。全文摘要本發(fā)明提供了一種多媒體處理平臺(tái)芯片，包括用于提供實(shí)時(shí)時(shí)鐘、定時(shí)開機(jī)和定時(shí)中斷的RTC電源域；用于對多媒體信息進(jìn)行編/解碼處理的SHUT_OFF電源域；及PMU電源域，用于控制控制所述SHUT_OFF電源域在正常模式、睡眠模式和關(guān)機(jī)三種狀態(tài)間轉(zhuǎn)換，以及控制電源芯片對各電源域的供電，即對RTC電源域始終供電；在睡眠模式和正常模式對本電源域供電；在正常模式下對SHUT_OFF電源域供電。本發(fā)明能夠降低多媒體處理平臺(tái)芯片的能耗，并且產(chǎn)品完整性好，基本上用本芯片加上電源芯片和SDRAM就能實(shí)現(xiàn)整個(gè)系統(tǒng)，容易實(shí)現(xiàn)；芯片的處理功能強(qiáng)大并且成本較低；而且DIE面積小；還能降低封裝成本。文檔編號(hào)G06F13/16GK101251766SQ20081010251公開日2008年8月27日申請日期2008年3月21日優(yōu)先權(quán)日2008年3月21日發(fā)明者李國新,楊作興申請人:北京中星微電子有限公司