專利名稱：智能卡讀寫設(shè)備及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及智能卡技術(shù)，尤其涉及一種智能卡讀寫設(shè)備及其操作方法。
背景技術(shù)：
當(dāng)利用智能卡讀寫設(shè)備對智能卡進(jìn)行讀寫操作時，在智能卡讀寫設(shè)備與智 能卡之間通常需要三路信號10(輸入/輸出)信號，RST(復(fù)位)信號，以及 時鐘(CLK)信號。 一般情況下，智能卡讀寫設(shè)備大多采用通用的智能卡接口芯 片來控制智能卡10時序的操作。這些智能卡讀寫設(shè)備的主芯片一般具有多個10 口，因此能夠滿足智能卡接口芯片所需的IO信號、RST信號至少兩路信號的要求。
但是，在有些應(yīng)用場景中，智能卡讀寫設(shè)備的主芯片并不具有足夠的10 口。 因此若是需要利用此智能卡讀寫設(shè)備對智能卡進(jìn)行讀寫操作，通常需要對智能 卡讀寫設(shè)備的10 口進(jìn)行擴(kuò)展。如圖1所示，是現(xiàn)有技術(shù)中利用通用微處理器芯 片(MCU)實現(xiàn)對智能卡讀寫設(shè)備的10 口進(jìn)行擴(kuò)展的方案的示意圖。在圖1中， 通用MCU和主芯片之間通過任意的一線4妻口 ，如半雙工的UART (Universal Asynchronous Receiver Transmitter,通用異步收發(fā)器)接口等進(jìn)行通信，且 由通用MCU控制智能卡接口芯片的操作時序，由卡時鐘電路為智能卡接口芯片 提供時鐘信號。并且，在圖1所示的智能卡讀寫i更備中，主芯片并不對智能卡 接口芯片進(jìn)行控制，而只是和通用MCU進(jìn)行通信。也就是說，在這個技術(shù)方案 中，通用MCU的性能好壞直接影響了智能卡讀寫設(shè)備對智能卡的讀寫速度。
一般情況下，性能好的MCU的價格較高，這也就造成了采用此MCU的智能 卡讀寫設(shè)備的成本相應(yīng)的增加；而性能較差的MCU,雖然價格較低，但是卻使得 智能卡讀寫設(shè)備對智能卡的讀寫速度較慢。

發(fā)明內(nèi)容
本發(fā)明提供了 一種智能卡讀寫設(shè)備及其操作方法，以保證在降低智能卡讀 寫設(shè)備成本的同時，提高對智能卡的讀寫速度。
一種智能卡讀寫設(shè)備，包括主控制單元、微處理器單元以及智能卡接口 單元；其中所述主控制單元的10 口分別連接到所述微處理器單元的第一 10 口 以及所述智能卡接口單元的第一信號端，所述微處理器單元的第二10 口連接到 所述智能卡接口單元的復(fù)位信號端。
一種智能卡讀寫設(shè)備的操作方法，包括如下步驟
微處理器單元監(jiān)測由主控制單元發(fā)送的復(fù)位控制信號；
所述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位 操作。
由以上可以看出，本發(fā)明是通過微處理器單元控制智能卡接口單元的復(fù)位 操作，而由主控制單元控制智能卡接口單元的讀寫操作。由于微處理器單元控 制的是智能卡接口單元中不影響智能卡讀寫速度的引腳，因此，即使采用性能 較差的微處理器單元也能夠保證對智能卡的讀寫速度。相較于現(xiàn)有技術(shù)，本發(fā) 明在降低智能卡讀寫設(shè)備成本的同時，提高智能卡讀寫設(shè)備了對智能卡的讀寫 速度。


圖1為現(xiàn)有技術(shù)的原理圖2為本發(fā)明智能卡讀寫設(shè)備的示意圖3為本發(fā)明智能卡讀寫i更備的結(jié)構(gòu)圖4為本發(fā)明智能卡讀寫設(shè)備的操作方法的流程圖5為本發(fā)明智能卡讀寫設(shè)備的操作方法的示意圖。
具體實施例方式
為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需 要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖僅4義是本發(fā)明 的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下， 還可以根據(jù)這些附圖獲得其他的附圖。
為解決現(xiàn)有技術(shù)中智能卡讀寫設(shè)備對智能卡的讀寫速度慢以及智能卡讀寫 設(shè)備成本較高的問題，本發(fā)明提供了 一種智能卡讀寫設(shè)備。
如圖2所示，本發(fā)明的智能卡讀寫設(shè)備包括如下組成部分主控制單元21、 微處理器單元22以及智能卡接口單元23;其中所述主控制單元21的10 口分別 連接到所述微處理器單元22的第一 10 口 101以及所述智能卡接口單元23的第 一信號端，所述微處理器單元22的第二 10 口 102連接到所述智能卡接口單元 23的復(fù)位信號端RST。
此外，如圖3所示，本發(fā)明的智能卡讀寫設(shè)備還可包括有時鐘控制單元24。 其中，所述時鐘控制單元24的第一輸出端01連接到所述智能卡接口芯片23的 時鐘信號端CLK。
在本發(fā)明的智能卡讀寫設(shè)備中，微處理器單元22通過其第一 10 口 101監(jiān) 測主控制單元21 IO口的信號的變化。由于主控制單元的10 口在空閑時為高電 平，只有在讀寫器設(shè)備對智能卡進(jìn)行讀寫操作時，主控制單元的10 口才會被拉 低。但是根據(jù)IS07816規(guī)范，在正常工作時，主控制單元的IO口為低電平的時 間一般不會太長。例如，在一般的智能卡讀寫設(shè)備的應(yīng)用環(huán)境中，智能卡讀寫 設(shè)備的主控制單元10 口為低電平的時間都遠(yuǎn)小于lms。所以，在所述10 口為低 電平的時間小于lms時，微處理器單元22可認(rèn)為所述主控制單元并沒有發(fā)出復(fù) 位操作信號。而當(dāng)主控制單元的10 口為低電平的時間超過lms時，微處理器單
元22即可判斷得出主控制單元21需要對智能卡接口單元23進(jìn)行復(fù)位操作，即 向微處理器單元22發(fā)出了對所述智能卡接口單元23的復(fù)位操作信號。
因此，由于微處理器單元控制智能卡接口單元的復(fù)位信號端RST，主控制單 元控制智能卡接口芯片的讀寫操作，而微處理器單元所控制的復(fù)位信號端RST 并不會影響智能卡的讀寫速度，因此，在本發(fā)明中，即使采用性能較差的微處 理器單元，也能夠保證對智能卡的讀寫速度，且降低了成本。 此外，本發(fā)明還提供了一種智能卡讀寫設(shè)備的操作方法。 如圖4所示，本發(fā)明智能卡讀寫設(shè)備的操作方法包括如下步驟 步驟41、微處理器單元監(jiān)測由主控制單元發(fā)送的復(fù)位控制信號； 在此步驟中，所述微處理器單元通過第一 10端口監(jiān)測主控制單元的10端 口的信號變化。當(dāng)所述主控制單元的10端口為低電平的時間超過預(yù)設(shè)時間時， 確定所述主控制單元需要對智能卡接口單元進(jìn)行復(fù)位操作，接收由所述主控制 單元發(fā)送的復(fù)位控制信號。根據(jù)IS07816規(guī)范，所述的預(yù)設(shè)時間可以設(shè)置為lms， 當(dāng)然這個時間可以短些、也可以長些，可以根據(jù)智能卡讀寫設(shè)備的應(yīng)用環(huán)境來 定。
步驟42、所述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元 進(jìn)行復(fù)位操作。
在此步驟中，所述^f數(shù)處理器單元通過第二 10端口控制所述智能卡接口單元 的復(fù)位信號端，使所述智能卡接口單元的復(fù)位信號端為低電平。當(dāng)所述復(fù)位信 號端為低電平的時間達(dá)到規(guī)定時間時，所述微處理器單元通過所述第二 10端口 控制所述智能卡接口單元的復(fù)位信號端，使所述智能卡接口單元的復(fù)位信號端 為高電平。其中，所述智能卡接口單元的復(fù)位信號端為低電平的時間符合 IS07816規(guī)范的要求。
為了使智能卡讀寫設(shè)備的主控制單元能夠準(zhǔn)確的對智能卡進(jìn)行讀寫操作，
如圖5所示，所述方法還包括
步驟43、所述智能卡接口單元通過第一信號端向所述主控制單元發(fā)送復(fù)位 信息，以通知所述主控制單元進(jìn)行讀寫操作。
之后，所述主控制單元便可通過直接控制智能卡接口單元對智能卡進(jìn)行相 應(yīng)的讀寫操作。
綜上所述，本發(fā)明是通過微處理器單元控制智能卡接口單元的復(fù)位操作， 而由主控制單元控制智能卡接口單元的讀寫操作。由于微處理器單元控制的是 智能卡接口單元中不影響智能卡讀寫速度的引腳，因此，即使采用性能較差的 微處理器單元也能夠保證對智能卡的讀寫速度。相較于現(xiàn)有技術(shù)，本發(fā)明在降 低智能卡讀寫設(shè)備成本的同時，提高智能卡讀寫設(shè)備了對智能卡的讀寫速度。
以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護(hù)范圍并不局限于 此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到 變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng) 所述以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種智能卡讀寫設(shè)備，其特征在于包括主控制單元、微處理器單元以及智能卡接口單元；其中所述主控制單元的IO口分別連接到所述微處理器單元的第一IO口以及所述智能卡接口單元的第一信號端，所述微處理器單元的第二IO口連接到所述智能卡接口單元的復(fù)位信號端。
2、 根據(jù)權(quán)利要求1所述的智能卡讀寫設(shè)備，其特征在于還包括時鐘控制單 元；其中，所述時鐘控制單元的第一輸出端連接到所述智能卡接口單元的時鐘 信號端。
3、 一種智能卡讀寫設(shè)備的操作方法，其特征在于，所述方法包括如下步驟 微處理器單元監(jiān)測由主控制單元發(fā)送的復(fù)位控制信號； 所述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位操作。
4、 根據(jù)權(quán)利要求3所述的智能卡讀寫設(shè)備的操作方法，其特征在于，所述 微處理器單元監(jiān)測由主控制單元發(fā)送的復(fù)位控制信號的步驟包括所述微處理器單元通過第一 10 口監(jiān)測主控制單元10 口的信號變化； 當(dāng)所述主控制單元IO 口為低電平的時間超過預(yù)設(shè)時間時，確定所述主控制單元需要對智能卡接口單元進(jìn)行復(fù)位操作，監(jiān)測到所述主控制單元發(fā)送的復(fù)位控制信號。
5、 根據(jù)權(quán)利要求3所述的智能卡讀寫設(shè)備的操作方法，其特征在于，所述 微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位操作的步 驟具體為所述微處理器單元通過第二 10 口控制所述智能卡接口單元的復(fù)位信號端， 使所述智能卡接口單元的復(fù)位信號端為低電平；當(dāng)所述復(fù)位信號端為低電平的時間達(dá)到規(guī)定時間時，所述微處理器單元通過所述第二IO 口控制所述智能卡接口單元的復(fù)位信號端，使所述智能卡接口單元的復(fù)位信號端為高電平。
6、 根據(jù)權(quán)利要求3所述的智能卡讀寫設(shè)備的操作方法，其特征在于，在所 述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位操作的 步驟后，所述方法還包括所述智能卡接口單元通過第一信號端向所述主控制單元發(fā)送復(fù)位信息，以 通知所述主控制單元進(jìn)行讀寫操作。
7、 根據(jù)權(quán)利要求3所述的智能卡讀寫設(shè)備的操作方法，其特征在于，在所 述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位操作的 步驟后，所述方法還包括所述主控制單元控制所述智能卡接口單元的讀寫操作。
全文摘要
本發(fā)明提供了一種智能卡讀寫設(shè)備及其操作方法，涉及智能卡技術(shù)，為保證在降低智能卡讀寫設(shè)備成本的同時，提高對智能卡的讀寫速度而發(fā)明。其中，所述方法包括微處理器單元監(jiān)測由主控制單元發(fā)送的復(fù)位控制信號；所述微處理器單元根據(jù)所述復(fù)位控制信號，控制智能卡接口單元進(jìn)行復(fù)位操作。本發(fā)明能夠保證在降低智能卡讀寫設(shè)備成本的同時，提高智能卡讀寫設(shè)備對智能卡的讀寫速度。
文檔編號G06K7/00GK101350059SQ20081011861
公開日2009年1月21日 申請日期2008年8月20日 優(yōu)先權(quán)日2008年8月20日
發(fā)明者陳益峰 申請人:北京握奇數(shù)據(jù)系統(tǒng)有限公司