專利名稱：冗余時(shí)鐘開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種冗余時(shí)鐘開關(guān)電路。
背景技術(shù)：
計(jì)算機(jī)和其他數(shù)字電子系統(tǒng)的共同特點(diǎn)是使用由至少 一個(gè)數(shù)字時(shí) 鐘信號(hào)驅(qū)動(dòng)的同步邏輯。
一般，時(shí)鐘信號(hào)以所選擇的頻率在邏輯"高，， 電平和邏輯"低"電平之間交替，該所選擇的頻率與正被驅(qū)動(dòng)的邏輯電 路兼容。典型地，時(shí)鐘信號(hào)由晶體驅(qū)動(dòng)的振蕩器電路產(chǎn)生，該晶體被直
流(DC)電源電壓激勵(lì)而振蕩。使用晶體通常得到精確到百萬分之幾的
高穩(wěn)定頻率源。
然而，雖然大多數(shù)時(shí)鐘信號(hào)表現(xiàn)出精確度和穩(wěn)定性，但是硬件問題 時(shí)常出現(xiàn)，導(dǎo)致時(shí)鐘信號(hào)暫時(shí)或永久故障。這種故障可以包括時(shí)鐘信號(hào) 的電壓電平的明顯改變、時(shí)鐘信號(hào)的頻率或相位中不可接受的變化(通 常稱為"抖動(dòng)")，或者甚至?xí)r鐘信號(hào)的完全消失。任何這些故障都可 能導(dǎo)致相關(guān)數(shù)字電路的不正常工作。雖然諸如家用計(jì)算機(jī)、個(gè)人數(shù)字助 理(PDA)等的大多數(shù)低端計(jì)算系統(tǒng)和其他電子裝置受時(shí)鐘問題的影響， 但是由這種故障所引起的數(shù)據(jù)丟失卻很少是災(zāi)難性的。然而，對(duì)于中端 和高端計(jì)算系統(tǒng)，諸如商業(yè)數(shù)據(jù)庫和通信服務(wù)器，與時(shí)鐘信號(hào)故障相關(guān) 的任何數(shù)據(jù)完整性問題或當(dāng)機(jī)時(shí)間可能導(dǎo)致收入明顯減少并且顧客滿 意度下降。
為了進(jìn)行保護(hù)不受時(shí)鐘信號(hào)錯(cuò)誤的影響， 一 些計(jì)算機(jī)系統(tǒng)結(jié)合開關(guān) 電路采用兩個(gè)獨(dú)立的時(shí)鐘信號(hào)源，以將其中 一個(gè)時(shí)鐘信號(hào)送出來驅(qū)動(dòng)系 統(tǒng)邏輯。因此，如果檢測到一個(gè)時(shí)鐘信號(hào)的問題，可以通過開關(guān)快速地 選擇另一個(gè)時(shí)鐘信號(hào)作為系統(tǒng)時(shí)鐘信號(hào)。
然而，具有表面上相同頻率的兩個(gè)獨(dú)立的時(shí)鐘信號(hào)源可能會(huì)彼此不 同相，并且還可能呈現(xiàn)出稍微不同的頻率。結(jié)果，僅僅從一個(gè)時(shí)鐘信號(hào) 切換到另一個(gè)時(shí)鐘信號(hào)可能將信號(hào)毛刺(signal glitch)、短脈沖等 引入到正從開關(guān)輸出的時(shí)鐘信號(hào)中，又會(huì)對(duì)系統(tǒng)邏輯造成問題。因此，
開關(guān)的輸出經(jīng)常被配置為驅(qū)動(dòng)鎖相環(huán)(PLL)電路，該鎖相環(huán)電路被設(shè) 計(jì)為忽略所選擇的時(shí)鐘信號(hào)中的這種臨時(shí)問題，同時(shí)產(chǎn)生具有與離開開 關(guān)的時(shí)鐘信號(hào)相同頻率的輸出時(shí)鐘信號(hào)。而且，PLL電路能夠引入小的 相位誤差到所選擇的時(shí)鐘信號(hào)中以解決輸入時(shí)鐘信號(hào)之間的相位差。
不幸的是，使用PLL電路經(jīng)常引入超過原始輸入時(shí)鐘信號(hào)抖動(dòng)的額 外抖動(dòng)到輸出時(shí)鐘信號(hào)中。該P(yáng)LL電路也可能與耦接到輸出時(shí)鐘信號(hào)的 一個(gè)或多個(gè)其他PLL電路交互，有可能將級(jí)聯(lián)PLL穩(wěn)定性問題引入到所 涉及的其他PLL電路的每一個(gè)中。


圖1是根據(jù)本發(fā)明一實(shí)施例的冗余時(shí)鐘開關(guān)電路的框圖。
圖2是根據(jù)本發(fā)明 一實(shí)施例的在冗余時(shí)鐘信號(hào)之間切換的方法的流程圖。
圖3是根據(jù)本發(fā)明另一實(shí)施例的冗余時(shí)鐘開關(guān)電路的框圖。 圖4是描述根據(jù)本發(fā)明一實(shí)施例的、在從一個(gè)時(shí)鐘信號(hào)切換到另一 個(gè)時(shí)鐘信號(hào)之前和之后的、圖3的兩個(gè)延遲電路的控制的理想時(shí)序圖。
具體實(shí)施例方式
圖1提供了本發(fā)明的一個(gè)實(shí)施例包括笫一延遲電路102、笫二延 遲電路104和控制邏輯106的冗余時(shí)鐘開關(guān)電路100的框圖。第一延遲 電路102被配置為對(duì)第一時(shí)鐘信號(hào)108進(jìn)行延遲，以產(chǎn)生第一延遲時(shí)鐘 信號(hào)U2。類似地，第二延遲電路104被配置為對(duì)第二時(shí)鐘信號(hào)IIO進(jìn) 行延遲，以產(chǎn)生第二延遲時(shí)鐘信號(hào)114?？刂七壿?06被配置為控制第 一延遲電路102和第二延遲電路104以保持第一延遲時(shí)鐘信號(hào)112和第 二延遲時(shí)鐘信號(hào)114之間的相位對(duì)準(zhǔn)。控制邏輯106還配置為選擇延遲 時(shí)鐘信號(hào)112、 114的其中之一作為輸出時(shí)鐘信號(hào)116。
圖2中通過流程圖示出了本發(fā)明的另一個(gè)可能實(shí)施例 一種在冗余 時(shí)鐘信號(hào)之間切換的方法200。在方法200中，對(duì)第一時(shí)鐘信號(hào)進(jìn)行延 遲，以產(chǎn)生第一延遲時(shí)鐘信號(hào)(操作202 )。此外，對(duì)第二時(shí)鐘信號(hào)進(jìn) 行延遲，以產(chǎn)生第二延遲時(shí)鐘信號(hào)(操作204 )。控制第一和第二時(shí)鐘 信號(hào)的延遲，以保持第一和第二延遲時(shí)鐘信號(hào)之.間的相位對(duì)準(zhǔn)(操作 206 )。此外，選擇第一和第二延遲時(shí)鐘信號(hào)的其中之一作為輸出時(shí)鐘
信號(hào)(操作208 )。雖然圖2可能暗示了操作的特定順序，但是方法200 的操作202-208可以不同于圖2示出的順序執(zhí)行，包括在一些情況下同 時(shí)執(zhí)行，而保持在此處所描述的本發(fā)明的范圍內(nèi)。
圖3示出了根據(jù)本發(fā)明另一個(gè)實(shí)施例的冗余時(shí)鐘開關(guān)電路300。如 同圖1的電路100—樣，圖3的冗余時(shí)鐘開關(guān)電路300包括第一延遲電 路302,配置為延遲第一時(shí)鐘信號(hào)308以產(chǎn)生第一延遲時(shí)鐘信號(hào)312。 開關(guān)電路300還包括第二延遲電路304，配置為延遲第二時(shí)鐘信號(hào)310 以產(chǎn)生第二延遲時(shí)鐘信號(hào)314。延遲電路302、 304中的每一個(gè)將其時(shí)鐘 信號(hào)308、 310延遲某個(gè)可控制的量，如下面所詳細(xì)描述的。
開關(guān)電路300還包括控制邏輯，該控制邏輯包括兩個(gè)時(shí)鐘檢測電路 322、 324，兩個(gè)延遲控制電路332、 334、相位檢測器326、多路復(fù)用器 328和控制器330。開關(guān)電路300的另 一個(gè)實(shí)施例中還包括PLL電路340。 這些部件的每一個(gè)以及它們在開關(guān)電路300內(nèi)的作用在下面詳細(xì)討論。
笫一時(shí)鐘檢測電路322被配置為產(chǎn)生笫一時(shí)鐘信號(hào)308的狀態(tài)，而 第二時(shí)鐘檢測電路324被配置為產(chǎn)生第二時(shí)鐘信號(hào)310的狀態(tài)。每個(gè)時(shí) 鐘檢測電路322、 324可以指示在其相關(guān)時(shí)鐘信號(hào)308、 310中是否檢測 到問題或故障。例如，時(shí)鐘檢測電路322、 324可以沖企測不正常的電壓 電平、不適當(dāng)?shù)姆宓椒咫妷簲[幅、窄("短")脈沖、不正確的頻率以 及時(shí)鐘信號(hào)308、 310的其他故障。當(dāng);f企測到時(shí)鐘信號(hào)308、 310的其中 一個(gè)中的故障時(shí)，相關(guān)的時(shí)鐘檢測電路322、 324通過時(shí)鐘錯(cuò)誤信號(hào)362、 364指示該狀態(tài)。在一個(gè)實(shí)施例中，時(shí)鐘錯(cuò)誤信號(hào)362、 364保持有效直 到相關(guān)的時(shí)鐘信號(hào)308、 310所呈現(xiàn)出的故障或錯(cuò)誤情況已緩和了某預(yù) 定時(shí)間期間。
基于如時(shí)鐘錯(cuò)誤信號(hào)362、 364所指示的、與第一和第二時(shí)鐘信號(hào) 308、 310相關(guān)的時(shí)鐘信號(hào)狀態(tài)，控制器330選擇延遲時(shí)鐘信號(hào)312、 314 的其中之一作為輸出時(shí)鐘信號(hào)316驅(qū)動(dòng)邏輯電路，諸如微處理器、微控 制器、數(shù)字信號(hào)處理器(DSP)或其他同步邏輯。為此，控制器330使 用時(shí)鐘選擇信號(hào)324控制多路復(fù)用器328,多路復(fù)用器328接收第一和 第二延遲時(shí)鐘信號(hào)312、 314作為輸入，并且根據(jù)時(shí)鐘選擇信號(hào)324的 狀態(tài)，使得這些時(shí)鐘信號(hào)312、 314的其中之一通過作為輸出時(shí)鐘信號(hào) 316。
在一個(gè)實(shí)施例中，第一和第二延遲電路302、 304將第一和第二時(shí)
鐘信號(hào)308、 310延遲一最小時(shí)間長度，該最小時(shí)間長度是允許控制器 330在第一或第二時(shí)鐘信號(hào)308、 310中檢測到的問題到達(dá)多路復(fù)用器 328的輸入之前對(duì)時(shí)鐘錯(cuò)誤信號(hào)362、 364做出反應(yīng)并且將多路復(fù)用器 328設(shè)置到希望的狀態(tài)所需要的。開關(guān)電路300的這種配置可以防止時(shí) 鐘信號(hào)錯(cuò)誤被傳輸?shù)捷敵鰰r(shí)鐘信號(hào)316。
控制器330經(jīng)由相位檢測器326和延遲控制電路332、 334調(diào)節(jié)延 遲電路302、 304以保持第一和第二延遲時(shí)鐘信號(hào)312、 314之間的相位 對(duì)準(zhǔn)。這樣做，相位錯(cuò)誤不需要在控制器330經(jīng)由多路復(fù)用器328從延 遲時(shí)鐘信號(hào)312、 314的一個(gè)切換到另一個(gè)時(shí)被引入到輸出時(shí)鐘信號(hào)316 中。在一個(gè)實(shí)施例中，為了完成該任務(wù)，相位檢測器326獲取笫一和第 二延遲時(shí)鐘信號(hào)312、 314并且產(chǎn)生相位差信號(hào)350,相位差信號(hào)350指 示延遲時(shí)鐘信號(hào)312、 314之間的相對(duì)相位差。在一個(gè)實(shí)施例中，相位 差信號(hào)350是表示數(shù)值的信號(hào)，該數(shù)值可能的格式為1的補(bǔ)碼U's complement) 、 2的#卜石馬(2's complement)或符號(hào)一幅度格式，指示延 遲時(shí)鐘信號(hào)312、 314的其中一個(gè)相對(duì)于另一個(gè)的相位。
相位差信號(hào)350由每個(gè)延遲控制電路332、 334接收作為控制輸入。 更具體地，在一個(gè)實(shí)施例中，第一延遲控制電路332利用第一延遲時(shí)鐘 信號(hào)312相對(duì)于第二延遲時(shí)鐘信號(hào)314的相位的相位作為控制輸入，而 第二延遲控制電路334使用第二延遲時(shí)鐘信號(hào)3M相對(duì)于第一延遲時(shí)鐘 信號(hào)312的相位的相位。在該特定實(shí)施方式中，延遲控制電路332、 334 的其中一個(gè)反轉(zhuǎn)相位差信號(hào)350的符號(hào)以產(chǎn)生適于該延遲控制電路 332、 334的觀察的相對(duì)相位差信號(hào)。這種反轉(zhuǎn)可以在其中一個(gè)延遲控制 電路332、 334之內(nèi)發(fā)生，或者在它們之外發(fā)生(未在圖3中示出)。
圖3的每個(gè)延遲控制電路332、 334還從控制器330接收單獨(dú)的延 遲控制使能信號(hào)356、 358。當(dāng)被使能時(shí)，延遲控制電路332、 334經(jīng)由 延遲控制信號(hào)352、 354通過其相關(guān)的延遲電路302、 304調(diào)整施加到時(shí) 鐘信號(hào)308、 310上的延遲。更具體地，當(dāng)?shù)v:使能時(shí)，每個(gè)延遲控制電 路332、 334持續(xù)地調(diào)整延遲，以維持第一和第二延遲時(shí)鐘信號(hào)312、 314 之間基本上為零的相位差。由于第一和第二延遲控制電路332、 334的 操作，第一和第二延遲時(shí)鐘信號(hào)312、 314在開關(guān)電路300的整個(gè)操作 期間基本上是相位對(duì)準(zhǔn)的。在一個(gè)實(shí)施方式中，延遲控制信號(hào)352、 354 每一個(gè)都代表一不帶符號(hào)的值，所述不帶符號(hào)的值指示將由正被控制的
延遲電路302、 304施加的延遲量。
在圖3的實(shí)施例中，控制器330每次確切地使能一個(gè)延遲控制電路 332、 334。結(jié)果，消除了當(dāng)兩個(gè)延遲控制電路332、 334同時(shí)試圖減小 延遲時(shí)鐘信號(hào)312、 314之間的相位差時(shí)可能出現(xiàn)的潛在的控制環(huán)路不
穩(wěn)定性。
在一個(gè)特定的實(shí)施方式中，控制器330使能與當(dāng)時(shí)沒有被控制器 330選擇為輸出時(shí)鐘信號(hào)316的第一延遲時(shí)鐘信號(hào)312、 314相關(guān)的延遲 控制電路332、 334。換句話i兌，用作二次(secondary)或備份時(shí)鐘信 號(hào)的時(shí)鐘信號(hào)308、 310的延遲被持續(xù)地通過其延遲控制電路332、 334 進(jìn)行調(diào)整，以匹配用作輸出時(shí)鐘信號(hào)316的源的另一時(shí)鐘信號(hào)308、 310 的相位。
假設(shè)第一和第二時(shí)鐘信號(hào)308、 310頻率稍微不同，第一和第二延 遲電路302、 304中的一個(gè)或另一個(gè)施加的延遲將可能需要經(jīng)由延遲控 制電路332、 334持續(xù)調(diào)整，以維持第一和第二延遲時(shí)鐘信號(hào)312、 314 之間的相位對(duì)準(zhǔn)。圖4示出了一個(gè)這樣的示例，根據(jù)該示例上面的時(shí)序 圖表示施加在第一時(shí)鐘信號(hào)308上的延遲的幅度，而下面的圖示出了與 第二時(shí)鐘信號(hào)310有關(guān)的類似信息。在這個(gè)示例中，第一時(shí)鐘信號(hào)308 的頻率略小于笫二時(shí)鐘信號(hào)310的頻率。當(dāng)每個(gè)時(shí)鐘信號(hào)308、 310來 源獨(dú)立時(shí)，可能會(huì)發(fā)生這種頻率差異，其幅度可能僅為百萬分之幾十或 幾百。還有在這個(gè)情況中，第一延遲時(shí)鐘信號(hào)312被控制器330初始地 選擇以產(chǎn)生輸出時(shí)鐘信號(hào)316。更具體地，控制器330在第一時(shí)間間隔 L期間驅(qū)動(dòng)時(shí)鐘選擇信號(hào)324,使得多路復(fù)用器328通過第一延遲時(shí)鐘 信號(hào)312到其輸出作為輸出時(shí)鐘信號(hào)316。
在該相同的時(shí)間間隔L期間，控制器330禁止第一延遲控制電路 332,使得由第一延遲電路302插入的延遲保持固定。在一個(gè)實(shí)施例中， 這個(gè)延遲至少足夠長以允許控制器330對(duì)笫一時(shí)鐘錯(cuò)誤信號(hào)362做出反 應(yīng)并切換多路復(fù)用器328以利用第二延遲時(shí)鐘信號(hào)314作為輸出時(shí)鐘信 號(hào)316。
同樣在第 一時(shí)間間隔1\期間，控制器330使能第二延遲控制電路334 以調(diào)節(jié)第二延遲電路304，使得第二延遲時(shí)鐘信號(hào)314保持與第一延遲 時(shí)鐘信號(hào)312的相位對(duì)準(zhǔn)。由于第一時(shí)鐘信號(hào)308的頻率略小于第二時(shí) 鐘信號(hào)310的頻率，并且對(duì)于每個(gè)時(shí)鐘信號(hào)308、 310假設(shè)低的相位抖
動(dòng)，施加在第二時(shí)鐘信號(hào)310上的延遲將需要被持續(xù)地增加以維持相位 對(duì)準(zhǔn)。假設(shè)第二延遲電路304可以提供的延遲量不是無限的，第二延遲 控制電路334被配置為間歇地將延遲量減小大約第二時(shí)鐘信號(hào)310的周 期。這些減小被描繪為周期性延遲突變(delay discontinuity) 500， 突變500實(shí)質(zhì)上將引入到第二時(shí)鐘信號(hào)310中的延遲重新設(shè)置到較小的 值。結(jié)果，第二延遲控制電路334可以維持用于第二時(shí)鐘信號(hào)310的適 當(dāng)延遲，同時(shí)保持在第二延遲電路304的工作限制之內(nèi)。
取決于第二延遲電路304的內(nèi)部設(shè)計(jì)，延遲突變500可能引起第二 延遲控制信號(hào)314中的信號(hào)毛刺或其他暫時(shí)異常，使得該信號(hào)在延遲突 變500期間不適合用作輸出時(shí)鐘信號(hào)316的源。因此，根據(jù)本發(fā)明的一 個(gè)實(shí)施例，控制器330可以被配置為確保從第一延遲時(shí)鐘信號(hào)312到笫 二延遲時(shí)鐘信號(hào)314切換其選擇不會(huì)發(fā)生在第一時(shí)間間隔L的任何延遲 突變500的期間內(nèi)。在另一個(gè)實(shí)施方式中，第二延遲控制電路334可以 被配置為推遲在控制器330將其選擇從第一延遲時(shí)鐘信號(hào)312切換到作 為輸出時(shí)鐘信號(hào)316的第二延遲時(shí)鐘信號(hào)314的期間內(nèi)可能發(fā)生的任何 延遲突變500。為了加入這種功能性，控制器330和第二延遲控制電路 334可能需要在它們之間傳送的通信信號(hào)方面的某種交互，指示即將發(fā) 生的動(dòng)作，諸如第二延遲控制電路334的延遲突變500,或者從第一延 遲時(shí)鐘信號(hào)312到第二延遲時(shí)鐘信號(hào)314的切換轉(zhuǎn)換或故障轉(zhuǎn)換 (failover )。
假設(shè)第一時(shí)鐘檢測電路332通過第一時(shí)鐘錯(cuò)誤信號(hào)362通知控制器 330第一時(shí)鐘信號(hào)308的問題，控制器330通過時(shí)鐘選擇信號(hào)324在時(shí) 間TF (圖4中所示)發(fā)起從第一延遲時(shí)鐘信號(hào)312到作為輸出時(shí)鐘信號(hào) 316的第二延遲時(shí)鐘信號(hào)314的故障轉(zhuǎn)換來做出反應(yīng)。此時(shí)，控制器330 還禁止第二延遲控制電路334并且使能第一延遲控制電路332。結(jié)果， 在TF處的故障轉(zhuǎn)換之后的第二時(shí)間間隔T2期間，第 一延遲控制電路3 32 被使能，使得持續(xù)調(diào)整通過第一延遲電路302施加在第一時(shí)鐘信號(hào)308 上的延遲。假設(shè)第一時(shí)鐘信號(hào)308仍具有略低于第二時(shí)鐘信號(hào)310的頻 率，施加的延遲在時(shí)間T2期間被持續(xù)減小。此外，第一延遲控制電路332 可以周期性地在延遲達(dá)到零或某個(gè)其他最小延遲值之前，將經(jīng)由延遲電 路302施加的延遲增加大約第一時(shí)鐘信號(hào)308的周期。延遲的這種周期 性增加可以表現(xiàn)為第一延遲控制電路332所施加的延遲的幅度中的一個(gè)
或多個(gè)延遲突變500。在該相同的時(shí)間間隔L期間，由于第二延遲控制 電路334正被禁止，第二延遲電路304維持用于第二延遲時(shí)鐘信號(hào)314 的固定的延遲。
盡管圖4的示例呈現(xiàn)了一種特定的情形，其中第一時(shí)鐘信號(hào)308的 頻率保持略低于第二時(shí)鐘信號(hào)310的頻率，但是第一和第二延遲控制電 路332、 334也可以:故配置為隨著時(shí)鐘信號(hào)308、 310的頻率和相對(duì)相位 隨時(shí)間變化而維持延遲時(shí)鐘信號(hào)312、 314之間的相位對(duì)準(zhǔn)。而且，盡 管圖4中示出了單個(gè)故障轉(zhuǎn)換點(diǎn)Tp,這里也預(yù)期了控制器330從一個(gè)延 遲時(shí)鐘信號(hào)312、 314切換到另一個(gè)延遲時(shí)鐘信號(hào)312、 314的其他故障 轉(zhuǎn)換點(diǎn)。
通過保持正用于產(chǎn)生輸出時(shí)鐘信號(hào)316的該特定的延遲時(shí)鐘信號(hào) 312、 314的延遲固定，任何由于延遲突變500引入信號(hào)毛刺的可能性基 本上被消除，從而提高了輸出時(shí)鐘信號(hào)316和其驅(qū)動(dòng)的邏輯電路中的穩(wěn) 定性。相反，任何延遲突變500被轉(zhuǎn)移到當(dāng)時(shí)沒有正被用于產(chǎn)生輸出時(shí) 鐘信號(hào)316的那個(gè)延遲時(shí)鐘信號(hào)312、 314。
在本發(fā)明的另一個(gè)實(shí)施例中，可以將PLL電路340加入到時(shí)鐘開關(guān) 電路300中，使得來自多路復(fù)用器328的第一輸出時(shí)鐘信號(hào)316可以驅(qū) 動(dòng)PLL電路340以產(chǎn)生第二輸出時(shí)鐘信號(hào)318用于驅(qū)動(dòng)其他邏輯電路。 可以利用PLL電路340以防止將第一輸出時(shí)鐘信號(hào)316的任何潛在的毛 刺或其他暫時(shí)缺陷引入到第二輸出時(shí)鐘信號(hào)318中。如果例如控制器 330在延遲時(shí)鐘信號(hào)312、 314的其中一個(gè)或兩個(gè)在執(zhí)行低到高或高到低 的邏輯轉(zhuǎn)換的時(shí)間附近從一個(gè)延遲時(shí)鐘信號(hào)312、 314轉(zhuǎn)換其選擇，在
控制器330的引導(dǎo)下的多路復(fù)用器328可能引入這種錯(cuò)誤。如果多路復(fù) 用器328結(jié)合了標(biāo)準(zhǔn)組合邏輯的典型異步邏輯設(shè)計(jì)，可能就是這樣的情 況。在另一個(gè)實(shí)施例中，多路復(fù)用器328可以替代地結(jié)合觸發(fā)器或其他 鎖存器，該觸發(fā)器或其他鎖存器調(diào)節(jié)正由延遲時(shí)鐘信號(hào)312、 314驅(qū)動(dòng) 的輸入，從而便于多路復(fù)用器328的同步邏輯設(shè)計(jì)。輸入的這種調(diào)節(jié)可 以防止在時(shí)鐘信號(hào)312、 314的邏輯轉(zhuǎn)換期間從一個(gè)延遲時(shí)鐘信號(hào)312、 314切換到作為第一輸出時(shí)鐘信號(hào)316的源的另一個(gè)延遲時(shí)鐘信號(hào)312、 314。在該情況下，使用PLL電路340進(jìn)一步調(diào)節(jié)第一輸出時(shí)鐘信號(hào)316 可能就不必要了。
此處描述的冗余時(shí)鐘開關(guān)電路和相關(guān)方法的各種實(shí)施例確保了冗 余的時(shí)鐘信號(hào)經(jīng)過延遲的形式保持相位對(duì)準(zhǔn)。結(jié)果，基本上消除在故障 轉(zhuǎn)換期間將相位延遲引入到得到的輸出時(shí)鐘信號(hào)以維持輸出時(shí)鐘信號(hào)
前后連貫的相位，從而減小了在輸出時(shí)鐘信號(hào)驅(qū)動(dòng)的下游PLL電路中引 起不穩(wěn)定的可能性。此外，使用同步多路復(fù)用器或類似電路作為切換方 法可以完全不需要用于在輸出時(shí)鐘電路處防止毛刺的PLL電路，從而大 致保持了原始時(shí)鐘信號(hào)的抖動(dòng)特性并且進(jìn)一步避免了級(jí)聯(lián)PLL不穩(wěn)定性。
雖然這里已經(jīng)討論了本發(fā)明的幾個(gè)實(shí)施例，但是本發(fā)明的范圍包含 的其他實(shí)施例是可能的。例如，雖然上面描述的許多實(shí)施例具體涉及使 用兩個(gè)輸入時(shí)鐘信號(hào)提供輸出時(shí)鐘信號(hào)的冗余性，但是使用多于兩個(gè)時(shí) 鐘的其他實(shí)施例也可以在其他實(shí)施例中采用。對(duì)于每個(gè)附加的輸入時(shí)鐘 信號(hào)，開關(guān)電路可以采用如上所述的另一個(gè)延遲電路和延遲控制電路。 而且，假設(shè)需要用另 一個(gè)輸入時(shí)鐘信號(hào)來替換任一輸入時(shí)鐘信號(hào)作為輸 出時(shí)鐘信號(hào)的源，可以使用附加的相位檢測器確定任何兩個(gè)輸入時(shí)鐘信 號(hào)之間的相對(duì)相位。此外，雖然顯著地針對(duì)計(jì)算機(jī)系統(tǒng)討論了時(shí)鐘開關(guān) 的使用，但是這里所概括的原理的應(yīng)用可以適用于許多不同類型的電子 系統(tǒng)，諸如通用計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)和通信服務(wù)器、專用電子器件以及可 能從冗余時(shí)鐘開關(guān)電路的使用中獲益的任何其他電子系統(tǒng)。另外， 一個(gè) 實(shí)施例的各個(gè)方面可以與替代實(shí)施例的那些方面組合，以產(chǎn)生本發(fā)明的 其他實(shí)施方式。因此，雖然根據(jù)特定的實(shí)施例描述了本發(fā)明，但是這些 描述僅是說明性的而非限制性的。因此，本發(fā)明的適當(dāng)范圍僅由下面的 權(quán)利要求書所限定。
權(quán)利要求
1.一種冗余時(shí)鐘開關(guān)電路(100、300)，包括第一延遲電路(102、302)，配置為對(duì)第一時(shí)鐘信號(hào)(108、308)進(jìn)行延遲，以產(chǎn)生第一延遲時(shí)鐘信號(hào)(112、312)；第二延遲電路(104、304)，配置為對(duì)第二時(shí)鐘信號(hào)(110、310)進(jìn)行延遲，以產(chǎn)生第二延遲時(shí)鐘信號(hào)(114、314)；以及控制邏輯(106)，配置為控制第一和第二延遲電路(102、104、302、304)以維持第一和第二延遲時(shí)鐘信號(hào)(112、114、312、314)之間的相位對(duì)準(zhǔn)，并且選擇第一和第二延遲時(shí)鐘信號(hào)(112、114、312、314)的其中之一作為輸出時(shí)鐘信號(hào)(116、316)。
2. 如權(quán)利要求1所述的冗余時(shí)鐘開關(guān)電路(100、 300 ),其中 第一延遲電路(102、 302 )包括大于第一時(shí)鐘信號(hào)(108、 308 )的周期的最大延遲；并且第二延遲電路(104、 304 )包括大于第二時(shí)鐘信號(hào)的周期的最大延遲。
3. 如權(quán)利要求1所述的冗余時(shí)鐘開關(guān)電路(100、 300 ),其中控 制邏輯(106)包括第一時(shí)鐘檢測電路(322 ),配置為產(chǎn)生第一時(shí)鐘信號(hào)(308 )的第 一時(shí)鐘狀態(tài)(362);第二時(shí)鐘檢測電路(324 )，配置為產(chǎn)生第二時(shí)鐘信號(hào)(310)的第 二時(shí)鐘狀態(tài)(364 );控制器(330 )，配置為基于第一和第二時(shí)鐘狀態(tài)(362、 364 )選 擇笫一和第二延遲時(shí)鐘信號(hào)(312、 310的其中之一；以及多路復(fù)用器(328 )，配置為接收第一和第二延遲時(shí)鐘信號(hào)(312、 314)并且輸出由控制器(330 )選擇的第一和第二延遲時(shí)鐘信號(hào)(312、 314)的該其中之一作為輸出時(shí)鐘信號(hào)(316)。
4. 如權(quán)利要求3所述的冗余時(shí)鐘開關(guān)電路(100、 300 )，其中控 制邏輯(106)還包括相位檢測器(326 ),配置為確定第一和第二延遲時(shí)鐘信號(hào)(312、 314 )之間的相對(duì)相位；第一延遲控制電路(332 ),配置為當(dāng)被控制器(330 )使能時(shí)通過 對(duì)笫一延遲電路(302 )進(jìn)行控制來維持第一和第二延遲時(shí)鐘信號(hào)(M2、 314)之間的相位對(duì)準(zhǔn)；以及第二延遲控制電路(334 )，配置為當(dāng)被控制器(330 )使能時(shí)通過 對(duì)第二延遲電路(304 )進(jìn)行控制來維持第一和第二延遲時(shí)鐘信號(hào)(312、 314)之間的相位對(duì)準(zhǔn)；其中控制器(330 )被配置為當(dāng)選擇第二延遲時(shí)鐘信號(hào)(314)時(shí)使 能笫一延遲控制電路(332 ),并且當(dāng)選擇第一延遲時(shí)鐘信號(hào)(312)時(shí) 使能第二延遲控制電路(334 )。
5. 如權(quán)利要求4所述的冗余時(shí)鐘開關(guān)電路(100、 300 )，其中 第一延遲控制電路(332 )配置為當(dāng)被使能時(shí)，使笫一延遲電路(30"將延遲突變插入到第一延遲時(shí)鐘信號(hào)(312)中，以維持第一和第二延 遲時(shí)鐘信號(hào)(312、 314)之間的相位對(duì)準(zhǔn)；并且第二延遲控制電路(334 )配置為當(dāng)被使能時(shí)，使笫二延遲電路(304 ) 將延遲突變插入到第二延遲時(shí)鐘信號(hào)(314)中，以維持第一和第二延 遲時(shí)鐘信號(hào)(312、 314)之間的相位對(duì)準(zhǔn)。
6. —種在冗余時(shí)鐘信號(hào)之間切換的方法(200 )，該方法(200 ) 包括延遲(202 )第一時(shí)鐘信號(hào)以產(chǎn)生第一延遲時(shí)鐘信號(hào)； 延遲(204 )第二時(shí)鐘信號(hào)以產(chǎn)生第二延遲時(shí)鐘信號(hào)； 控制(206 )第一和第二時(shí)鐘信號(hào)的延遲(202、 200 ,以維持第 一和笫二延遲時(shí)鐘信號(hào)之間的相位對(duì)準(zhǔn)；以及選擇(208 )第一和第二延遲時(shí)鐘信號(hào)的其中之一作為輸出時(shí)鐘信號(hào)。
7. 如權(quán)利要求6所述的方法，其中選擇(208 )第一和第二延遲時(shí) 鐘信號(hào)的其中之一包括產(chǎn)生第一時(shí)鐘信號(hào)的第一時(shí)鐘狀態(tài)； 產(chǎn)生第二時(shí)鐘信號(hào)的第二時(shí)鐘狀態(tài)；以及基于第一和第二時(shí)鐘狀態(tài)選擇第一和第二延遲時(shí)鐘信號(hào)的其中之 一作為輸出時(shí)鐘信號(hào)。
8. 如權(quán)利要求7所述的方法，其中第一時(shí)鐘狀態(tài)是基于第一時(shí)鐘信號(hào)的電壓電平、第一時(shí)鐘信號(hào)的峰 到峰電壓電平、第一時(shí)鐘信號(hào)的頻率和第一時(shí)鐘信號(hào)的脈沖長度或高度 產(chǎn)生的；并且第二時(shí)鐘狀態(tài)是基于第二時(shí)鐘信號(hào)的電壓電平、第二時(shí)鐘信號(hào)的峰 到峰電壓電平、第二時(shí)鐘信號(hào)的頻率和第二時(shí)鐘信號(hào)的脈沖長度或高度 產(chǎn)生的。
9. 如權(quán)利要求6所述的方法，其中控制(206 )笫一和第二時(shí)鐘信 號(hào)的延遲(202、 204 )包括確定第一和第二延遲時(shí)鐘信號(hào)之間的相對(duì)相位；當(dāng)選擇第二延遲時(shí)鐘信號(hào)作為輸出時(shí)鐘信號(hào)時(shí)，'控制第一時(shí)鐘信號(hào) 的延遲以維持第一和第二延遲時(shí)鐘信號(hào)之間的相位對(duì)準(zhǔn)；以及當(dāng)選擇第 一延遲時(shí)鐘信號(hào)作為輸出時(shí)鐘信號(hào)時(shí)，控制第二時(shí)鐘信號(hào) 的延遲以維持第一和第二延遲時(shí)鐘信號(hào)之間的相位對(duì)準(zhǔn)。
10. 如權(quán)利要求9所迷的方法(200 )，還包括當(dāng)選擇第二延遲時(shí)鐘信號(hào)作為輸出時(shí)鐘信號(hào)時(shí)，將延遲突變插入到 第 一延遲時(shí)鐘信號(hào)中以維持第 一和第二延遲時(shí)鐘信號(hào)之間的相對(duì)相位 延遲；以及當(dāng)選擇第一延遲時(shí)鐘信號(hào)作為輸出時(shí)鐘信號(hào)時(shí)，將延遲突變插入到 第二延遲時(shí)鐘信號(hào)中以維持第 一和第二延遲時(shí)鐘信號(hào)之間的相對(duì)相位延遲。
全文摘要
本發(fā)明涉及一種冗余時(shí)鐘開關(guān)電路(100)，包括兩個(gè)延遲電路(102、104)和控制邏輯(106)。第一延遲電路(102)配置為對(duì)第一時(shí)鐘信號(hào)(108)進(jìn)行延遲，以產(chǎn)生第一延遲時(shí)鐘信號(hào)(112)；第二延遲電路(104)配置為對(duì)第二時(shí)鐘信號(hào)(110)進(jìn)行延遲，以產(chǎn)生第二延遲時(shí)鐘信號(hào)(114)?？刂七壿?106)配置為控制各延遲電路(102、104)以維持第一和第二延遲時(shí)鐘信號(hào)(112、114)之間的相位對(duì)準(zhǔn)?？刂七壿?106)還配置為選擇第一和第二延遲時(shí)鐘信號(hào)(112、114)的其中之一作為輸出時(shí)鐘信號(hào)(116)。
文檔編號(hào)G06F11/16GK101359302SQ20081013016
公開日2009年2月4日 申請(qǐng)日期2008年7月30日 優(yōu)先權(quán)日2007年7月30日
發(fā)明者S·麥科伊 申請(qǐng)人:惠普開發(fā)有限公司