專利名稱：涉密計(jì)算機(jī)內(nèi)外網(wǎng)數(shù)據(jù)安全交換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)的部件，更具體地講,本發(fā)明涉及一種與涉密計(jì)算 機(jī)相關(guān)的部件,尤其是指一種涉密計(jì)算機(jī)內(nèi)外網(wǎng)數(shù)據(jù)安全交換系統(tǒng)。在國(guó)際專利分類表中本發(fā)明應(yīng)該分為G06大類。
技術(shù)背景眾所周知,在使用涉密計(jì)算機(jī)進(jìn)行辦公時(shí)要經(jīng)常地與外界進(jìn)行溝通聯(lián)系, 涉密計(jì)算機(jī)采用雙硬盤結(jié)構(gòu)，將上網(wǎng)硬盤與處理重要信息的硬盤分開。在辦公 中經(jīng)常需要將外網(wǎng)硬盤上相關(guān)文件轉(zhuǎn)移到內(nèi)網(wǎng)硬盤上進(jìn)行處理，因而容易使 外網(wǎng)中的各種病毒通過(guò)移動(dòng)存儲(chǔ)設(shè)備感染到內(nèi)網(wǎng)；此外，通過(guò)擺渡等技術(shù)還可 以竊取內(nèi)網(wǎng)的重要資料，從而造成重要信息泄漏或泄密；同時(shí)也會(huì)破壞內(nèi)網(wǎng)操 作系統(tǒng)及重要數(shù)據(jù)，甚至造成系統(tǒng)癱瘓，給辦公帶來(lái)麻煩和重大損失。 發(fā)明內(nèi)容本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足,在外網(wǎng)信息向內(nèi)網(wǎng)流動(dòng)時(shí), 提供可以確保內(nèi)網(wǎng)資料不會(huì)向外網(wǎng)泄漏和轉(zhuǎn)移的、不會(huì)感染病毒的、能夠保 證涉密計(jì)算機(jī)工作安全的 一種涉密計(jì)算機(jī)內(nèi)外網(wǎng)數(shù)據(jù)安全交換系統(tǒng)。本發(fā)明的目的是通過(guò)下述技術(shù)方案實(shí)現(xiàn)的所述的安全交換系統(tǒng)包括USB擴(kuò)展橋部分、切換控制部分和數(shù)據(jù)交換區(qū)部分。所述的USB擴(kuò)展橋部分和計(jì)算機(jī)USB總線相互連接，所述的USB擴(kuò)展橋 部分通過(guò)可讀寫數(shù)據(jù)線和所述的數(shù)據(jù)交換區(qū)部分相互連接，所述的USB擴(kuò)展橋部分通過(guò)控制數(shù)據(jù)線接向所述的切換控制部分。所述的切換控制部分通過(guò) 讀寫控制線接向所述的數(shù)據(jù)交換區(qū)部分，所述的切換控制部分接向內(nèi)網(wǎng)硬盤 電源，所述的切換控制部分接向外網(wǎng)硬盤電源。所述的切換控制部分接有電 源。所述的安全交換系統(tǒng)還附有接口 。
所述USB擴(kuò)展橋部分包括第六集成電路U6、第二集成電路U2、第二晶 振Y2、第三電容C3、第六電容C6、第七電容C7、第十七電容C17、第四十 一電容C41、第四十二電容C42、第五電阻R5、第六電阻R6、第十一電阻Rll、 第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十 六電阻R16、第十八電阻R18、第十九電阻R19、第二十電阻R20、第二十一 電阻R21、第二十二電阻R22、第二十三電阻R23、第二十四電阻R24、第一 百零九電阻R109和第一百一^h二電阻R112。
所述的第六集成電路U6的10腳一VCC50端和第二集成電3各U2的7、 8 腳分別接+5V ;所述的第六集成電路U6的11腳一GND 50、 19腳一AGI1D端 以及第二集成電路U2的3腳分別接GND;所述的第十七電容C17的一端接GND， 其另一端接所述的第二集成電路U2的6腳；所述的第五電阻R5的一端和所 述的第六電阻R6的一端分別接+5V，所述的第五電阻R5的另一端接所述的 第六集成電路U6的9腳，所述的第六電阻R6的另一端接所述的第六集成電 路U6的14腳；所述的第七電容C7的一端接+5V，其另一端接GND;所述的第 三電容C3的一端、第六電容C6的一端分別接GND，所述的第三電容C3的另 一端接第二晶振Y2的一端和所述的第六集成電路U6的21腳一XTAL2腳，所 迷的第六電容C6的另一端分別接第二晶振Y2的另一端和所述的第六集成電 ;洛U6的20腳一XTAL1腳；所述的第四十一電容C41的一端和第四十二電容C42的一端分別接地，而它們的另一端均接所述的第六集成電路U6的12腳一 VCC3V;所述的第十九電阻R19的一端接所述的VCC3V,其另 一端接USB—DP端； 連接計(jì)算機(jī)主板的USB總線由USB—DM端、USB—DP端分別通過(guò)第十五電阻 R15和第十六電阻R16分別與所述的第六集成電路U6的25、 26腳相連；經(jīng)過(guò) 所述的第六集成電路U6擴(kuò)展后分出三路USB總線一USB1總線、USB2和USB4 總線；所述的USB1總線包括USB1—DP信號(hào)線和USB1—DM信號(hào)線、所述的USB2 總線包括USB2—DP信號(hào)線和USB2—DM信號(hào)線、所述的USB4總線包括USB4 一DP信號(hào)線和USB4—DM信號(hào)線，上述的USB1—DP信號(hào)線一28腳和USB1—DM 信號(hào)線一27腳分別與第十八電阻R18、第二十電阻R20的一端連接，上述的 USB2—DP信號(hào)線一2腳和USB2—麗信號(hào)線一1腳分別與第一百零九電阻R109 和第一百一^h二電阻R112的一端連4妻，上述的USB4—DP信號(hào)線一6腳和USB4 一DM信號(hào)線一5腳分別與第二十四電阻R24的一端和第二十一電阻R21的一 端連接；上述的第十八電阻R18的另一端、第二十電阻R20的另一端、第一 百零九電阻R109的另一端、 一百一""h二電阻R112的另一端、第二十四電阻 R24另一端和第二十一電阻R21的另一端分別接地；上迷的USB1—DP信號(hào)線 一28腳和USB1—畫信號(hào)線一27腳分別與第十一電阻Rll、第十二電阻R12 的一端連接；所述的第十一電阻Rll的另一端、第十二電阻R12的另一端分 別與USB1—DP端和USB1—應(yīng)端連接；上述的USB2—DP信號(hào)線一2腳和USB2 一DM信號(hào)線一1腳分別與第十三電阻R13和第十四電阻R14的一端連接；所 述的第十三電阻R13的另一端和第十四電阻R14的另一端分別與USB2—DP 端和USB2—畫端連接；上述的USB4—DP信號(hào)線一6腳和USB4—DM信號(hào)線一 5腳分別與第二十三電阻R23和第二十二電阻R22的一端連接；所述的第二十三電阻R23另一端和第二十二電阻R22的另一端分別與USB4—DP端和USB4 一DM端連接。
所述的切換控制部分包括第一集成電路Ul、第三集成電路U3、第四集 成電路U4、第五集成電路U5、第一晶體管Q1、第二晶體管Q2、第一晶振Y1、 第一穩(wěn)壓二極管D1、第二穩(wěn)壓二極管D2、第三發(fā)光二極管D3、第一電容C1、 第二電容C2、第五電容C5、第八電容C8、第十一電容Cll、第十二電容C12、 第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第二 電阻R2、第三電阻R3、第四電阻R4、第七電阻R7、第八電阻R8、第九電阻 R9、第十電阻R10和第十七電阻R17。
所述的第三集成電路U3的3腳、8腳分別接+5V，其4腳接GND,其7腳 分別連接第三電阻R3的一端和所述的第一集成電路Ul的1腳一RST端；所 述的第三電阻R3的另一端分別接所述的第三集成電路U3的8腳和+5V;所述 的第三集成電路U3的S0、 SI、 SCK端分別依次連接所述的第一集成電 路U1的S0—14腳、SI — 11腳、^一15腳、SCK—16腳；所述的第一電容C1 的一端和第二電容C2的一端同時(shí)接地，所述的第一電容C 1的另一端分別 接第一晶振Y1的一端和第一集成電路U1的4腳，所述的第二電容C 2的另 一端分別接第一晶振Y1的另一端和第一集成電路U1的5腳；所述的第二電 阻R2的一端、第四電阻R4的一端分別沖妻+5V;所述的第二電阻R2的另一端 接所述的第一集成電路U1的19腳一P1.7,所述的第四電阻R4的另一端接所 述的第一集成電路U1的18腳一P1. 6;所述的第一集成電^各U1的17腳—Pl. 5 為交換區(qū)讀寫控制端一WP端；所述的第十七電阻R17的一端接+5V,其另一端 接所述的第三發(fā)光二極管D3的正極，而第三發(fā)光二極管D3的負(fù)極接所述的第一集成電路U1的12腳一P1. 0;由包括第一晶體管Q1、第二晶體管Q2、第 五集成電路U5和第四集成電路U4的器件構(gòu)成開關(guān)電路；所述的第十一電容 Cll的一端和第十二電容C12的一端分別接地，而所述的第十一電容Cll的另 一端和第十二電容C12的另一端都接所述的第四集成電路U4的1、 2、 3腳 和PAI端；所述第一晶體管Q1的G端接所述的第一集成電路U1的18腳一Pl. 6， 第二晶體管Q2的G端接所述的第一集成電路Ul的19腳一P1.7;所述第一 晶體管Ql的D端接所述的第五集成電路U5的4腳，第二晶體管Q2的D端接 所述的第四集成電路U4的4腳；所述第一晶體管Ql的S端接地，所述第二 晶體管Q2的S端接地；所述的第二穩(wěn)壓二極管D2的正極和所述的第九電阻 R9的一端均接地，而所述的第二穩(wěn)壓二極管D2的負(fù)極和第九電阻R9另一端 以及所述的第十電阻R10的一端接所述的第四集成電路U4的4腳；所述的第 十電阻R10的另一端接+19V，第八電容C8 —端連接所述的第四集成電路U4 的4腳，第八電容C8另一端接地；所述的第五電容C5正端接第四集成電路U4 的5、 6、 7、 8腳一PA2端，所述的第五電容C5負(fù)端接地。所述的第十四電 容C14的一端和第十五電容C15的一端分別接地，而所述的第十四電容C14 的另一端和第十五電容C15的另一端接所述的第五集成電路U5的1、 2、 3 腳--PBI端；所述的第一穩(wěn)壓二極管Dl的正極和所述的第七電阻R7的一端 均接地，而所述的第一穩(wěn)壓二極管Dl的負(fù)極和所述的第七電阻R7的另一端 以及第八電阻R8 —端均接所述的第五集成電3各U5的4腳；所述的第八電阻R8 的另一端接+19V ，所述的第十三電容C13的一端接地，所述的第十三電容C13 另一端接所述的第五集成電路U5的4腳；所述的第十六電容C16正端接第五 集成電路U5的5、 6、 7、 8腳一PB2端，所述的第十六電容C16負(fù)端接地。所述的數(shù)據(jù)交換區(qū)部分包括第一百零一集成電路UlOl、第一百零二集
成電路U102、第三晶振Y3、第四發(fā)光二極管D4、第四電容C 4、第一百零 一電容ClOl、第一百零二電容C102、第一百零三電容C103、第一百零四電 容C104、第一百零八電容C108、第一百零九電容C109、第一百一^h—電容 Clll、第一百""h二電容C112、第一百零一電阻RIOI、第一百零二電阻B102、 第一百零六電阻R106和第一百零七電阻R107。
+5 V電源分別連4^第四電容C 4的正極和第一百零七電阻R107的一端， 第四電容C 4的負(fù)極接地，第一百零七電阻R107的另一端接VDD50—第一百 零二集成電路U102的1腳；第一百零二集成電^各U102的7腳4妻USB2—DP 端，第一百零二集成電路U102的8腳接USB2—DM端。第一百零二集成電路 U102的凄七據(jù)總線一FDATA-0至FDATA-7和控制總線一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBO分別對(duì)應(yīng)地接第一百零一集成電路U101的數(shù)據(jù)總線一 FDATA-0至FDATA-7和控制總線一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRB〕；所 述的第一百零一集成電3各U101的1、 19腳和第一百零二集成電路U102的46 腳、47腳均接在一起；第一百零一電容C101 —端接地，其另 一端分別接VDD33 和第一百零二集成電路U102的6腳，第一百零二電容C102 —端接地，其另 一端分別接VDD33和第一百零二集成電路U102的2腳。第一百零八電容C108 的一端和第一百零九電容C109的一端分別接VDD18和第一百零二集成電路 Ul(。的13腳，第一百零八電容C108的另一端和第一百零九電容C109的另 一端分別接地；第一百零三電容C103的一端接地，其另一端分別連接VDD18 和第一百零二集成電路U102的3腳與4腳。第一百零二集成電路U102的9 腳、12腳和48腳分別接地。第一百零二集成電路U102的7腳接USB2—DP端，第一百零二集成電3各U102的8腳4妄USB2—DM端。第一百零二電阻R102 一端接地，其另一端接第一百零二集成電路U102的5腳。第一百零二集成電 路U102的27腳一WP端為讀寫控制端。第一百一~h—電容Clll的一端、第 一百一^h二電容C112 —端分別接地，第一百一十一電容Clll的另一端連接 第三晶振Y3的一端和第一百零二集成電路U102的11腳-XO,第一百一"h二 電容C112另一端連接第三晶振Y3的另一端和第一百零二集成電路U102的10 腳-X1。第四發(fā)光二極管D4負(fù)極接第一百零二集成電路U102的LED端，第 四發(fā)光二極管D4正極串聯(lián)第一百零六電阻R106后接VDD33。第一百零一電 阻RIOI的一端接VDD33,其另一端接第一百零一集成電路U101的4、 5、 7腳。 第一百零四電容C104的一端分別接VDD33和第一百零一集成電^各U101的12 腳、37腳，其另一端接地。第一百零一集成電路U101的13、 36、 38、 39均 接地。所述的接口包括內(nèi)外網(wǎng)切換控制電路接口 Pl、 USB電路接口 P2和復(fù) 位電路接口 P3;
由于本發(fā)明采用了上述的技術(shù)方案，相對(duì)于已有技術(shù)而言，在使用涉密計(jì) 算機(jī)進(jìn)行辦公時(shí),在把外網(wǎng)硬盤上的相關(guān)資料轉(zhuǎn)移到內(nèi)網(wǎng)硬盤上進(jìn)行處理的過(guò) 程中，可以確保各種病毒不會(huì)感染到內(nèi)網(wǎng)，也可以防止信息的泄漏或泄密，也 不會(huì)使內(nèi)網(wǎng)的數(shù)據(jù)受到破壞，可以確保操作系統(tǒng)安全的運(yùn)行，從而改善了辦公 環(huán)境，提高了工作的可靠性。


下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行說(shuō)明，其中
附圖1為本發(fā)明的總體電路方框圖。
附圖2 — 1為本發(fā)明的USB擴(kuò)展橋部分電路原理圖。附圖2 — 2為本發(fā)明的USB擴(kuò)展橋部分的外部晶振電路原理圖。
附圖2 — 3為本發(fā)明的USB總線轉(zhuǎn)串口通信電路原理圖。
附圖3_ 1為本發(fā)明的看門狗電路原理圖。
附圖3_-2為本發(fā)明的微控制器電路原理圖。
附圖3— 3為本發(fā)明的內(nèi)網(wǎng)控制電路原理圖。
附圖3—-4為本發(fā)明的外網(wǎng)控制電路原理圖。
附圖4 — 1為本發(fā)明的存儲(chǔ)器電路原理圖。
附圖4 — 2為本發(fā)明的U盤控制器電路原理圖。
附圖4 —-3為本發(fā)明的數(shù)據(jù)交換區(qū)讀寫指示電路原理圖。
附圖4 —-4為本發(fā)明的U盤控制器供電電路原理圖。
附圖4 —-5為本發(fā)明的U盤控制器外部晶振電路原理圖。
附圖5 —1為本發(fā)明的內(nèi)外網(wǎng)切換控制電^4妾口。
附圖5 —-2為本發(fā)明的USB電路接口。
附圖5 —-3為本發(fā)明的復(fù)位電路接口。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明，其中附圖1為本發(fā)明一個(gè) 實(shí)施例的總體電路方框圖。從該圖中看到，所述的安全交換系統(tǒng)包括USB擴(kuò) 展橋部分、切換控制部分和數(shù)據(jù)交換區(qū)部分。所述的USB擴(kuò)展橋部分和計(jì)算 機(jī)USB總線相互連接，所述的USB擴(kuò)展橋部分通過(guò)可讀寫數(shù)據(jù)線和所述的數(shù) 據(jù)交換區(qū)部分相互連接，所述的USB擴(kuò)展橋部分通過(guò)控制數(shù)據(jù)線接向所述的 切換控制部分。所述的切換控制部分通過(guò)讀寫控制線接向所述的數(shù)據(jù)交換區(qū) 部分，所述的切換控制部分接向內(nèi)網(wǎng)硬盤電源，所述的切換控制部分接向外網(wǎng)硬盤電源。所述的切換控制部分接有電源。所述的安全交換系統(tǒng)還附有接 C2 。
附圖2至附圖5的各個(gè)分圖給出了更為詳細(xì)的具體連接關(guān)系。下面詳細(xì) 敘述具體實(shí)施例的內(nèi)容
附圖2 — 1至2 — 3示出了實(shí)施例的USB擴(kuò)展橋部分的詳細(xì)的電路結(jié)構(gòu)。 該部分包括第六集成電路U6、第二集成電路U2、第二晶振Y2、第三電容 C3、第六電容C6、第七電容C7、第十七電容C17、第四十一電容(M1、第四 十二電容C42、第五電阻R5、第六電阻R6、第十一電阻Rll、第十二電阻R12、 第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十 八電阻R18、第十九電阻R19、第二十電阻R20、第二十一電阻R21、第二十 二電阻R22、第二十三電阻R23、第二十四電阻R24、第一百零九電阻R109 和第 一百一"h二電阻R112 。其具體地連4妻關(guān)系如下
第六集成電路U6的10腳一VCC50端和第二集成電路U2的7、 8腳分別 接+5V ;第六集成電路U6的11腳一GND 50、 19腳一AGND端以及第二集成 電路U2的3腳分別接GND;第十七電容C17的一端接GND,其另一端接所述 的第二集成電路U2的6腳；第五電阻R5的一端和第六電阻R6的一端分別 接+5V，第五電阻R5的另一端接第六集成電路U6的9腳，第六電阻R6的另 一端接所述的第六集成電路U6的14腳；第七電容C7的一端接+5V,其另一 端接GND;第三電容C3的一端、第六電容C6的一端分別接GND，第三電容C3 的另一端接第二晶振Y2的一端和第六集成電路U6的21腳一XTAL2腳，第六 電容C6的另一端分別接第二晶振Y2的另一端和第六集成電路U6的20腳一 XTAL1腳；第四十一電容C41的一端和第四十二電容C42的一端分別接地，而它們的另一端均接第六集成電路U6的12腳一VCC3V;第十九電阻R19的一端 接VCC3V，其另一端接USB—DP端；連接計(jì)算機(jī)主板的USB總線由USB—DM端、 USB—DP端分別通過(guò)第十五電阻R15和第十六電阻R16分別與第六集成電^各 U6的25、 26腳相連；經(jīng)過(guò)第六集成電路U6擴(kuò)展后分出三路USB總線一USB1 總線、USB2和USB4總線；USB1總線包括USB1—DP信號(hào)線和USB1—函信號(hào) 線、USB2總線包括USB2—DP信號(hào)線和USB2—DM信號(hào)線、USB4總線包括USB4 —DP信號(hào)線和USB4—DM信號(hào)線，上述的USB1—DP信號(hào)線--28腳和USB1—DM 信號(hào)線一27腳分別與第十八電阻R18、第二十電阻R20的一端連接，上述的 USB2—DP信號(hào)線一2腳和USB2—麗信號(hào)線一l腳分別與第一百零九電阻R109 和第一百一^h二電阻R112的一端連接，上述的USB4—DP信號(hào)線一6腳和USB4 —函信號(hào)線一5腳分別與第二十四電阻R24的一端和第二十一電阻Ml的一 端連接；上述的第十八電阻R18的另一端、第二十電阻R20的另一端、第一 百零九電阻R109的另一端、 一百一-"h二電阻R112的另一端、第二十四電阻 R24另一端和第二十一電阻R21的另一端分別接地；上述的USB1—DP信號(hào)線 —28腳和USB1—DM信號(hào)線一27腳分別與第十一電阻Rll、第十二電阻RU 的一端連接；第十一電阻Rll的另一端、第十二電阻R12的另一端分別與USB1 —DP端和USB1—匿端連接；上述的USB2—DP信號(hào)線一2腳和USB2—DM信號(hào) 線一1腳分別與第十三電阻R13和第十四電阻R"的一端連接；第十三電阻 R13的另一端和第十四電阻R14的另一端分別與USB2—DP端和USB2—匿端 連接；上述的USB4—DP信號(hào)線一6腳和USB4—DM信號(hào)線一5腳分別與第二 十三電阻R23和第二十二電阻R22的一端連"t妻；第二十三電阻R23另一端和 第二十二電阻R22的另一端分別與USB4—DP端和USB4—謝端連接。其工作原理為所述的USB擴(kuò)展橋部分主要由第六集成電路U6、第二集 成電路U2、第二晶振Y2以及外圍電路構(gòu)成，U6為USB橋接器，通過(guò)USB -DP、 USB-DM和計(jì)算機(jī)USB總線相連，分出三路USB總線USB1 (包括USB1-DP、 USB1-DM)、 USB2(包括USB 2-DP、 USB2-廳)和USB 4 (備用)，上述信號(hào)線上分 別接了下拉電阻(R18、 R20、 R109、 R112、 R24、 R21)，為實(shí)現(xiàn)阻抗匹配，在上 述USB數(shù)據(jù)線上分別串耳關(guān)了電阻(R12 、 R!2、 R13、 R14、 R23、 R22)，其中一 ^各通過(guò)USB1-DP、 USBl-顧接第二集成電路U2,通過(guò)所述的U2向微控制器發(fā) 送內(nèi)外網(wǎng)切換狀態(tài)數(shù)據(jù)；另一路通過(guò)USB2-DP、 USB2-DM接U盤控制器U102, 用于計(jì)算機(jī)和交換區(qū)之間數(shù)據(jù)的傳送(見圖2-1)。第二晶振Y2、第三電容C3、 第六電容C6與第六集成電路U6內(nèi)部的反相器構(gòu)成晶體振蕩電路，為第六集 成電路U6提供12MHz的時(shí)鐘(見圖2-2);第二集成電路U2為USB轉(zhuǎn)RS232 橋4妄器CP2102,其作用是將USB總線轉(zhuǎn)換為串口通信端口 ，使計(jì)算機(jī)通過(guò)串口 通信方式對(duì)微控制器發(fā)送數(shù)據(jù)進(jìn)行控制(圖2-3)。
附圖3—1至3—4示出了切換控制部分詳細(xì)的電路結(jié)構(gòu)，該部分主要由 第一集成電路U1、第三集成電路U3、第四集成電路U4、第五集成電路U5、 第一晶體管Q1、第二晶體管Q2、第一晶振Y1、第一穩(wěn)壓二極管D1、第二穩(wěn) 壓二極管D2、第三發(fā)光二極管D3等主要器件構(gòu)成。其中U3為看門狗芯片X5045， 電路上電時(shí)為微處理器提供復(fù)位脈沖，微處理器內(nèi)程序出現(xiàn)異常的時(shí)候，可以 發(fā)出復(fù)位脈沖，使系統(tǒng)強(qiáng)行復(fù)位，以保證微控制器工作的可靠性；同時(shí)U3內(nèi)置 的E午ROM存貯了內(nèi)外網(wǎng)切換的狀態(tài)數(shù)據(jù)，以保證計(jì)算機(jī)重啟后進(jìn)入已經(jīng)設(shè)置 過(guò)的切換狀態(tài)，其內(nèi)部E2PROM數(shù)據(jù)的讀寫，由微處理器通過(guò)SPI總線控制(圖 3-1)。第一集成電路U1為微控制器89C2051 ,C1、 C2、 Y1和U1內(nèi)部的反相器構(gòu)成晶體振蕩電路，向Ul提供12Mhz時(shí)鐘；Ul的1腳為復(fù)位端并和看門狗 U 3的RST端相連；Ul的2、 3腳通過(guò)TXD、 RXD與U2相連，用于4妻收計(jì)算機(jī) 發(fā)送過(guò)來(lái)的內(nèi)外網(wǎng)切換狀態(tài)數(shù)據(jù)，同時(shí)微控制器可及時(shí)把接收到的內(nèi)外網(wǎng)切 換狀態(tài)數(shù)據(jù)保存在U3中；Ul的Pl. 0端控制LED發(fā)光管D3的亮與滅(高電平 時(shí)滅，低電平時(shí)亮)，D3用于指示內(nèi)外網(wǎng)切換的狀態(tài)，(外網(wǎng)時(shí)常亮，內(nèi)網(wǎng)時(shí) 滅);Ul的Pl. 2、 Pl. 3、 Pl. 4、 P3. 7端和U3通過(guò)SPI總線相連，及時(shí)將計(jì)算 機(jī)發(fā)送過(guò)來(lái)的切換狀態(tài)數(shù)據(jù)保存在U 3中；Ul的Pl. 5端用于控制交換區(qū)中 U盤控制器的讀寫(高電平時(shí)可讀寫，低電卓時(shí)只讀)；U1的P1.6、 P1.7端分 別用于控制外網(wǎng)、內(nèi)網(wǎng)電源的開啟和關(guān)閉(低電平時(shí)開啟，高電平時(shí)關(guān)閉)(圖 3-2)。圖3-3、圖3-4分別為內(nèi)、外網(wǎng)控制電路原理圖，分別受微處理器Ul 的Pl. 7腳和Pl. 6腳控制，Ql、 Q2為N溝道場(chǎng)效應(yīng)管2謂02， U4、 U5為N溝 道場(chǎng)效應(yīng)管4410, Dl、 D2為IIV穩(wěn)壓二極管。下面詳述圖3-3工作原理當(dāng) Pl. 7輸出為l(高電平時(shí))，場(chǎng)效應(yīng)管Q2的D極和S極導(dǎo)通，U4的G端電壓近 似0V,此時(shí)U4的D極和S極之間為高阻狀態(tài)，內(nèi)網(wǎng)硬盤電源斷開；當(dāng)Pl. 7輸 出為0 (低電平時(shí))，場(chǎng)效應(yīng)管Q2的D極和S極之間為高阻狀態(tài)，U4的G極電 壓在分壓電阻R9、 R10及穩(wěn)壓二極管D2的作用下，大約穩(wěn)定在11V左右，此 時(shí)U4的D極和S極導(dǎo)通，內(nèi)網(wǎng)硬盤電源開啟。下面詳述圖3-4工作原理.當(dāng) Pl. 6輸出為l(高電平時(shí))，場(chǎng)效應(yīng)管Ql的D極和S極導(dǎo)通，U5的G端電壓近 似OV，此時(shí)U5的D極和S極之間為高阻狀態(tài)，外網(wǎng)硬盤電源斷開；當(dāng)Pl. 6輸 出為0 (低電平時(shí))，場(chǎng)效應(yīng)管Ql的D極和S極之間為高阻狀態(tài)，U5的G極電 壓在分壓電阻R7、 R8及穩(wěn)壓二極管Dl的作用下，大約穩(wěn)定在11V左右，此 時(shí)U5的D極和S極導(dǎo)通，外網(wǎng)硬盤電源開啟。Ul的6腳連接接口 P3的SI端，當(dāng)檢測(cè)到SI端有下降沿脈沖時(shí)，強(qiáng)行將U3內(nèi)E2PR0M存儲(chǔ)的切換狀態(tài)數(shù)據(jù) 改寫為外網(wǎng)數(shù)據(jù)狀態(tài)。Ul的7腳連接計(jì)算機(jī)主板的RESET端，應(yīng)用中微.控制 器Ul 一旦檢測(cè)到RESET端的復(fù)位脈沖后，立即判斷U 3的E2PR0M中的內(nèi)夕卜 網(wǎng)切換狀態(tài)數(shù)據(jù)進(jìn)而執(zhí)行相應(yīng)的動(dòng)作，如內(nèi)外網(wǎng)切換狀態(tài)數(shù)據(jù)為外網(wǎng)時(shí)，Ul 的PI. 6輸出為O(低電平)、PI. 7為輸出l(高電平)、P1. 5輸出為1(高電 平)、PI. 0輸出為O(低電平)，此時(shí)外網(wǎng)硬盤電源開啟，內(nèi)網(wǎng)硬盤電源關(guān)閉， 交換區(qū)為可讀寫狀態(tài)，LED發(fā)光管D3點(diǎn)亮；內(nèi)外網(wǎng)切換狀態(tài)數(shù)據(jù)為內(nèi)網(wǎng)時(shí)，Ul 的P1.6輸出為l(高電平)、P1.7為輸出O(低電平)、PI. 5輸出為0(低電 平)、Pl.O輸出為l(高電平)，此時(shí)內(nèi)網(wǎng)硬盤電源開啟，外網(wǎng)硬盤電源關(guān)閉， 交換區(qū)為只讀狀態(tài)，LED發(fā)光管D3滅。
附圖4-1至4-5示出了本發(fā)明數(shù)據(jù)交換區(qū)部分詳細(xì)的電路結(jié)構(gòu)，該部分 包括第一百零一集成電路UlOl、第一百零二集成電路U102、第三晶振Y3、 第四發(fā)光二極管D4、第四電容C 4、第一百零一電容CIOI、第一百零二電容 C102、第一百零三電容C103、第一百零四電容C104、第一百零八電容C108、 第一百零九電容C109、第一百一^h —電容Clll、第一百一""h二電容C112、 第一百零一電阻RIOI、第一百零二電阻R102、第一百零六電阻R106和第一 百:i:七電阻R107。其連4妻關(guān)系和工作原理如下UlOl為NAND Flash芯片 K9G8G08U0M,用于存儲(chǔ)交換數(shù)據(jù)，U102為U盤控制器CBM2091,用于控制和管 理Flash芯片中的數(shù)據(jù)，Y3為12MHz晶體振蕩器。U盤控制器U102和擴(kuò)展橋 部分U6擴(kuò)展出的USB 口 (USB2-DP、 USB2-DM)相連，用于和計(jì)算機(jī)之間進(jìn)行通 信；U102和UlOl之間通過(guò)8條數(shù)據(jù)總線(FDATA-O至FDATA-7)和6條控制總 線(FWRN、 FALE、 FCLE、 FCENO、 F薩、FRBO)進(jìn)行連接，實(shí)現(xiàn)U盤控制器對(duì)NANDFlash芯片的讀寫才喿作，同時(shí)U102內(nèi)置了 3. 3V的電壓輸出，通過(guò)VDD33給NAND Flash芯片提供工作電壓。ClOl、 C102、 C103、 C104、 C10S、 C109在電路中 是為了確保電源的穩(wěn)定性而加的濾波電容。U102的RST-OUT端和RESET端相 連，同時(shí)又和NAND Flash芯片U101的1、 19腳相連，上電時(shí)為U盤控制器和 NAND Flash芯片提供了復(fù)位脈沖，確保電路的正常工作。U102的27腳(WP 端)為U盤控制器的讀寫控制端，高電平時(shí)為可讀寫狀態(tài)，低電平時(shí)為只讀狀 態(tài)，該端由控制器Ul的PI. 5端進(jìn)行控制，內(nèi)網(wǎng)時(shí)該端口狀態(tài)為低電平，外網(wǎng) 時(shí)該端口狀態(tài)為高電平。LED發(fā)光管D4由U102的LED端控制，當(dāng)數(shù)據(jù)交換區(qū) 處理數(shù)據(jù)讀寫時(shí)LED發(fā)光管閃動(dòng)，空閑時(shí)LED發(fā)光管為常亮狀態(tài)；為了減小上 電瞬間電源對(duì)U 102的沖擊電流，保證芯片正常穩(wěn)定的工作，在USB 口+;;V電 源和VDD50電源之間串接了 5. 1Q的電阻，C4為濾波電容(圖4-4);C111、 C112、 Y3與U102內(nèi)部的反相器構(gòu)成晶體振蕩電路，為U盤控制器工作提供 12MHz時(shí)鐘(圖4-5)。
附圖5-1至5-3中示出了接口的連接圖，所述的接口包括內(nèi)外網(wǎng)切換控 制電路接口 Pl、 USB電路接口 P2和復(fù)位電路接口 P3;
所述的接口 PI包括腳1、腳2、腳3、腳4和腳5;在所述的4妄口 PI中
腳1接+19 V、腳2接PB1端、腳3接PB.2端、腳4接PA1端、腳5接PA2
二山， 順；
所述的P2接口包括腳1、腳2、腳3和腳4;在所述的接口 P2中腳1 4妻+5 V、扭卩2 4妻USB-DM端、扭卩3 4妾USB -DP端、扭[M 4妾地,；
所述的接口 P3包括腳1和腳2;在所述的P3接口中腳1接RESET端， 腳2接SI端。所述的第一集成電路Ul的2腳一TXD、 3腳一RXD分別對(duì)應(yīng)地連接所述.的第 二集成電路U2的26、 25腳；第一百零二集成電路U102的27腳一WP端連接 所述的第一集成電路U1的17腳一P1. 5,因?yàn)橐荒苛巳徊辉儋樖觥?br> 所述的第一集成電路U1為微控制器芯片89C2051,所述的第六集成電路 U6為USB橋接器AU9254,所述的第二集成電路U2為USB轉(zhuǎn)RS232橋接器CFn02, 所述的第三集成電路U3為看門狗芯片內(nèi)置E2PR0M X5045,所述的第一晶體 管Ql和第二晶體管Q2均為N溝道場(chǎng)效應(yīng)管2 N7002，所述的第四集成電路U4 和所述的第五集成電路U5均為N溝道場(chǎng)效應(yīng)管4410,所述的第一百零一集成 電路UIOI為HANDflash芯片K9G8G08UOM，所述的第一百零二集成電路U102 為U盤控制芯片CBM2091。上述的選擇并不是唯一的，只要結(jié)構(gòu)相似，功能相 同，完全可以等同的類似的選"^其它型號(hào)的器件。
權(quán)利要求
1.一種涉密計(jì)算機(jī)內(nèi)外網(wǎng)數(shù)據(jù)安全交換系統(tǒng)，其特征在于所述的安全交換系統(tǒng)包括USB擴(kuò)展橋部分、切換控制部分和數(shù)據(jù)交換區(qū)部分；所述的USB擴(kuò)展橋部分和計(jì)算機(jī)USB總線相互連接，所述的USB擴(kuò)展橋部分通過(guò)可讀寫數(shù)據(jù)線和所述的數(shù)據(jù)交換區(qū)部分相互連接，所述的USB擴(kuò)展橋部分通過(guò)控制數(shù)據(jù)線接向所述的切換控制部分；所述的切換控制部分通過(guò)讀寫控制線接向所述的數(shù)據(jù)交換區(qū)部分，所述的切換控制部分接向內(nèi)網(wǎng)硬盤電源，所述的切換控制部分接向外網(wǎng)硬盤電源；所述的切換控制部分接有電源；所述的安全交換系統(tǒng)還附有接口。
2 .根據(jù)權(quán)利要求1所述的安全交換系統(tǒng)，其特征在于所述USB擴(kuò)展橋部分包括第六集成電路U6、第二集成電路U2、第二晶 振Y2、第三電容C3、第六電容C6、第七電容C7、第十七電容C17、第四十 一電容C41、第四十二電容C42、第五電阻R5、第六電阻R6、第十一電阻Rll、 第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十 六電阻R16、第十八電阻R18、第十九電阻R19、第二十電阻R210、第二十一 電阻R21、第二十二電阻R22、第二十三電阻R23、第二十四電阻RM、第一 百零九電阻R109和第一百一^h二電阻R112;所述的第六集成電路U6的10腳一VCC50端和第二集成電路U2的7、 8 腳分別接+5V ;所述的第六集成電路U6的11腳一GND 50、 19腳一AGND端 以及第二集成電路U2的3腳分別接GND;所述的第十七電容C17的一端接GND， 其另一端接所述的第二集成電路U2的6腳；所述的第五電阻R5的一端和所述的第六電阻R6的一端分別接+5V，所述的第五電阻R5的另一端接所述的 第六集成電路U6的9腳，所述的第六電阻R6的另一端接所述的第六集成電 路U6的14腳；所述的第七電容C7的一端接+5V,其另一端接GND;所述的第 三電容C3的一端、第六電容C6的一端分別接GND，所述的第三電容C3的另 一端接第二晶振Y2的一端和所述的第六集成電路U6的21腳一XTAU腳，所 述的第六電容C6的另一端分別接第二晶振Y2的另一端和所述的第六集成電 路U6的20腳一XTAL1腳；所述的第四十一電容C41的一端和第四十二電容 C42的一端分別接地，而它們的另一端均接所述的第六集成電路U6的12腳一 VCC3V;所述的第十九電阻R19的一端接所述的VCC3V，其另 一端接USB—DP端； 連接計(jì)算機(jī)主板的USB總線由USB—DM端、USB—DP端分別通過(guò)第十五電阻 R15和第十六電阻R16分別與所述的第六集成電路U6的25、 26腳相連；經(jīng)過(guò) 所述的第六集成電路U6擴(kuò)展后分出三路USB總線一USB1總線、USB2和USB4 總線；所述的USB1總線包括USB1—DP信號(hào)線和USB1—DM信號(hào)線、所述的USB2 總線包括USB2—DP信號(hào)線和USB2—畫信號(hào)線、所述的USB4總線包括USB4 —DP信號(hào)線和USB4—DM信號(hào)線，上述的USB1—DP信號(hào)線一28腳和USB1—DM 信號(hào)線一27腳分別與第十八電阻R18、第二十電阻R20的一端連"f妄，上述的 USB2 —DP信號(hào)線一2腳和USB2—DM信號(hào)線一 1腳分別與第 一百零九電阻R109 和第一百一"^h二電阻R112的一端連4妻，上述的USB4—DP信號(hào)線一6腳和USB4 —DM信號(hào)線一5腳分別與第二十四電阻R24的一端和第二十一電阻IU1的一 端連接；上述的第十八電阻R18的另一端、第二十電阻R20的另一端、第一 百零九電阻R109的另一端、 一百一^h二電阻R112的另一端、第二十四電阻 R24另一端和第二十一電阻R21的另一端分別^J妻地；上述的USB1—DP信號(hào)線一28腳和USB1—DM信號(hào)線一27腳分別與第十一電阻Rll、第十二電阻R12 的一端連接；所述的第十一電阻Rll的另一端、第十二電阻R12的另一端分 別與USB1—DP端和USB1—DM端連接；上述的USB2—DP信號(hào)線一2腳和USB2 一DM信號(hào)線一1腳分別與第十三電阻R13和第十四電阻R]4的一端連接；所 述的第十三電阻R13的另一端和第十四電阻R14的另一端分別與USB2—DP 端和USB2—DM端連接；上述的USB4—DP信號(hào)線一6腳和USB4—麗信號(hào)線一 5腳分別與第二十三電阻R23和第二十二電阻R22的一端連接；所述的第二 十三電阻R23另一端和第二十二電阻R22的另一端分別與t'SB4—DP端和USB4 一DM端連才妻。
3 .根據(jù)權(quán)利要求1所述的安全交換系統(tǒng)，其特征在于: 所述的切換控制部分包括第一集成電路Ul、第三集成電路U3、第四集 成電路U4、第五集成電路U5、第一晶體管Q1、第二晶體管Q2、第一晶振Y1、 第一穩(wěn)壓二極管D1、第二穩(wěn)壓二極管D2、第三發(fā)光二極管D3、第一電容.C1、 第二電容C2、第五電容C5、第八電容C8、第十一電容Cll、第十二電容C12、 第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第二 電阻R2、第三電阻R3、第四電阻R4、第七電阻R7、第八電阻R8、第九電阻 R9、第十電阻R10和第十七電阻R17;所述的第三集成電^各U3的3腳、8腳分別接+5V，其4腳接GND,其7腳 分別連接第三電阻R3的一端和所述的第一集成電3各Ul的1腳一RST端；所 述的第三電阻R3的另一端分別接所述的第三集成電路U3的8腳和+5V;所述 的第三集成電路U3的S0、 SI、"^、 SCK端分別依次連接所述的第一集成電 路U1的S0—14腳、SI —ll腳、一15腳、SCK—16腳；所述的第一電容C1的一端和第二電容C2的一端同時(shí)接地，所述的第一電容C 1的另一端分別 接第一晶振Y1的一端和第一集成電路U1的4腳，所述的第二電容C 2的另 一端分別接第一晶振n的另一端和第一集成電路Ul的5腳；所述的第二電 阻R2的一端、第四電阻R4的一端分別4妄+5V;所述的第二電阻R2的另一端 才妄所述的第一集成電路Ul的19腳一Pl. 7,所述的第四電阻R4的另一端4妄所 述的第一集成電路U1的18腳一P1. 6;所述的第一集成電路U1的17腳一P1. 5 為交換區(qū)讀寫控制端一WP端；所述的第十七電阻R17的一端接+5V,其另一端 接所述的第三發(fā)光二極管D3的正極.而第三發(fā)光二極管D3的負(fù)極接所述的 第一集成電路U1的12腳一Pl. 0;由包括第一晶體管Ql、第二晶體管Q2、第 五集成電路U5和第四集成電路U4的器件構(gòu)成開關(guān)電路；所述的第十一電容 Cll的一端和第十二電容C12的一端分別接地，而所述的第十一電容Cll的另 一端和第十二電容C12的另一端都接所述的第四集成電3各U4的1、 2、 3腳 和PAI端；所述第一晶體管Q1的G端接所述的第一集成電路U1的18腳一Pl. 6, 第二晶體管Q2的G端接所述的第一集成電路Ul的19腳一Pl. 7;所述第一 晶體管Ql的D端接所述的第五集成電路U5的4腳，第二晶體管Q2的D端接 所述的第四集成電路U4的4腳；所述第一晶體管Ql的S端接地，所述第二 晶體管Q2的S端接地；所述的第二穩(wěn)壓二極管D2的正極和所述的第九電阻 R9的一端均接地，而所述的第二穩(wěn)壓二極管D2的負(fù)極和第九電阻R9另一端 以及所述的第十電阻R10的一端接所述的第四集成電路U4的4腳；所述的第 十電阻R10的另一端接+19V，第八電容C8 —端連接所述的第四集成電路U4 的4腳，第八電容C8另一端接地；所述的第五電容C5正端接第四集成電路U4 的5、 、6、 7、 8腳一PA2端，所述的第五電容C5負(fù)端接地；所述的第十四電容Q4的一端和第十五電容C15的一端分別接地，而所述的第十四電容C14的另 一端和第十五電容C15的另一端接所述的第五集成電路U5的1、 2、 3腳一PBI 端；所述的第一穩(wěn)壓二^1管Dl的正極和所述的第七電阻R7的一端均接地， 而所述的第一穩(wěn)壓二極管Dl的負(fù)極和所述的第七電阻R7的另一端以及第八 電阻R8 —端均接所述的第五集成電路U5的4腳；所述的第八電阻R8的另一 端接+19V，所述的第十三電容C13的一端接地，所述的第十三電容C13另一 端接所述的第五集成電路U5的4腳；所述的第十六電容C16正端接第五集成 電路U5的5、 6、 7、 8腳一PB2端，所述的第十六電容C16負(fù)端接地。 4 .根據(jù)權(quán)利要求1所述的安全交換系統(tǒng)，其特征在于 所述的數(shù)據(jù)交換區(qū)部分包括第一百零一集成電路UlOl、第一百零二集 成電路U102、第三晶振Y3、第四發(fā)光二極管D4、第四電容C 4、第一百零 一電容ClOl、第一百零二電容C102、第一百零三電容C103、第一百零四電 容C104、第一百零八電容C108、第一百零九電容C109、第一百h—電容 Clll、第一百一^h二電容C112、第一百零一電阻RIOI、第一百零二電阻M02、 第一百零六電阻R106和第一百零七電阻R107;+5 V電源分別連接第四電容C 4的正極和第一百零七電阻Rl07的一端，第 四電容C 4的負(fù)極接地，第一百零七電阻R107的另一端招^VDD50—第一百零 二集成電路U102的l腳；第一百零二集成電路U102的7腳接USB2—DP端，第 一百零二集成電路U102的8腳接USB2—DM端；第一百零二集成電路U11)2的 數(shù)據(jù)總線一FDATA-0至FDATA-7和控制總線一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBO分別對(duì)應(yīng)地接第一百零一集成電路U101的數(shù)據(jù)總線一FDATA-0至 FDATA-7和控制總線一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBO;所述的第一百零一集成電路U101的1、 19腳和第一百零二集成電路U102的46腳、47 腳均接在一起；第一百零一電容C101 —端接地，其另一端分別接VDD33和第 一百零二集成電路U102的6腳，第一百零二電容C102 —端接地，其另一端 分別接VDD33和第一百零二集成電路U102的2腳；第一百零八電容C108的 一端和第一百零九電容C109的一端分別接VDD18和第一百零二集成電路U102 的13腳，第一百零八電容C108的另一端和第一百零九電容C109的另一端 分別接地；第一百零三電容C103的一端接地，其另一端分別連接VDD18和第 一百零二集成電路U102的3腳與4腳；第一百零二集成電路U102的9腳、12 腳和48腳分別接地；第一百零二集成電路U102的7腳接USB2—DP端，第一 百零二集成電路U102的8腳接USB2—DM端；第一百零二電阻R102—端接地， 其另一端接第一百零二集成電路U102的5腳；第一百零二集成電路U102的27 腳一WP端為讀寫控制端；第一百一十一電容Clll的一端、第一百一十二電容 C112 —端分別接地，第一百一~h—電容Clll的另一端連接第三晶振Y3的一 端和第一百零二集成電3各U102的ll腳-XO,第一百一""h二電容C112另一端 連接第三晶振Y3的另一端和第一百零二集成電路U102的10腳-Xl;第四發(fā) 光二極管D4負(fù)極接第一百零二集成電路U102的LED端，第四發(fā)光二極管D4 正極串聯(lián)第一百零六電阻R106后接VDD33;第一百零一電阻R101的一端接 VDD33,其另一端接第一百零一集成電路U101的4、 5、 7腳；第一百零四電容 C104的一端分別接VDD33和第一百零一集成電路U101的12腳、37腳，其另 一端接地；第一百零一集成電路UIOI的13、 36、 38、 39均接地。
4.
5 .根據(jù)權(quán)利要求1所述的安全交換系統(tǒng)，其特征在于所述的接口包括 內(nèi)外網(wǎng)切換控制電鴻4妾口 Pl、 USB電路接口 P2和復(fù)位電路接口 P3;所述的接口 Pl包括腳1、腳2、腳3、腳4和腳5;在所述的接口 Pl中 腳1接+19 V、腳2接PB1端、腳3接PB2端、腳4接PAl端、腳5接PA2 端；所述的P2接口包括腳1、腳2、腳3和腳4;在所述的接口 P2中腳1 接+5 V、腳2接USB-DM端、腳3接USB -DP端、腳4接地1;所述的接口 P3包括腳1和腳2;在所述的P3接口中腳1接RESE"端， 腳2接SI端。
6 .根據(jù)權(quán)利要求1或2或3或4或5所述的安全交換系統(tǒng)，其特征在于 所述的第一集成電3各Ul的2腳一TXD、 3腳一RXD分別對(duì)應(yīng)地連^t妄所述的第 二集成電路U2的26、 25腳；第一百零二集成電路U102的27腳一WP端連接 所述的第一集成電路U1的17腳一P1. 5。
7 .根據(jù)權(quán)利要求1或2或3或4或5所述的安全交換系統(tǒng)，其特征在于 所述的第一集成電路U1為微控制器芯片89C2051，所述的第六集成電路U6為USB橋接器AU9254，所述的第二集成電路U2為USB轉(zhuǎn)RS232橋接器CP2102: 所迷的第三集成電路U3為看門狗芯片內(nèi)置E2PR0M X5045,所述的第一晶體 管Ql和第二晶體管Q2均為N溝道場(chǎng)效應(yīng)管2 N7002，所述的第四集成電路U4 和所述的第五集成電路U5均為N溝道場(chǎng)效應(yīng)管4410，所述的第一百零一集成 電J吝UIOI為HANDflash芯片K9G8G08UOM,所述的第一百零二集成電路U102 為U盤控制芯片CBM2091。
全文摘要
一種涉密計(jì)算機(jī)內(nèi)外網(wǎng)數(shù)據(jù)安全交換系統(tǒng)，主要特點(diǎn)在于該安全交換系統(tǒng)包括USB擴(kuò)展橋部分、切換控制部分和數(shù)據(jù)交換區(qū)部分。USB擴(kuò)展橋部分和計(jì)算機(jī)USB總線相互連接，USB擴(kuò)展橋部分通過(guò)可讀寫數(shù)據(jù)線和數(shù)據(jù)交換區(qū)部分相互連接，USB擴(kuò)展橋部分通過(guò)控制數(shù)據(jù)線接向切換控制部分。切換控制部分通過(guò)讀寫控制線接向數(shù)據(jù)交換區(qū)部分，切換控制部分接向內(nèi)網(wǎng)硬盤電源，切換控制部分接向外網(wǎng)硬盤電源。切換控制部分接有電源。安全交換系統(tǒng)還附有接口。本發(fā)明可以確保各種病毒不會(huì)感染到內(nèi)網(wǎng)，可以防止信息的泄漏或泄密，不會(huì)使內(nèi)網(wǎng)的數(shù)據(jù)受到破壞，可以確保操作系統(tǒng)安全運(yùn)行。
文檔編號(hào)G06F21/00GK101303719SQ20081013261
公開日2008年11月12日 申請(qǐng)日期2008年7月8日 優(yōu)先權(quán)日2008年7月8日
發(fā)明者李大東 申請(qǐng)人:李大東