專利名稱：主板與其內(nèi)存插槽的介面控制方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種主板，且特別是有關(guān)于一種能有效利用內(nèi)存模塊 的主板。
背景技術(shù)：
個人電腦系統(tǒng)主要是由主板、界面卡與周邊設(shè)備組成，其中主板可說
是電腦系統(tǒng)的心臟。在主板上，除了有中央處理器(centralprocessingunit)、 控制芯片組(chip set)及可供安裝界面卡的插槽外，尚有數(shù)個可安裝內(nèi)存模 塊(memorymodule)的內(nèi)存插槽。 一個內(nèi)存模塊是由數(shù)個內(nèi)存元件組成，而 依照使用者的需求，主板上可安裝不同數(shù)量的內(nèi)存模塊。
圖1為已知主板的部分元件示意圖。參照圖1，已知主板100包括內(nèi) 存插槽111~116、介面控制器120以及系統(tǒng)管理總線(system management bus)130。在此，內(nèi)存插槽111 116用以置入內(nèi)存模塊(未示出)。此外，內(nèi) 存插槽111 116各具有3個連接端SA0 SA2，且如圖2所示的，連接端 SA0 SA2的邏輯電平與系統(tǒng)管理總線130的存取位址相互對應(yīng)。
例如，當(dāng)連接端SA0 SA2的邏輯電平為(000)時，系統(tǒng)管理總線130 的存取位址為AOh。因此，當(dāng)介面控制器120欲存取置入至內(nèi)存插槽111 的內(nèi)存模塊時，介面控制器120將依循系統(tǒng)管理總線130的存取位址A0h 而讀取到相應(yīng)的數(shù)據(jù)，例如:串行存在檢測(serial presence detect, SPD)數(shù)據(jù)。
值得注意的是，系統(tǒng)管理總線130的存取位址不可重復(fù)，因此在已知 主板IOO上的內(nèi)存插槽111 116，其連接端SA0 SA2的邏輯電平都并不相 同。然而，市面上有部分的內(nèi)存模塊，其SPD只支持四種位址AOh、 A2h、 A4h以及A6h。也就是說，內(nèi)存插槽111-116的連接端SA2必須電性連接 至接地電壓，才能符合該些內(nèi)存模塊所支持的四種位址AOh、 A2h、 A4h 以及A6h。因此，當(dāng)已知主板100的內(nèi)存插槽111 116同時都插入超過四 個以上內(nèi)存模塊時，將導(dǎo)致系統(tǒng)管理總線130的存取位址重復(fù)，而致使電 腦系統(tǒng)無法正常開機(jī)。為了避免上述問題的發(fā)生，現(xiàn)有的主板會利用警示燈號，來適時地告 知使用者不可插上超過四條的這類型內(nèi)存模塊。然而此種作法將致使主板 最多只能插上四條這類型的內(nèi)存模塊，而無法完全利用其內(nèi)部的內(nèi)存插
槽。另一種作法則是如圖3所示，已知主板300包括內(nèi)存插槽211 216、 介面控制器220、多任務(wù)器230以及系統(tǒng)管理總線241 243。
參照圖2與圖3，已知主板300將內(nèi)存插槽211-216的連接端 SA20 SA22都維持在對應(yīng)存取位址A0h、A2h、 A4h以及A6h的邏輯電平。 其中，內(nèi)存插槽211與212的連接端SA20 SA22的邏輯電平，分別等同 于內(nèi)存插槽215與216的連接端SA20 SA22的邏輯電平。
為了避免系統(tǒng)管理總線130的存取位址重復(fù)，內(nèi)存插槽211 214電性 連接至系統(tǒng)管理總線242，而內(nèi)存插槽215與216則電性連接至系統(tǒng)管理 總線243。藉此，當(dāng)介面控制器220欲通過系統(tǒng)管理總線241逐一讀取來 自內(nèi)存插槽211~216的數(shù)據(jù)時，其將發(fā)送一控制訊號S31而致使多任務(wù)器 230適時地將系統(tǒng)管理總線241切換至系統(tǒng)管理總線242或243。
換言之，已知主板300主要是藉由額外增加的一多任務(wù)器，來達(dá)到完 全利用內(nèi)存插槽的目的。此時，已知主板300的硬件成本也將隨著多任務(wù) 器的增加而提升。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種主板與其內(nèi)存插槽的介面控制 方法，以改善現(xiàn)有技術(shù)的缺失，使介面控制器可以利用存取位址不重復(fù)的 總線，來存取來自被讀取的插槽組的數(shù)據(jù)。
本發(fā)明提出一種主板，包括多個插槽組、 一總線以及一介面控制器。 所述多個插槽組各自包括一第一內(nèi)存插槽與一第二內(nèi)存插槽。其中，第一 內(nèi)存插槽具有多個第一連接端。第二內(nèi)存插槽具有多個第二連接端。所述 多個第二連接端的一第二輸入端與所述多個第一連接端的一第一輸入端， 分別接收不同電平的一第一電壓與一第二電壓，使該第一內(nèi)存插槽與第二 內(nèi)存插槽形成不同的兩個存取位址。
總線連接到所述多個插槽組內(nèi)的第一內(nèi)存插槽與第二內(nèi)存插槽。此 外，介面控制器送出多個接腳控制信號到對應(yīng)的多個插槽組，以使所述多 個插槽組的一使用插槽組的第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址，不同于其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址。 介面控制器再通過總線對使用插槽組進(jìn)行一存取動作。
上述的主板還包括一擴(kuò)充插槽組。其中，擴(kuò)充插槽組包括一第三內(nèi)存 插槽與一第四內(nèi)存插槽，分別具有一第五輸入端與一第六輸入端，分別接 收不同電平的該第一電壓與該第二電壓，使該第三內(nèi)存插槽與第四內(nèi)存插 槽以形成不同的兩個存取位址，且該第三內(nèi)存插槽與第四內(nèi)存插槽不接受 任一該接腳控制信號控制。
本發(fā)明再提出一種內(nèi)存插槽的介面控制方法，適用于包括多個插槽 組、 一總線與一介面控制器的主板。其中，所述多個插槽組各自包括電性 連接至總線的一第一內(nèi)存插槽與一第二內(nèi)存插槽。此外，第一內(nèi)存插槽具 有多個第一連接端，第二內(nèi)存插槽具有多個第二連接端。
依據(jù)上述內(nèi)容，所述內(nèi)存插槽的介面控制方法包括下列步驟。首先， 通過所述多個第二連接端的一第二輸入端與所述多個第一連接端的一第 一輸入端，來分別接收不同電平的一第一電壓與一第二電壓，以形成不同 的兩個存取位址。之后，通過介面控制器傳送多個接腳控制信號到對應(yīng)的 多個插槽組，以使所述多個插槽組的一使用插槽組的第一內(nèi)存插槽與第二 內(nèi)存插槽的兩個存取位址，不同于其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存 插槽的兩個存取位址。最后，通過介面控制器對使用插槽組進(jìn)行一存取動 作。
本發(fā)明利用介面控制器需將使用插槽組的第一內(nèi)存插槽與第二內(nèi)存 插槽的兩個存取位址，不同于其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存插槽 的兩個存取位址，即可對使用插槽組進(jìn)行存取動作。因此可以完全利用主 板中的所有內(nèi)存插槽，而不會有位址重復(fù)，無法讀取情況，且還省去多任 務(wù)器而可兼顧到主板的硬件成本。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例， 并配合所附圖式，作詳細(xì)說明如下。


圖1為已知主板的部分元件示意圖。
圖2為用以說明圖1的連接端的邏輯電平與存取位址的對照表。 圖3為另一已知主板的方塊示意圖。部分元件示意圖。
圖5所示為用以說明圖4實施例的連接端的邏輯電平與存取位址的對照表。
圖6所示為根據(jù)本發(fā)明一實施例的內(nèi)存插槽的介面控制方法流程圖。
具體實施例方式
圖4所示為依據(jù)本發(fā)明一實施例的主板的部分元件示意圖。主板400 包括多個插槽組410一1 410一N、介面控制器420以及一總線430。插槽組 410J 410一N各自包括一第一內(nèi)存插槽411與一第二內(nèi)存插槽412。其中， 第一內(nèi)存插槽411與第二內(nèi)存插槽412各自具有多個連接端。為了說明方 便起見，以下將以第一內(nèi)存插槽411與第二內(nèi)存插槽412各自具有三個連 接端為例來進(jìn)行說明。
在本實施例中，第一內(nèi)存插槽411具有3個連接端TM1(1) TM1(3)， 第二內(nèi)存插槽412具有3個連接端TM2(1) TM2(3)。換而言之，插槽組 410—1~410—N各自對應(yīng)6個連接端TM1(1) TM1(3)與TM2(1) TM2(3)。在 整體配置上，插槽組410—1 410一N中的第一內(nèi)存插槽411與第二內(nèi)存插槽 412都電性連接至總線430。
由于目前市面上有部分內(nèi)存模塊規(guī)格，設(shè)定最高位接連接到一第一電 壓(即接地電壓OV)，因此可由圖4連接狀態(tài)與圖5表中看出該些內(nèi)存插槽 的連接端TM1(3)與TM2(3)皆固定為0 V (即接地)。此外，插槽組 410—1 410—N中的第一內(nèi)存插槽411的連接端TM1(1)與TM1(3)都電性連 接至第一電壓(例如:OV)。插槽組410一1 410一N中的第二內(nèi)存插槽412的 連接端TM2(1)與TM2(3)分別電性連接至第二電壓(例如:+3V)與第一電壓。 再者，插槽組410—1所對應(yīng)的連接端TM1(2)與TM2(2)都電性連接至第二 電壓。此外，本實施例所述的總線430例如是系統(tǒng)管理總線(system management bus)。
在此，假設(shè)本實施例所述的數(shù)字訊號包括第一邏輯電平與第二邏輯電 平，例如:邏輯0與邏輯1，且第一邏輯電平(邏輯O)對應(yīng)第一電壓(OV)，第 二邏輯電平(邏輯1)對應(yīng)第二電壓(+3V)。以上述假設(shè)為前提下，在本實施 例中，插槽組410—1 410—N所對應(yīng)的連接端TM1(1)與TM1(3)被維持在相同的邏輯電平，而插槽組410_1~410—N所對應(yīng)的連接端TM2(1)與TM2(3) 則被維持在不同的邏輯電平。
換而言之，由于第一內(nèi)存插槽411的連接端TM1(1)與第二內(nèi)存插槽 412的連接端TM2(1)分別接收不同電平的第一電壓與第二電壓，因此當(dāng)?shù)?一內(nèi)存插槽411與第二內(nèi)存插槽412的連接端TM1(2)與TM2(2)被維持在 相同的邏輯電平時，第一內(nèi)存插槽411與第二內(nèi)存插槽412將可形成不同 的兩個存取位址。
另一方面，介面控制器420具有多個接腳PN(1) PN(M)，以分別輸出 多個接腳控制信號。其中，接腳PN(1)電性連接至插槽組410—2中的第一 內(nèi)存插槽411的連接端TM1(2)以及第二內(nèi)存插槽412的連接端TM2(2)。 相似地，接腳PN(2)電性連接至插槽組410—3中的第一內(nèi)存插槽411的連 接端TM1(2)以及第二內(nèi)存插槽412的連接端TM2(2)。由于進(jìn)一步考慮成 本因素，可以設(shè)計少掉一接腳控制信號產(chǎn)生，因此如圖4可設(shè)計一組插槽 組410—1不通過接腳控制信號來控制，而具有固定的兩個存取位址，介面 控制器420會以插槽組410_1的第一內(nèi)存插槽411與第二內(nèi)存插槽412的 固定的兩個存取位址為基準(zhǔn)，并配合存取動作來產(chǎn)生接腳控制信號。
以此類推，介面控制器420的第j個接腳PN(j)電性連接至第(j+l)個插 槽組410J+1中的連接端TM1(2)與TM2(2)，其中j為整數(shù)且1司^N-1 。 此外，介面控制器420也電性連接至總線430。此外，本實施例所述的介 面控制器420的接腳PN(1) PN(M)例如是介面控制器420的通用輸入/輸出 端口 (General Purpose Input/Output Port)。
請繼續(xù)參照圖4，插槽組410—1~410—N中的第一內(nèi)存插槽411與第二 內(nèi)存插槽412用以插入內(nèi)存模塊(未示出)。而介面控制器420則是通過總 線430，來存取置入至第一內(nèi)存插槽411與第二內(nèi)存插槽412的內(nèi)存模塊 的數(shù)據(jù)，例如:串行存在檢測(SPD)數(shù)據(jù)。其中，總線430的存取位址取決 于第一內(nèi)存插槽411的連接端TM1(1) TM1(3)，或是第二內(nèi)存插槽412的 連接端TM2(1) TM2(3)。
舉例來說，當(dāng)介面控制器420通過總線430存取來自第一內(nèi)存插槽411 的數(shù)據(jù)時，總線430的存取位址取決于連接端TM1(1) TM1(3)的邏輯電平。 相似地，當(dāng)介面控制器420通過總線430存取來自第二內(nèi)存插槽412的數(shù) 據(jù)時，總線430的存取位址取決于連接端TM2(1) TM2(3)的邏輯電平。值得注意的是，當(dāng)介面控制器420通過總線430逐一讀取來自插槽組 410J 410一N的數(shù)據(jù)時，介面控制器420會通過其接腳PN(1) PN(M)發(fā)送 接腳控制信號，以設(shè)定插槽組410—2 410—N所對應(yīng)的連接端TM1(2)與 TM2(2)的邏輯電平。
舉例來說，當(dāng)介面控制器420欲讀取來自插槽組410—1的數(shù)據(jù)時，也 就是插槽組410—1為使用插槽組時，介面控制器420會通過接腳 PN(1卜PN(M)所發(fā)送的接腳控制信號，而將插槽組410—2~410_N所對應(yīng)的 連接端TM1(2)與TM2(2)設(shè)定為第一電壓(0V)，也就是第一邏輯電平(邏輯 0)。此時，在不被讀取的插槽組410_2~410—N中的第一內(nèi)存插槽411，其 連接端TM1(1) TM1(3)的邏輯電平都相同。相似地，在不被讀取的插槽組 410—2-410—N中的第二內(nèi)存插槽412，其連接端TM2(1) TM2(3)的邏輯電 平也都相同。換而言之，不被讀取的插槽組410一2 410—N中的第一內(nèi)存插 槽411與第二內(nèi)存插槽412將形成兩個存取位址AOh與A2h。
此外，被讀取的插槽組410一1中的的第一內(nèi)存插槽411與第二內(nèi)存插 槽412將形成兩個存取位址A4h與A6h。此外，被讀取的插槽組410—1所 形成的兩個存取位址A4h與A6h，不同于不被讀取的插槽組410_2 410—N 中第一內(nèi)存插槽411與第二內(nèi)存插槽412所形成的兩個存取位址AOh與 A2h。藉此，介面控制器420將可以通過總線430選擇性地逐一或是擇一 讀取來自插槽組410一1中第一內(nèi)存插槽411與第二內(nèi)存插槽412的數(shù)據(jù)。
另一方面，當(dāng)介面控制器420欲讀取來自插槽組410—2的數(shù)據(jù)時，也 就是插槽組410—2為使用插槽組時，介面控制器420會通過接腳 PN(1卜PN(M)所發(fā)送的接腳控制信號，而將插槽組410—2所對應(yīng)的連接端 TM1(2)與TM2(2)設(shè)定為第一電壓(0V)，也就是第一邏輯電平(邏輯0)，并 將插槽組410一3 410一N所對應(yīng)的連接端TM1(2)與TM2(2)設(shè)定為第二電壓 (+3V)，也就是第二邏輯電平(邏輯l)。
此時，不被讀取的插槽組410—1與410—3~410—N中的第一內(nèi)存插槽 411與第二內(nèi)存插槽412將形成兩個存取位址A4h與A6h。此外，被讀取 的插槽組410—2中的第一內(nèi)存插槽411與第二內(nèi)存插槽412將形成兩個存 取位址A0h與A2h。因此，介面控制器420可以選擇性地逐一或是擇一讀 取來自插槽組410—2中第一內(nèi)存插槽411與第二內(nèi)存插槽412的數(shù)據(jù)?？偠灾?，由于插槽組410—1~410_N所對應(yīng)的連接端TMl(l)、 TM1(3)、 TM2(1)與TM2(3)都分別維持在特定的邏輯電平。因此，介面控 制器420只需將被讀取與不被讀取的插槽組中的連接端TM1(2)與TM2(2) 設(shè)定為不同的邏輯電平，即可致使被讀取的插槽組所對應(yīng)的連接端 TM1(1) TM1(3)與TM2(1) TM2(3)的邏輯電平互不重復(fù)。
此外，在設(shè)定插槽組410—1~410_N所對應(yīng)的連接端TM1(2)與TM2(2) 的過程中，本實施例是先將插槽組410—1所對應(yīng)的連接端TM1(2)與TM2(2) 先維持在同一邏輯電平(例如:邏輯1)，也就是先將插槽組410—1視為一擴(kuò) 充插槽組。此時，插槽組410—1中的第一內(nèi)存插槽411與第二內(nèi)存插槽412 將形成固定的兩個存取位址A4h與A6h。之后，介面控制器420再以插槽 組410—1的固定的兩個存取位址A4h與A6h為基準(zhǔn)，并配合插槽組 410—1 410—N的存取動作來產(chǎn)生接腳控制信號。
藉此，介面控制器420將可藉由接腳控制信號來設(shè)定插槽組 410—2-410—N所對應(yīng)的連接端TM1(2)與TM2(2)，進(jìn)而致使被讀取的插槽 組(使用插槽組)的第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址，不同于 其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址。雖然本實施 例提供了一種設(shè)定內(nèi)存插槽的連接端TM1(2)與TM2(2)的實施型態(tài)，但其 并非用以限定本發(fā)明。
由于現(xiàn)有規(guī)格都是將插槽組410—1~410—N所對應(yīng)的連接端TM1(3)與 TM2(3)都維持在相同的邏輯電平(例如:邏輯0)。因此，本實施例可以在不 增加硬件成本的情況下，就可將SPD只支持四種位址AOh、 A2h、 A4h以 及A6h的多個內(nèi)存模塊分別置入插槽組410—1 410一N中。換而言之，對 于上述類型的內(nèi)存模塊而言，本實施例不僅可以完全利用主板400中的內(nèi) 存插槽，還可兼顧到主板400的硬件成本。
從另一個角度來看，上述實施例可歸納出一種內(nèi)存插槽的介面控制方 法，請參照圖6，圖6所示為根據(jù)本發(fā)明一實施例的內(nèi)存插槽的介面控制 方法流程圖。在說明本實施例之前必須先明了，本實施例所述的內(nèi)存插槽 的介面控制方法適用于包括多個插槽組、 一總線與一介面控制器的主板。 其中，這些插槽組各自包括電性連接至總線的一第一內(nèi)存插槽與一第二內(nèi) 存插槽。此外，第一內(nèi)存插槽具有多個第一連接端，第二內(nèi)存插槽具有多 個第二連接端。請繼續(xù)參照圖6，首先，于步驟S610，通過這些第二連接端的一第二 輸入端與這些第一連接端的一第一輸入端，來分別接收不同電平的一第一
電壓與一第二電壓，以形成不同的兩個存取位址。之后，于步驟S620，通 過介面控制器傳送多個接腳控制信號到對應(yīng)的這些插槽組，以使這些插槽 組的一使用插槽組的第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址，不同 于其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址。最后，于 步驟S630，通過介面控制器對使用插槽組進(jìn)行一存取動作。至于本實施例 所述的內(nèi)存插槽的介面控制方法的其余細(xì)節(jié)請參照上述實施例的說明，在 此不加累述。
綜上所述，本發(fā)明是先將每一插槽組所對應(yīng)的連接端TMl(l)、 TM1(3)、 TM2(1)與TM2(3)維持在特定的邏輯電平，之后再將被讀取與不 被讀取的插槽組中的連接端TM1(2)與TM2(2)通過介面控制器而設(shè)定成不 同的邏輯電平。藉此，被讀取的插槽組中的連接端TM1(1) TM1(3)與 TM2(1) TM2(3)的邏輯電平將相互不重復(fù)，繼而致使介面控制器可以利用 存取位址不重復(fù)的總線，來存取來自被讀取的插槽組的數(shù)據(jù)。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任 何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng) 可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者 為準(zhǔn)。
權(quán)利要求
1.一種主板，其特征是，上述主板包括多個插槽組，上述這些插槽組包括第一內(nèi)存插槽，具有多個第一連接端；及第二內(nèi)存插槽，具有多個第二連接端，上述這些第二連接端的第二輸入端與上述這些第一連接端的第一輸入端，分別接收不同電平的第一電壓與第二電壓，使上述第一內(nèi)存插槽與上述第二內(nèi)存插槽形成不同的兩個存取位址；總線，連接到上述這些插槽組內(nèi)的上述第一內(nèi)存插槽與上述第二內(nèi)存插槽；以及介面控制器，送出多個接腳控制信號到對應(yīng)的上述這些插槽組，使上述這些插槽組的使用插槽組的上述第一內(nèi)存插槽與上述第二內(nèi)存插槽的上述兩個存取位址，不同于其它插槽組內(nèi)上述第一內(nèi)存插槽與上述第二內(nèi)存插槽的上述兩個存取位址，上述介面控制器再通過上述總線對上述使用插槽組進(jìn)行存取動作。
2. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述第一內(nèi)存插槽與上述第二內(nèi)存插槽各自包括三個連接端。
3. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述第一電壓對應(yīng)邏輯0，上述第二電壓對應(yīng)邏輯l。
4. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述第一電壓對應(yīng)邏輯l，上述第二電壓對應(yīng)邏輯0。
5. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述第一輸入端為上述這些第一連接端的最低位連接端，且上述第二輸入端為上述這些第二連接端的最低位連接端。
6. 根據(jù)權(quán)利要求5所述的主板，其特征是，其中上述這些第一連接端與上述這些第二連接端的最高位連接端分別連接接地電壓。
7. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述這些接腳控制信號使用上述介面控制器的多個通用輸入/輸出端口輸出。
8. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述這些接腳控制信號輸出到上述這些第一連接端的第三輸入端與上述這些第二連接端的第四輸入端。
9. 根據(jù)權(quán)利要求1所述的主板，其特征是，其中上述這些接腳控制信 號與上述這些插槽組的數(shù)目相同。
10. 根據(jù)權(quán)利要求1所述的主板，其特征是，上述主板還包括擴(kuò)充插槽 組，且上述擴(kuò)充插槽組包括第三內(nèi)存插槽與第四內(nèi)存插槽，分別具有第五 輸入端與第六輸入端，分別接收不同電平的上述第一 電壓與上述第二電 壓，使上述第三內(nèi)存插槽與上述第四內(nèi)存插槽以形成不同的兩個存取位 址，且上述第三內(nèi)存插槽與上述第四內(nèi)存插槽不接受任一上述接腳控制信 號控制。
11. 根據(jù)權(quán)利要求l所述的主板，其特征是，其中上述總線為系統(tǒng)管理 總線。
12. —種內(nèi)存插槽的介面控制方法，其特征是,適用于包括多個插槽組、 總線與介面控制器的主板，上述這些插槽組各自包括電性連接至上述總線 的第一內(nèi)存插槽與第二內(nèi)存插槽，其中上述第一內(nèi)存插槽具有多個第一連 接端，上述第二內(nèi)存插槽具有多個第二連接端，上述內(nèi)存插槽的介面控制 方法包括下列步驟通過上述這些第二連接端的第二輸入端與上述這些第一連接端的第 一輸入端，來分別接收不同電平的第一電壓與第二電壓，以形成不同的兩 個存取位址；通過上述介面控制器傳送多個接腳控制信號到對應(yīng)的上述這些插槽 組，以使上述這些插槽組的使用插槽組的上述第一內(nèi)存插槽與上述第二內(nèi) 存插槽的上述兩個存取位址，不同于其它插槽組內(nèi)上述第一內(nèi)存插槽與上 述第二內(nèi)存插槽的上述兩個存取位址；以及通過上述介面控制器對上述使用插槽組進(jìn)行存取動作。
13. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述第一 內(nèi)存插槽與上述第二內(nèi)存插槽各自包括三個連接端。
14. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述第一電壓對應(yīng)邏輯0，上述第二電壓對應(yīng)邏輯l。
15. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述第一電壓對應(yīng)邏輯l，上述第二電壓對應(yīng)邏輯0。
16. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述第一輸入端為上述這些第一連接端的最低位連接端，且上述第二輸 入端為上述這些第二連接端的最低位連接端。
17. 根據(jù)權(quán)利要求16所述的內(nèi)存插槽的介面控制方法，其特征是，上 述這些第一連接端與上述這些第二連接端的最高位連接端分別連接接地 電壓。
18. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其中上述這些接腳控制信號使用上述介面控制器的多個通用輸入/輸出端口 輸出。
19. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述這些接腳控制信號輸出到上述這些第一連接端的第三輸入端與上 述這些第二連接端的第四輸入端。
20. 根據(jù)權(quán)利要求12所述的內(nèi)存插槽的介面控制方法，其特征是，其 中上述這些接腳控制信號與上述這些插槽組的數(shù)目相同。
全文摘要
本發(fā)明提出一種主板與其內(nèi)存插槽的介面控制方法，主板包括多個插槽組、一總線以及一介面控制器。這些插槽組各自包括連接到總線的一第一內(nèi)存插槽與一第二內(nèi)存插槽。第一內(nèi)存插槽與第二內(nèi)存插槽形成不同的兩個存取位址。介面控制器送出多個接腳控制信號到對應(yīng)的這些插槽組，以使這些插槽組的一使用插槽組的第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址，不同于其它插槽組內(nèi)第一內(nèi)存插槽與第二內(nèi)存插槽的兩個存取位址。介面控制器再通過總線對使用插槽組進(jìn)行一存取動作。
文檔編號G06F13/16GK101650696SQ200810145930
公開日2010年2月17日 申請日期2008年8月14日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者吳東璋, 李明任 申請人:華碩電腦股份有限公司