專利名稱：電路模擬仿真系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種電路模擬仿真系統(tǒng)，尤指一種可同時建構(gòu)實際集成電路與電
路模擬仿真系統(tǒng)。
背景技術(shù)：
通常在雛型機開發(fā)過程中，存在硬件和軟件之間整合的問題，軟硬件間必須合作 無間，才能獲得系統(tǒng)最佳性能。對微處理器進行測試及除錯的方法，最常使用的方法就是電 路模擬仿真系統(tǒng)(In-Circuit Emulator, ICE)。電路模擬仿真系統(tǒng)結(jié)合硬件和軟件功能成 一個整體，利用電路模擬仿真系統(tǒng)在雛型硬件上運轉(zhuǎn)的結(jié)果，軟件開發(fā)設(shè)計師可藉由電路 模擬仿真系統(tǒng)來試運轉(zhuǎn)程序是否完備，同時硬件設(shè)計師也可以藉由電路模擬仿真系統(tǒng)制作 的雛型機試執(zhí)行的結(jié)果，進行硬件的除錯工作，尋求更多更好的答案。電路模擬仿真系統(tǒng) 可提供一系統(tǒng)開發(fā)過程中除錯條件和方法，使微控制器產(chǎn)品的設(shè)計工作變得更簡單、快速 和低廉，使得軟件開發(fā)更趨實際，縮短整體開發(fā)時效性。這樣的系統(tǒng)結(jié)合有效的提高工作效 率，對制造者來講，縮短產(chǎn)品上市時間與市場，占有市場而且減低開發(fā)成本電路模擬仿真系 統(tǒng)可使產(chǎn)品更快速的開發(fā)出來。經(jīng)由實際雛型機體初期反復應(yīng)用數(shù)據(jù)修正，以得到最佳性 能。 圖1為現(xiàn)有早期電路模擬仿真系統(tǒng)硬件電路架構(gòu)，其僅是屬于支持軟件開發(fā)工 具，提供使用者對整體系統(tǒng)內(nèi)部緩存器的進行數(shù)字存取控制，基本上僅能滿足軟件工程師 開發(fā)程序上須求。如圖1所示，連接計算機主機11提供有限功能如對通用型數(shù)字緩存器122 進行數(shù)字控制的存取需求，相對而言，過于簡略的數(shù)字緩存器界面12，是無法滿足使用者對 整體系統(tǒng)功能須求，例如無法支持所存在的模擬硬件等功能，必須通過外接驗證板13上， 使用一些其它相似離散組件完成的功能模塊以建構(gòu)一套完整開發(fā)系統(tǒng)，以方便程序開發(fā)者 進行程序開發(fā)，如此僅算是完成軟件程序121粗調(diào)工作，尚須更進一步通過反復在雛型機 上進行程序開發(fā)微調(diào)修正。 圖2為現(xiàn)有電路模擬仿真系統(tǒng)架構(gòu)演進提供了更復雜的系統(tǒng)，將數(shù)字與模擬電路 分別整合進入整體電路模擬仿真系統(tǒng)22，建構(gòu)不同數(shù)字模塊221 223與模擬模塊224 226功能于不同集成電路上，將各別獨立離散的數(shù)字與模擬模塊串連整合于同一電路模擬 仿真系統(tǒng)22上，同時，為方便產(chǎn)品開發(fā)與擴充，提供部分功能以供選項，電路模擬仿真系統(tǒng) 可依產(chǎn)品須求進行個別模塊功能的關(guān)閉功能，然隨著時間累積，擴充功能越來越多，選項也 越趨復雜，同樣地，配合新的電路模擬仿真系統(tǒng)開發(fā)所須使用的發(fā)展系統(tǒng)控制芯片的設(shè)計 與驗證，也越來越難處理。甚至開發(fā)一顆發(fā)展系統(tǒng)控制芯片可能比開發(fā)一顆實際的MCU芯 片更為困難。 或許有太多的可能性存在于電路模擬仿真系統(tǒng)供應(yīng)者與開發(fā)者之間，若存在著部 分可能的變量，在講究開發(fā)時效的今日，在解除客戶的疑慮上，電路模擬仿真系統(tǒng)扮演著非 常重要的角色，希望能精確地預測實際集成電路面臨的情況，能模擬仿真出所有可能發(fā)生 的問題，因此，如模擬集成電路性能上的差異，可能間接影響了客戶對產(chǎn)品的信心與產(chǎn)品未來走向。 現(xiàn)有電路模擬仿真系統(tǒng)硬件架構(gòu)為整合個別數(shù)字與模擬功能于同一系統(tǒng)上，因此 如圖3所示須將個別數(shù)字與模擬功能進行區(qū)塊模塊化modulel 4，在模塊化過程中，包含 輸出入驅(qū)動能力考慮與數(shù)據(jù)總線處理等問題，所以必須在界面連接的輸出入界面上，加入 額外控制電路321 324以進行功能轉(zhuǎn)換或輸出驅(qū)動，如圖3所示，可能使得原本為單純一 組的數(shù)據(jù)總線，便額外新增加了多組的子系統(tǒng)數(shù)據(jù)總線31 34。另外，新增的總線切換電 路也將使得系統(tǒng)的傳遞延遲時間加長，額外的總線控制電路，也衍生出電路模擬仿真系統(tǒng) 的電路與實際電路僅是功能上相似，并非完全相同，衍生出實際集成電路特性與電路模擬 仿真系統(tǒng)性能間可能存在功能間的差異。 存在于現(xiàn)有電路模擬仿真系統(tǒng)硬件架構(gòu)中所使用的相似模擬模塊功能的專屬特 殊應(yīng)用集成電路，基本上，這些專屬的集成電路均屬是過去的觀念與過去的設(shè)計，當科技在 進步，這些專屬的特殊應(yīng)用集成電路就未必能完全符合新的設(shè)計觀念與新的電路模擬仿真 系統(tǒng)需求。若能持續(xù)使用最新的電路設(shè)計，并且使用與實際集成電路使用相同的模擬電路， 就不存在性能不一致的情形。 因此，如何研發(fā)出一種電路模擬仿真系統(tǒng)，其可同時建構(gòu)實際集成電路與電路模 擬仿真系統(tǒng)，將是本發(fā)明所欲積極探討之處。

發(fā)明內(nèi)容
本發(fā)明提出一種電路模擬仿真系統(tǒng)，其主要目的為解決實際集成電路特性與電路 模擬仿真系統(tǒng)性能間可能存在功能間差異的問題。 本發(fā)明的為一種電路模擬仿真系統(tǒng)，其包括一計算單元；一控制芯片，其與該計 算單元耦接，其具有一信號傳輸單元，以接收或發(fā)送一信號至該計算單元；一微控制單元， 其與該信號傳輸單元耦接，以控制信號傳輸單元的信號接收或信號發(fā)送狀態(tài)；一模式/指 令控制單元，其與該微控制單元耦接，并根據(jù)該計算單元傳送至該微控制單元的指令，控制 該模式/指令控制單元產(chǎn)生一模式控制信號；一時脈產(chǎn)生單元，其與該微控制單元耦接，并 根據(jù)該計算單元傳送至該微控制單元的指令，控制該時脈產(chǎn)生單元產(chǎn)生一第一時脈信號； 一存儲單元，其與該微控制單元耦接，并根據(jù)該計算單元傳送至該微控制單元的指令，控制 該存儲單元產(chǎn)生一第一控制指令碼；以及一目標發(fā)展芯片，其與該控制芯片耦接，以接收該 模式控制信號、該第一時脈信號及該控制指令碼，并依據(jù)該控制芯片的模式控制信號決定 該目標發(fā)展芯片所使用的第一時脈信號與第一控制指令碼來源，并產(chǎn)生一狀態(tài)信號通過該 控制芯片傳送至該計算單元。 藉此將實際集成電路與電路模擬仿真系統(tǒng)同時建構(gòu)完成，兼顧實際集成電路性能 與發(fā)展系統(tǒng)性能的一致性，當每次完成新的集成電路時，其特有且專屬的電路模擬仿真系 統(tǒng)也同時很快建構(gòu)完成，兩者具有使用相同電路與相同工藝，減少發(fā)生在實際集成電路與 電路模擬仿真系統(tǒng)兩者間電路連接與性能上的差異。


圖1為現(xiàn)有早期電路模擬仿真系統(tǒng)硬件電路架構(gòu)；
圖2為現(xiàn)有更復雜的電路模擬仿真系統(tǒng)架構(gòu)；3/6頁圖3為現(xiàn)有電路模擬仿真系統(tǒng)將個別數(shù)字與模擬功能整合于同一系統(tǒng)的硬件架
構(gòu)；圖4為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實施例的系統(tǒng)圖；圖5為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實施例的控制芯片電路方塊圖；圖6為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實施例的目標發(fā)展芯片電路方塊圖。其中附圖標記為ll計算機主機12緩存器接口121程序122緩存器13驗證板21計算機主機22電路模擬仿真系統(tǒng)221數(shù)字模塊222數(shù)字模塊223數(shù)字模塊224模擬模塊225模擬模塊226模擬模塊31數(shù)據(jù)總線32數(shù)據(jù)總線33數(shù)據(jù)總線34數(shù)據(jù)總線321控制電路322控制電路323控制電路324控制電路41計算單元42電路模擬仿真系統(tǒng)421控制芯片422目標發(fā)展芯片521信號傳輸單元522微控制單元523模式/指令控制單元524時脈產(chǎn)生單元525存儲單元631轉(zhuǎn)換控制接口632微處理機處理電路M0DE_SEL模式控制信號
6
EXT—CLK第一時脈信號 EXT_PR0M第一控制指令碼 status狀態(tài)信號 INT_CLK內(nèi)部時脈產(chǎn)生單元 INT_Register內(nèi)部狀態(tài)緩存器 INT_PR0M內(nèi)部存儲單元 SW1時脈切換單元 SW2指令碼切換單元
具體實施例方式
圖4、圖5及圖6分別為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實施例的系統(tǒng)圖、控 制芯片電路方塊圖以及目標發(fā)展芯片電路方塊圖，請同時參考圖4、圖5及圖6，本發(fā)明的用 于電路模擬仿真系統(tǒng)42，包含有一計算單元41(例如，計算機，但不限于此)；一控制芯片 421以及一目標發(fā)展芯片422，其中該控制芯片421與該計算單元41耦接，其具有一信號傳 輸單元521，以接收或發(fā)送一信號至該計算單元41 ;一微控制單元522，其與該信號傳輸單 元521耦接，以控制信號傳輸單元521的信號接收或信號發(fā)送狀態(tài)；一模式/指令控制單元 523，其與該微控制單元522耦接，并根據(jù)該計算單元41傳送至該微控制單元522的指令， 控制該模式/指令控制單元523產(chǎn)生一模式控制信號M0DE_SEL ; —時脈產(chǎn)生單元524，其與 該微控制單元522耦接，并根據(jù)該計算單元41傳送至該微控制單元522的指令，控制該時 脈產(chǎn)生單元524產(chǎn)生一第一時脈信號EXT_CLK ;—存儲單元525 (例如，可程序化只讀存儲 器)，其與該微控制單元522耦接，并根據(jù)該計算單元41傳送至該微控制單元522的指令， 控制該存儲單元525產(chǎn)生一第一控制指令碼EX乙PR0M;其中該目標發(fā)展芯片422，其與該控 制芯片421耦接，以接收該控制芯片421傳送的模式控制信號MODE—SEL、該第一時脈信號 EXT_CLK及該第一控制指令碼EXT_PROM，并依據(jù)該控制芯片421的模式控制信號MODE_SEL 決定該目標發(fā)展芯片422所使用的最終時脈信號CLK與最終控制指令碼PROM的來源，并產(chǎn) 生一狀態(tài)信號status通過該控制芯片421傳送至該計算單元41，其中該狀態(tài)信號status 傳送至該微控制單元522，再經(jīng)由該信號傳輸單元521傳送至該計算單元41，其中該目標發(fā) 展芯片422可以直接作為一目標芯片，單獨使用運作。 一般來說，較佳系該目標發(fā)展芯片 422包含一轉(zhuǎn)換控制接口 631，其具有一時脈切換單元SW1及一指令碼切換單元SW2，以接 受該控制芯片421的模式控制信號MODE_SEL及選擇一微處理機處理電路632使用的控制 指令碼PROM與時脈信號CLK信號來源；其中該微處理機處理電路632與該轉(zhuǎn)換控制接口 631耦接，并具有一 內(nèi)部存儲單元INT_PR0M (例如，可程序化只讀存儲器)、一 內(nèi)部時脈產(chǎn)生 單元IN乙CLK及一內(nèi)部狀態(tài)緩存器IN乙Register，其中該內(nèi)部存儲單元IN乙PROM產(chǎn)生一 第二控制指令碼，傳輸至該指令碼切換單元SW2，以產(chǎn)出供給該微處理機處理電路632運行 的新控制指令碼，該內(nèi)部時脈產(chǎn)生單元IN乙CLK產(chǎn)生一第二時脈信號，傳輸至該時脈切換 單元SW1，以產(chǎn)出供給該微處理機處理電路632運行的新時脈信號，該內(nèi)部狀態(tài)緩存器IN乙 Register將該微處理機處理電路632運行后的結(jié)果及狀態(tài)傳送至該控制芯片421。而前述 的該指令碼切換單元SW2接收該模式控制信號MODE_SEL，以決定該微處理機處理電路632 運作的控制指令碼來源，是源自控制芯片421的第一控制指令碼EXT_PROM抑或是源自該微處理機處理電路632的第二控制指令碼INT_PR0M，該時脈信號切換單元SW1接收該模式控 制信號M0DE_SEL，以決定該微處理機處理電路632運作的時脈信號來源，是源自控制芯片 421的第一時脈信號EX乙CLK抑或是源自微處理機處理電路632的第二時脈信號INT_CLK。
請再參考圖4、圖5及圖6，本發(fā)明的電路模擬仿真系統(tǒng)42的控制芯片421接受計 算單元41的指令，針對目標發(fā)展芯片422進行下達各種模式運作，目標發(fā)展芯片422則通 過來自控制芯片421所傳達的操作模式，針對程序指令碼，系統(tǒng)時脈與時序等進行信號來 源切換控制，基本上，在本發(fā)明的電路模擬仿真系統(tǒng)42不同的開發(fā)系統(tǒng)上，針對不同的開 發(fā)系統(tǒng)會開發(fā)使用不同的目標發(fā)展芯片422 ;控制芯片421因為功能固定，因此會使用相同 控制芯片421，但目標發(fā)展芯片422會因為所對應(yīng)的集成電路不同而建構(gòu)不同的目標發(fā)展 芯片。而控制芯片422其功能包含信號傳輸單元521的微控制單元522，通過接受來自計 算單元41送至的控制指令，提供對目標發(fā)展芯片422控制該模式/指令控制單元523，計 算單元41可通過控制芯片421進行讀取或?qū)懭肽繕税l(fā)展芯片內(nèi)部一般緩存器。控制芯片 421在仿真模式下可提供由時脈產(chǎn)生單元524的時脈信號EXT_CLK，以作為目標發(fā)展芯片 422的外部精準時脈信號EXT_CLK，或是傳送存儲單元525的指令碼給目標發(fā)展芯片422作 為核心程控指令碼EXT_PR0M。目標發(fā)展芯片422的轉(zhuǎn)換控制界面631除了接收來自控制 芯片421所傳達的操作模式，其主要功能僅針對時脈，程序集與時序等進行來源切換控制， 并未變更影響微處理機處理電路632的各種控制線路，所以目標發(fā)展芯片422是以最后的 微處理機處理電路632為基礎(chǔ)，在最小變動原則下，僅新增一額外轉(zhuǎn)換控制界面631，以提 供本發(fā)明的電路模擬仿真系統(tǒng)42各種不同操作模式運作，由控制芯片421接收來自計算單 元41下達的指念內(nèi)容，進行模式控制或傳遞接收目標發(fā)展芯片422內(nèi)所有一般緩存器的狀 態(tài)。當本發(fā)明的電路模擬仿真系統(tǒng)42設(shè)定為仿真模式時，目標發(fā)展芯片422的時脈切換單 元SW1或指令碼切換單元SW2可以切換為使用控制芯片421的第一時脈信號與第一控制指 令碼EX乙PROM;當設(shè)定為實時執(zhí)行(FREE_RUN)模式時，目標發(fā)展芯片422可以直接使用與 真實芯片內(nèi)部相同所產(chǎn)出的第二時脈信號與第二控制指令碼，進行與真實芯片一樣的運作 行為；當本發(fā)明的電路模擬仿真系統(tǒng)42設(shè)定為緩存器讀寫模式時，其允許通過對目標發(fā)展 芯片422內(nèi)部通過與真實微處理機處理電路632 —樣的路徑，直接讀取或設(shè)定寫入目標發(fā) 展芯片422內(nèi)部緩存器狀態(tài)。新增的轉(zhuǎn)換控制界面631并不會影響原來微處理機處理電路 632運作，但通過部分系統(tǒng)功能的切換如時脈切換單元SW1及指令碼切換單元SW2，它又可 以很快進行與一般電路模擬仿真系統(tǒng)相同的操作功能，進行程序監(jiān)控，條件執(zhí)行與單步執(zhí) 行等電路模擬仿真系統(tǒng)發(fā)展功能。通過模式功能變換，進行與電路模擬仿真系統(tǒng)仿真仿真 一樣的功能(單步執(zhí)行，中斷等功能)，同時因為它擁有與實際IC 一樣的電路，所以它可以 實時執(zhí)行與一顆實際集成電路一模一樣的菜單現(xiàn)，可以更真實的呈現(xiàn)實際集成電路系統(tǒng)所 具有的完全相同的性能，同時因為新式電路模擬仿真系統(tǒng)已經(jīng)包含原本計劃的集成電路所 有內(nèi)容。 —般來說，基本控制模式設(shè)定包含 —緩存器讀取寫入模式，可以進行修改設(shè)定儲存于目標發(fā)展芯片內(nèi)部緩存器的狀 態(tài)，可以在不同運作模式后如仿真模式或?qū)崟r執(zhí)行(FREE_RUN)模式后，讀取目標發(fā)展芯片 內(nèi)部特定緩存器的狀態(tài)。 —仿真模式，可以選擇切換目標發(fā)展芯片內(nèi)部使用選擇第一控制指令碼EX乙PROM與第一時脈信號EXT_CLK來源，改由控制芯片提供，以方便硬件進行偵錯行為。 實時執(zhí)行(FREE_RUN)模式，選擇目標發(fā)展芯片的內(nèi)部存儲單元INT_PR0M，內(nèi)部時
脈產(chǎn)生單元INT_CLK的時脈信號來源直接來自目標發(fā)展芯片內(nèi)部的實體微控制器，以厘清
判別目標發(fā)展芯片本身時脈信號運作的正確性。目標發(fā)展芯片直接使用與真實芯片內(nèi)部相
同電路所產(chǎn)出的時脈信號，進行與真實芯片一樣的運作行為。當它設(shè)定是實時執(zhí)行(FREE_
RUN)模式時，使用來自目標發(fā)展芯片時脈信號，就如同一顆實際芯片正在進行實時功能運作。 —實時執(zhí)行(FREE RUN)模式，切換主程序來源是來自控制芯片來自目標發(fā)展芯 片，以厘清目標發(fā)展芯片的主程序來源的正確性。 —停止模式，可以中斷主程序執(zhí)行，讓程序執(zhí)行時間停止，同時偵錯監(jiān)視內(nèi)部緩存 器錯誤的發(fā)生。 目標發(fā)展芯片因為擁有與實際集成電路完全相同的電路與性能，當它獨立使用 時，只要芯片外部設(shè)定固定為實時執(zhí)行(FREE RUN)模式，它可以視同一顆獨立的芯片獨立 運作，因此開發(fā)流程上，先開發(fā)完成供應(yīng)電路模擬仿真系統(tǒng)使用的目標發(fā)展芯片再進行功 能省略(COST DOWN)成最后實際集成電路成獨立芯片。也因此，在驗證過程中，驗證電路模 擬仿真系統(tǒng)的目標發(fā)展芯片可視為直接驗證最后的獨立芯片，因為兩者包含芯片制作與功 能一模一樣。 由以上所述可以清楚地明了 ，本發(fā)明系提供一種電路模擬仿真系統(tǒng)，其可解決實 際集成電路特性與電路模擬仿真系統(tǒng)性能間可能存在功能間差異。 雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，在不背離本發(fā) 明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和 變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
一種電路模擬仿真系統(tǒng)，其特征在于，包含有一計算單元；一控制芯片，其與該計算單元耦接，其具有一信號傳輸單元，以接收或發(fā)送一信號至該計算單元；一微控制單元，其與該信號傳輸單元耦接，以控制信號傳輸單元的信號接收或信號發(fā)送狀態(tài)；一模式/指令控制單元，其與該微控制單元耦接，并根據(jù)該計算單元傳送至該微控制單元的指令，控制該模式/指令控制單元產(chǎn)生一模式控制信號；一時脈產(chǎn)生單元，其與該微控制單元耦接，并根據(jù)該計算單元傳送至該微控制單元的指令，控制該時脈產(chǎn)生單元產(chǎn)生一第一時脈信號；一存儲單元，其與該微控制單元耦接，并根據(jù)該計算單元傳送至該微控制單元的指令，控制該存儲單元產(chǎn)生一第一控制指令碼；以及一目標發(fā)展芯片，其與該控制芯片耦接，以接收該模式控制信號、該第一時脈信號及該第一控制指令碼，并依據(jù)該控制芯片的模式控制信號決定該目標發(fā)展芯片所使用的第一時脈信號與第一控制指令碼來源，并產(chǎn)生一狀態(tài)信號通過該控制芯片傳送至該計算單元。
2. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該狀態(tài)信號傳送至該微控制單元再經(jīng)由該信號傳輸單元傳送至該計算單元。
3. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該計算單元為一計算機。
4. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該目標發(fā)展芯片包含一轉(zhuǎn)換控制接口 ，其具有一時脈切換單元及一指令碼切換單元，以接受該控制芯片的模式控制信號及選擇一微處理機處理電路使用的第一控制指令碼與第一時脈信號來源；其中該微處理機處理電路與該轉(zhuǎn)換控制接口耦接，并具有一內(nèi)部存儲單元、一內(nèi)部時脈產(chǎn)生單元及一內(nèi)部狀態(tài)緩存器。
5. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部存儲單元產(chǎn)生一第二控制指令碼，傳輸至該指令碼切換單元，以產(chǎn)出供給該微處理機處理電路運行的新控制指令碼。
6. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部時脈產(chǎn)生單元產(chǎn)生一第二時脈信號，傳輸至該時脈切換單元，以產(chǎn)出供給該微處理機處理電路運行的新時脈信號。
7. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部狀態(tài)緩存器將該微處理機處理電路運行后的結(jié)果及狀態(tài)傳送至該控制芯片。
8. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部存儲單元為一可程序化只讀存儲器。
9. 如權(quán)利要求5所述的電路模擬仿真系統(tǒng)，其特征在于，該指令碼切換單元接收該模式控制信號，以決定該微處理機處理電路運作的控制指令碼來源，是源自控制芯片的第一控制指令碼抑或是源自該微處理機處理電路的第二控制指令碼。
10. 如權(quán)利要求6所述的電路模擬仿真系統(tǒng)，其特征在于，該時脈信號切換單元接收該模式控制信號，以決定該微處理機處理電路運作的時脈信號來源，是源自控制芯片的第一時脈信號抑或是源自微處理機處理電路的第二時脈信號。
11.如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該目標發(fā)展芯片直接作為一 目標芯片，使該目標芯片單獨運作。
全文摘要
本發(fā)明揭露一種電路模擬仿真系統(tǒng)，其包括一計算單元；一控制芯片；以及一目標發(fā)展芯片。藉此將實際集成電路與電路模擬仿真系統(tǒng)同時建構(gòu)完成，兼顧實際集成電路性能與發(fā)展系統(tǒng)性能的一致性，當每次完成新的集成電路時，其特有且專屬的電路模擬仿真系統(tǒng)也同時很快建構(gòu)完成，兩者具有使用相同電路與相同工藝，減少發(fā)生在實際集成電路與電路模擬仿真系統(tǒng)兩者間電路連接與性能上的差異。因此，在電路模擬仿真系統(tǒng)進行電路驗證或除錯時，同時也是在驗證實際集成電路功能。
文檔編號G06F17/50GK101739473SQ200810171148
公開日2010年6月16日 申請日期2008年10月22日 優(yōu)先權(quán)日2008年10月22日
發(fā)明者余國成, 王瑞文, 許績賀 申請人:盛群半導體股份有限公司