專利名稱：電壓識(shí)別碼的轉(zhuǎn)換方法及計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓識(shí)別碼的轉(zhuǎn)換方法，尤其涉及一種支持同種電壓調(diào) 節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼的轉(zhuǎn)換方法，使轉(zhuǎn)換前后的電壓識(shí)別碼及支持該種電壓 調(diào)節(jié)標(biāo)準(zhǔn)的處理器產(chǎn)品具有相容性。
背景技術(shù)：
由于科技的進(jìn)步，微處理器(或稱為中央處理單元)的核心電壓(Vcore) 波動(dòng)會(huì)影響微處理器正常工作，核心電壓過高，將導(dǎo)致微處理器發(fā)熱量上升、 壽命縮短甚至燒毀，反之，若核心電壓過低則可能引起數(shù)據(jù)損壞、死機(jī)、藍(lán) 屏等故障。由于微處理器核心電壓集成度越來越高，制作工藝越來越精細(xì)， 微處理器核心電壓越來越大，因此，需要更高標(biāo)準(zhǔn)的供電系統(tǒng)。
早期主板普遍采用跳線或雙行直插式包裝(Dual Inline Package,下文簡 稱DIP)開關(guān)來設(shè)定微處理器電壓，在安裝或更換微處理器時(shí)，需要根據(jù)微 處理器核心電壓對照主板說明書，在主板上插拔挑線或撥動(dòng)DIP開關(guān)進(jìn)行設(shè) 置，稍有不慎就可能燒毀微處理器和主板，十分危險(xiǎn)。為了解決這個(gè)問題， 英特爾(Intel)公司從Pentium II開始采用電壓識(shí)別(Voltage Identification, 下文簡稱VID)技術(shù)，VID技術(shù)是一種自適應(yīng)電壓調(diào)節(jié)技術(shù)，采用這種技術(shù) 后，主板供電電路可按CPU需要自動(dòng)設(shè)置供電電壓，不再需要進(jìn)行人工干 預(yù)。
隨后英特爾為其各款處理器產(chǎn)品制定了相應(yīng)的電壓調(diào)節(jié)模塊(Voltage Regulation Model, VRM)標(biāo)準(zhǔn)，從Prescott核心微處理器開始，電壓調(diào)節(jié)標(biāo) 準(zhǔn)改用VRD (Voltage Regulation Down)來命名，各版本電壓調(diào)節(jié)標(biāo)準(zhǔn)中VID 位數(shù)、電壓調(diào)節(jié)精度和電壓調(diào)節(jié)范圍都各不相同，且每種電壓調(diào)節(jié)標(biāo)準(zhǔn)中特 殊指令如"關(guān)閉指令"(OFF command,以下簡稱OFF指令)等所對應(yīng)的電 壓識(shí)別碼和數(shù)目也都不同，在利用數(shù)字電路做電壓識(shí)別碼的轉(zhuǎn)換時(shí)，需要避 開特殊指令所對應(yīng)的電壓識(shí)別碼，以使轉(zhuǎn)換前后的電壓識(shí)別碼及支持該種電
7壓調(diào)節(jié)標(biāo)準(zhǔn)的處理器產(chǎn)品相容。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種電壓識(shí)別碼的轉(zhuǎn)換方法及計(jì)算機(jī) 系統(tǒng)，以改善現(xiàn)有技術(shù)的缺陷。
本發(fā)明提出一種電壓識(shí)別碼的轉(zhuǎn)換方法，包括下列步驟取得一特殊二 進(jìn)制碼區(qū)域范圍，其中此特殊二進(jìn)制碼區(qū)域范圍由一特殊指令所對應(yīng)的N個(gè)
特殊電壓識(shí)別碼以一轉(zhuǎn)換關(guān)系轉(zhuǎn)換N個(gè)特殊二進(jìn)制碼，而將N個(gè)特殊二進(jìn) 制碼作為特殊二進(jìn)制碼區(qū)域范圍；利用此轉(zhuǎn)換關(guān)系，將一第一電壓識(shí)別碼轉(zhuǎn) 換成對應(yīng)的一第一二進(jìn)制碼；以及，將第一二進(jìn)制碼和一第一預(yù)設(shè)值做運(yùn)算 得到一第二二進(jìn)制碼，其中第二二進(jìn)制碼不落入特殊二進(jìn)制碼區(qū)域范圍。
本發(fā)明還提出一種計(jì)算機(jī)系統(tǒng)，其包括 一微處理器； 一脈寬調(diào)制控制 器，連接微處理器；以及， 一電壓識(shí)別碼轉(zhuǎn)換電路，其包括一二進(jìn)制轉(zhuǎn)換 單元，其利用一轉(zhuǎn)換關(guān)系，將微處理器送入一第一電壓識(shí)別碼轉(zhuǎn)換成對應(yīng)的 一第一二進(jìn)制碼；以及， 一運(yùn)算處理單元，用以取得一特殊二進(jìn)制碼區(qū)域范 圍，其中特殊二進(jìn)制碼區(qū)域范圍由一特殊指令所對應(yīng)的N個(gè)特殊電壓識(shí)別碼 以一轉(zhuǎn)換關(guān)系轉(zhuǎn)換N個(gè)特殊二進(jìn)制碼，將N個(gè)特殊二進(jìn)制碼作為此特殊二 進(jìn)制碼區(qū)域范圍，并將第一二進(jìn)制碼和一第一預(yù)設(shè)值做運(yùn)算得到一第二二進(jìn) 制碼，其中第二二進(jìn)制碼不落入上述特殊二進(jìn)制碼的區(qū)域范圍。
本發(fā)明電壓識(shí)別碼的轉(zhuǎn)換方法及計(jì)算機(jī)系統(tǒng)，將使轉(zhuǎn)換前后的電壓識(shí)別 碼和支持對應(yīng)上述電壓識(shí)別碼的電壓調(diào)節(jié)標(biāo)準(zhǔn)的處理器產(chǎn)品具有相容性。
為了使讀者能更進(jìn)一步了解本發(fā)明特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本 發(fā)明的詳細(xì)說明與附圖，然而所附附圖僅提供參考與說明，并非用來對本發(fā) 明加以限制。


圖1為本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)的方框圖。
圖2A為本發(fā)明第一實(shí)施例中第一種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖 圖2B為利用超高速集成電路硬件描述語言來完成第一實(shí)施例中二進(jìn)制 轉(zhuǎn)換單元的示意圖。圖3A為配合實(shí)現(xiàn)圖2A的流程的運(yùn)算處理單元的一范例的方框圖。 圖3B為配合實(shí)現(xiàn)圖2A的流程的運(yùn)算處理單元的另一范例的方框圖。 圖4為本發(fā)明第一實(shí)施例中第二種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖。 圖5A為配合實(shí)現(xiàn)圖4的流程的運(yùn)算處理單元的一范例的方框圖。 圖5B為配合實(shí)現(xiàn)圖4的流程的運(yùn)算處理單元的另一范例的方框圖。 圖6A為本發(fā)明第二實(shí)施例中第一種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖 圖6B為利用超高速集成電路硬件描述語言來完成第二實(shí)施例中二進(jìn)制 轉(zhuǎn)換單元的示意圖。
圖7A為配合實(shí)現(xiàn)圖6A的流程的運(yùn)算處理單元的一范例的方框圖。 圖7B為配合實(shí)現(xiàn)圖6A的流程的運(yùn)算處理單元的另一范例的方框圖。 圖8為本發(fā)明第二實(shí)施例中第二種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖。 圖9A為配合實(shí)現(xiàn)圖8的流程的運(yùn)算處理單元的一范例的方框圖。 圖9B為配合實(shí)現(xiàn)圖8的流程的運(yùn)算處理單元的另一范例的方框圖。
具體實(shí)施例方式
圖1為本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)的方框圖，如圖所示，計(jì)算機(jī)系統(tǒng)100 包括微處理器102 (或者中央處理器)、脈寬調(diào)制控制器(Pulse Width Modulation Controller) 104以及電壓識(shí)別碼轉(zhuǎn)換電路110，電壓識(shí)別碼轉(zhuǎn)換 電路110包括二進(jìn)制轉(zhuǎn)換單元112、運(yùn)算處理單元114、以及二進(jìn)制反轉(zhuǎn)換 單元116。
二進(jìn)制轉(zhuǎn)換單元112利用第一轉(zhuǎn)換關(guān)系將由微處理器102輸出屬于一電 壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼VIDIN—BIN。接著， 運(yùn)算處理單元114取得該電壓調(diào)節(jié)標(biāo)準(zhǔn)中一特殊指令所對應(yīng)的特殊電壓識(shí)別 碼的數(shù)目N及特殊電壓識(shí)別碼利用該第一轉(zhuǎn)換關(guān)系轉(zhuǎn)換后的特殊二進(jìn)制碼 的區(qū)域范圍BIN1 BINN (圖中未顯示)，并將二進(jìn)制碼VIDIN一BIN和預(yù) 設(shè)值做運(yùn)算得到二進(jìn)制碼VIDOUT—BIN。此二進(jìn)制碼VIDOUT—BIN不會(huì)落 入特殊二進(jìn)制碼的區(qū)域范圍BIN1 BINN內(nèi)，BIN1為上述特殊二進(jìn)制碼的 區(qū)域范圍中最小數(shù)值，BINN為上述特殊二進(jìn)制碼的區(qū)域范圍中最大數(shù)值， 且N為自然數(shù)。最后，二進(jìn)制反轉(zhuǎn)換單元116利用第二轉(zhuǎn)換關(guān)系將二進(jìn)制碼 VIDOUT—BIN轉(zhuǎn)換成屬于該電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VIDOUT，并輸出電
9壓識(shí)別碼VIDOUT至該脈寬調(diào)制控制器104。脈寬調(diào)制控制器104將產(chǎn)生電 壓信號(hào)Vcore作為供給微處理器102的核心電壓。
下文將分別說明當(dāng)本發(fā)明應(yīng)用在1、電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范 (Voltage Regulator Down，下文簡稱VRD) IO版本，以及2、電壓調(diào)節(jié)標(biāo) 準(zhǔn)為VRD 10擴(kuò)充版本的兩個(gè)實(shí)施例。
圖2A為本發(fā)明第一實(shí)施例中第一種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖， 為詳細(xì)說明本發(fā)明，請同時(shí)參考上述圖1及圖2A，在此實(shí)施例中，電壓調(diào) 節(jié)標(biāo)準(zhǔn)為VRD IO版本，特殊指令為"OFF指令"，其用于使微處理器102 關(guān)閉，"OFF指令"所對應(yīng)的特殊電壓識(shí)別碼的數(shù)目N為2，在此以將二進(jìn) 制碼VIDIN—BIN和預(yù)設(shè)值做加法運(yùn)算得到二進(jìn)制碼VIDOUT—BIN為例進(jìn)行 說明。
如圖2A所示，首先，取得VRD 10版本中"OFF指令"所對應(yīng)的2個(gè) 特殊電壓識(shí)別碼及2個(gè)特殊電壓識(shí)別碼利用第一轉(zhuǎn)換關(guān)系轉(zhuǎn)換后的二進(jìn)制碼 的區(qū)域范圍41 42，如步驟S202。接著，利用第一轉(zhuǎn)換關(guān)系，將由微處理 器102送入屬于VRD 10版本的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼 VIDIN—BIN,如步驟S204。將二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VPl相加，得 到預(yù)設(shè)碼Pre—VIDOUT，如步驟S206。判斷二進(jìn)制碼VIDIN一BIN是否小于 41且預(yù)設(shè)碼Pre—VIDOUT是否大于等于41，如步驟S208。當(dāng)二進(jìn)制碼 VIDIN—BIN小于41且預(yù)設(shè)碼Pre—VIDOUT大于等于41時(shí)，將預(yù)設(shè)值VPl 增加2個(gè)單位數(shù)成為預(yù)設(shè)值VP2，如步驟S210。接著，二進(jìn)制碼VIDIN—BIN 和預(yù)設(shè)值VP2相加得到二進(jìn)制碼VIDOUT—BIN,如步驟S212。另外，當(dāng)二 進(jìn)制碼VIDIN—BIN不小于41或者預(yù)設(shè)碼Pre—VIDOUT不大于等于(即小于) 41時(shí)即兩個(gè)判斷式有任一不成立，該二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VPl相 加得到二進(jìn)制碼VIDOUT—BIN,如步驟S214。最后，利用第二轉(zhuǎn)換關(guān)系將 二進(jìn)制碼VIDOUT_BIN轉(zhuǎn)換成屬于VRD 10版本的電壓識(shí)別碼VIDOUT, 并輸出電壓識(shí)別碼VIDOUT至該脈寬調(diào)制控制器104，如步驟S216。
圖2B為利用Verilog編碼(一種超高速集成電路硬件描述語言)來完 成第一實(shí)施例中二進(jìn)制轉(zhuǎn)換單元112及二進(jìn)制反轉(zhuǎn)換單元116的示意圖，在 這僅表列出部分的VRD 10版本電壓識(shí)別碼，為詳細(xì)說明本發(fā)明，請同時(shí)參 考上述圖1及圖2A，如圖2B所示，二進(jìn)制轉(zhuǎn)換單元112利用第一轉(zhuǎn)換關(guān)系將由微處理器102送入的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼 VIDIN—BIN，第一轉(zhuǎn)換關(guān)系為VIDIN—BIN= {VID_in[4:0],VID—in[5]}- 6， b 01—0101;其中VRD—in[4:0]為輸入電壓識(shí)別碼VIDIN中前5位，VRD一in[5] 且為輸入電壓識(shí)別碼VIDIN中第6位，6， b 01—0101為6位的2進(jìn)位數(shù)值。 二進(jìn)制反轉(zhuǎn)換單元116中利用第二轉(zhuǎn)換關(guān)系將二進(jìn)制碼VIDOUT—BIN轉(zhuǎn)換 成屬于VRD 10版本的電壓識(shí)別碼VIDOUT并輸出。第二轉(zhuǎn)換關(guān)系為 VIDOUT={ (VIDOUT—BIN+6 ， b 01 0101) [O]， ( VIDOUT—BIN+6 ， b 01—0101) [5: 1]} ， ( VIDOUT—BIN+6 ， b 01—0101) [O]為二進(jìn)制碼 VIDOUT—BIN和6位的2進(jìn)位數(shù)值相加的結(jié)果中第1位，(VIDOUT—BIN+6' b 01—0101) [5: l]為二進(jìn)制碼VIDOUT_BIN和6位的2進(jìn)位數(shù)值相加的結(jié) 果中第2到第6位。
舉例說明，當(dāng)6位的輸入電壓識(shí)別碼VIDIN中VID [5]為1、VID [4]為1、 VID [3]為1、 VID [2]為1、 VID [l]為0且VID [O]為1，所對應(yīng)的電壓值為 1.12500伏特。
此時(shí)，于二進(jìn)制轉(zhuǎn)換單元112會(huì)利用第一轉(zhuǎn)換關(guān)系先重新排列成(VID [4:0], VID [5]}即"111011 "再減去6'b 01—0101將會(huì)得到二進(jìn)制碼VIDIN—BIN (如用十進(jìn)制表示為38)。
當(dāng)預(yù)設(shè)值VP1為3，且做相加運(yùn)算時(shí)，依圖2A的流程，由于二進(jìn)制碼 VIDIN—BIN (38)小于41，且預(yù)設(shè)碼Pre_VIDOUT (在此為38+3=41)大于 等于41 ，因此將預(yù)設(shè)值VPl力n 2成為預(yù)設(shè)值VP2 (5) ， 二進(jìn)制碼VIDIN_BIN (38)和預(yù)設(shè)值VP2 (5)相加得到二進(jìn)制碼VIDOUT一BIN (43)。
最后，二進(jìn)制反轉(zhuǎn)換單元116會(huì)利用第二轉(zhuǎn)換關(guān)系先加上6， b01—0101 再重新排成(VID—BIN+6， b 01—0101)
, (VID—BIN+6， b 01—0101) [5: l]輸出，即圖中輸出的電壓識(shí)別碼VID [5:0]中VID [5]為0、 VID [4]為0、 VID [3]為0、VID[2]為0、 VID[1]為0且VID
為0，所對應(yīng)的電壓值為1.08750 伏特。
圖3A為配合實(shí)現(xiàn)圖2A的流程的運(yùn)算處理單元的一范例的方框圖。如 圖所示，運(yùn)算處理單元300包括選擇控制單元310及加法器320，選擇控制 單元310包括交集單元312及多路復(fù)用器314，交集單元312于二進(jìn)制碼 VIDIN一BIN小于41且預(yù)設(shè)碼Pre—VIDOUT大于等于41時(shí)，送出信號(hào)給多
ii路復(fù)用器314，多路復(fù)用器314將該預(yù)設(shè)值VP1增加2個(gè)單位，輸出給加法 器320，加法器320將之和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算得到二進(jìn)制碼 VIDOUT—BIN輸出。
另夕卜，當(dāng)二進(jìn)制碼VIDIN_BIN不小于41或者預(yù)設(shè)碼Pre—VIDOUT不大 于等于(即小于)41時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器314將該預(yù) 設(shè)值VP1輸出給加法器320，加法器320將和二進(jìn)制碼VIDIN—BIN和預(yù)設(shè) 值VP1相加得到二進(jìn)制碼VIDOUT—BIN。
圖3B為配合實(shí)現(xiàn)圖2A的流程的運(yùn)算處理單元的另一范例的方框圖。運(yùn) 算處理單元350包括選擇控制單元340及加法器330a及330b，選擇控制單 元340包括交集單元342及多路復(fù)用器344，加法器330a直接將預(yù)設(shè)值VP1 和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算，加法器330b將預(yù)設(shè)值VP1增加2個(gè)單 位后和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算，當(dāng)二進(jìn)制碼VIDIN—BIN小于41 且預(yù)設(shè)碼Pre—VIDOUT大于等于41時(shí)，多路復(fù)用器344選擇加法器330b送 入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT一BIN。
另夕卜，當(dāng)二進(jìn)制碼VIDIN—BIN不小于41或者預(yù)設(shè)碼Pre—VIDOUT不大 于等于(即小于)41時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器344選擇加 法器330a送入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT—BIN。
圖4為本發(fā)明第一實(shí)施例中第二種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖，為 詳細(xì)說明本發(fā)明，請同時(shí)參考上述圖1及圖4，在此實(shí)施例中，圖4內(nèi)該電 壓調(diào)節(jié)標(biāo)準(zhǔn)為VRD10版本，該特殊指令為"OFF指令"，其用于使微處理 器102關(guān)閉，"OFF指令"所對應(yīng)的特殊電壓識(shí)別碼的數(shù)目N為2，在此以 將二進(jìn)制碼VIDIN_BIN和預(yù)設(shè)值做減法運(yùn)算得到二進(jìn)制碼VIDOUT—BIN為 例進(jìn)行說明。
如圖4所示，首先，取得VRD10版本中"OFF指令"所對應(yīng)的2個(gè)特 殊電壓識(shí)別碼及2個(gè)特殊電壓識(shí)別碼利用第一轉(zhuǎn)換關(guān)系轉(zhuǎn)換后的二進(jìn)制碼的 區(qū)域范圍41 42，如步驟S402。接著，利用第一轉(zhuǎn)換關(guān)系，將由微處理器 102送入屬于VRD 10版本的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼 VIDIN—BIN,如步驟S404。將二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相減，得 到預(yù)設(shè)碼Pre一VIDOUT，如步驟S406。判斷二進(jìn)制碼VIDIN—BIN是否大于 42且預(yù)設(shè)碼Pre VIDOUT是否小于等于42，如步驟S408。當(dāng)二進(jìn)制碼VIDIN_BIN大于42且預(yù)設(shè)碼Pre一VIDOUT小于等于42時(shí)，將預(yù)設(shè)值VP1 增加2個(gè)單位數(shù)成為預(yù)設(shè)值VP2，如步驟S410。接著，二進(jìn)制碼VIDIN—BIN 和預(yù)設(shè)值VP2相減得到二進(jìn)制碼VIDOUT—BIN，如步驟S412。另外，當(dāng)二 進(jìn)制碼VIDIN—BIN不大于42或者預(yù)設(shè)碼Pre—VIDOUT小于等于42時(shí)即兩 個(gè)判斷式有任一不成立，該二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相減得到二 進(jìn)制碼VIDOUT—BIN，如步驟S414。最后，利用第二轉(zhuǎn)換關(guān)系將二進(jìn)制碼 VIDOUT—BIN轉(zhuǎn)換成屬于VRD 10版本的電壓識(shí)別碼VIDOUT,并輸出電壓 識(shí)別碼VIDOUT至該脈寬調(diào)制控制器104，如步驟S416。
圖5A為配合實(shí)現(xiàn)圖4的流程的運(yùn)算處理單元的一范例的方框圖。如圖 所示，運(yùn)算處理單元500包括選擇控制單元510及減法器520，選擇控制單 元510包括交集單元512及多路復(fù)用器514，交集單元512于二進(jìn)制碼 VIDIN—BIN大于42且預(yù)設(shè)碼Pre—VIDOUT是否小于等于42時(shí)，送出信號(hào) 給多路復(fù)用器514，多路復(fù)用器514將該預(yù)設(shè)值VP1增加2個(gè)單位，輸出給 減法器520，減法器520將之和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算得到二進(jìn)制 碼VIDOUT—BIN輸出。
另外，當(dāng)二進(jìn)制碼VIDIN—BIN不大于42或者預(yù)設(shè)碼Pre—VIDOUT不小 于等于(即大于)42時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器514將該預(yù) 設(shè)值VP1輸出給減法器520，減法器520將和二進(jìn)制碼VIDIN—BIN和預(yù)設(shè) 值VP1相減得到二進(jìn)制碼VIDOUT—BIN 。
圖5B為配合實(shí)現(xiàn)圖4的流程的運(yùn)算處理單元的另一范例的方框圖。運(yùn) 算處理單元550包括選擇控制單元540及減法器530a及530b，選擇控制單 元540包括交集單元542及多路復(fù)用器544，減法器530a直接將預(yù)設(shè)值VP1 和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算，減法器530b將預(yù)設(shè)值VP1增加2個(gè)單 位后和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算，當(dāng)二進(jìn)制碼VIDIN—BIN大于42 且預(yù)設(shè)碼Pre_VIDOUT小于等于42時(shí)，多路復(fù)用器544選擇減法器530b送 入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT—BIN。
另外，當(dāng)二進(jìn)制碼VIDIN—BIN不大于42或者預(yù)設(shè)碼Pre—VIDOUT不小 于等于(即大于)42時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器544選擇減 法器530a送入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT_BIN。
圖6A為本發(fā)明第二實(shí)施例中第一種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖，為詳細(xì)說明本發(fā)明，請同時(shí)參考上述圖1，在此實(shí)施例中，圖1內(nèi)該電壓調(diào)
節(jié)標(biāo)準(zhǔn)為VRD10擴(kuò)充版本，該特殊指令為"OFF指令"，其用于使微處理 器102關(guān)閉，"OFF指令"所對應(yīng)的特殊電壓識(shí)別碼的數(shù)目N為4，在此以 將二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值做加法運(yùn)算得到二進(jìn)制碼VIDOUT—BIN為
例進(jìn)行說明。
如圖6A所示，首先，取得VRD 10擴(kuò)充版本中"OFF指令"所對應(yīng)的4 個(gè)特殊電壓識(shí)別碼及4個(gè)特殊電壓識(shí)別碼利用第一轉(zhuǎn)換關(guān)系轉(zhuǎn)換后的二進(jìn)制 碼的區(qū)域范圍82 85，如步驟S602。接著，利用第一轉(zhuǎn)換關(guān)系，將由微處 理器102送入屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn) 制碼VIDIN—BIN，如步驟S604。將二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相 加，得到預(yù)設(shè)碼Pre一VIDOUT，如步驟S606。判斷二進(jìn)制碼VIDIN一BIN是 否小于82且預(yù)設(shè)碼Pre一VIDOUT是否大于等于82，如步驟S608。當(dāng)二進(jìn)制 碼VIDIN—BIN小于82且預(yù)設(shè)碼Pre—VIDOUT大于等于82時(shí)，將預(yù)設(shè)值VP1 增加4個(gè)單位數(shù)成為預(yù)設(shè)值VP2，如步驟S610。接著，二進(jìn)制碼VIDIN—BIN 和預(yù)設(shè)值VP2相加得到二進(jìn)制碼VIDOUT—BIN,如步驟S612。另外，當(dāng)二 進(jìn)制碼VIDIN—BIN不小于82或者預(yù)設(shè)碼Pre—VIDOUT不大于等于(即小于) 82時(shí)即兩個(gè)判斷式有任一不成立，該二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相 加得到二進(jìn)制碼VIDOUT_BIN，如步驟S614。最后，利用第二轉(zhuǎn)換關(guān)系將 二進(jìn)制碼VIDOUT—BIN轉(zhuǎn)換成屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼 VIDOUT，并輸出電壓識(shí)別碼VIDOUT至該脈寬調(diào)制控制器104，如步驟 S616。
圖6B為利用Verilog編碼(一種超高速集成電路硬件描述語言)來完 成第二實(shí)施例中二進(jìn)制轉(zhuǎn)換單元112及二進(jìn)制反轉(zhuǎn)換單元116的示意圖，在 這僅表列出部分的VRD 10擴(kuò)充版本電壓識(shí)別碼，為詳細(xì)說明本發(fā)明，請同 時(shí)參考上述圖1及圖6A，如圖6B所示，二進(jìn)制轉(zhuǎn)換單元112利用第一轉(zhuǎn)換 關(guān)系將由微處理器102送入的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼 VIDIN—BIN ， 第 一 轉(zhuǎn) 換 關(guān) 系 為 VIDIN—BIN= {VID—in[4:0]，VID—in[5]廣VID—in[6]}-7， b 010—1010;其中VRD—in[4:0]為該 第一電壓識(shí)別碼中前5位，VRD—in[5]且為該第一電壓識(shí)別碼中第6位， VRD—in[6]且為該第一電壓識(shí)別碼中第7位的反相，7， b 010—1010為7位的2進(jìn)位數(shù)值。二進(jìn)制反轉(zhuǎn)換單元116中利用第二轉(zhuǎn)換關(guān)系將二進(jìn)制碼
VIDOUT—BIN轉(zhuǎn)換成屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼VIDOUT并輸出。 第二轉(zhuǎn)換關(guān)系為VIDOUT={ ~ ( VIDOUT_BIN+7 ， b 010J010 )
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], ( VIDOUT—BIN+7 ， b 010—1010) [6: 2]}，其中 (VIDOUT—BIN+7， b 010—1010) [O]為二進(jìn)制碼VIDOUT—BIN 和7位的2進(jìn)位數(shù)值相加的結(jié)果中第1位的反相，(VIDOUT—BIN+7， b 010—1010) [ 1 ]為二進(jìn)制碼VIDOUT—BIN和7位的2進(jìn)位數(shù)值相加的結(jié)果中 第2位，(VIDOUT_BIN+7， b010_1010) [6: 2]為該二進(jìn)制碼VIDOUT—BIN 和7位的2進(jìn)位數(shù)值相加的結(jié)果中第3到第7位。
舉例說明之，當(dāng)輸入的7位的電壓識(shí)別碼VIDIN中VID [6]為1、VID [5] 為1、 VID[4]為1、 VID[3]為1、 VID[2]為1、 VID [l]為1且VID [O]為0， 所對應(yīng)的電壓值為1.10000伏特，于二進(jìn)制轉(zhuǎn)換單元112先重新排列成 {VID—in[4:0]，VID—in[5], VID—in[6]}即"1111010"再減去7， b 010—1010將 會(huì)得到二進(jìn)制碼VIDIN—BIN (如用十進(jìn)制表示為80)。當(dāng)預(yù)設(shè)值VP1為4， 且做相加運(yùn)算時(shí)，依圖2A的流程，由于二進(jìn)制碼VIDIN一BIN(80)小于82， 且預(yù)設(shè)碼Pre—VIDOUT (在此為80+4=84)大于等于82，因此將預(yù)設(shè)值VP1 加4成為預(yù)設(shè)值VP2 (8) ， 二進(jìn)制碼VIDIN—BIN (80)和預(yù)設(shè)值VP2 (8) 相加得到二進(jìn)制碼VIDOUT一BIN (88)。最后，于二進(jìn)制反轉(zhuǎn)換單元116 加上7， b 010J010再重新排成{ ~ (VIDOUT—BIN+7， b 010—1010)
,
(VIDOUT—BIN+7 ， b 010—1010 ) [ 1 ], (VIDOUT一BIN+7 ， b 010—1010) [6: 2]}輸出，即輸出的電壓識(shí)別碼VID [6:0]中VID [6]為1、 VID [5]為1、 VID [4] 為0、 VID[3]為0、 VID[2]為0、 VID[1]為0且VID
為0，所對應(yīng)的電壓 值為1.07500伏特。
圖7A為配合實(shí)現(xiàn)圖6A的流程的運(yùn)算處理單元的一范例的方框圖。如 圖所示，運(yùn)算處理單元700包括選擇控制單元710及加法器720，選擇控制 單元710包括交集單元712及多路復(fù)用器714，交集單元712于二進(jìn)制碼 VIDIN—BIN小于82且預(yù)設(shè)碼Pre一VIDOUT大于等于82時(shí)，送出信號(hào)給多 路復(fù)用器714，多路復(fù)用器714將該預(yù)設(shè)值VP1增加4個(gè)單位，輸出給加法 器720，加法器720將之和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算得到二進(jìn)制碼 VIDOUT—BIN輸出。另外，當(dāng)二進(jìn)制碼VIDIN—BIN不小于82或者預(yù)設(shè)碼Pre一VIDOUT不大 于等于(即小于)82時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器714將該預(yù) 設(shè)值VP1輸出給加法器720，加法器720將和二進(jìn)制碼VIDIN—BIN和預(yù)設(shè) 值VP1相加得到二進(jìn)制碼VIDOUT—BIN。
圖7B為配合實(shí)現(xiàn)圖6A的流程的運(yùn)算處理單元的另一范例的方框圖。運(yùn) 算處理單元750包括選擇控制單元740及加法器730a及730b，選擇控制單 元740包括交集單元742及多路復(fù)用器744，加法器730a直接將預(yù)設(shè)值VP1 和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算，加法器730b將預(yù)設(shè)值VP1增加4個(gè)單 位后和二進(jìn)制碼VIDIN—BIN做加法運(yùn)算，當(dāng)二進(jìn)制碼VIDIN—BIN小于82 且預(yù)設(shè)碼Pre—VIDOUT大于等于82時(shí)，多路復(fù)用器744選擇加法器730b送 入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT—BIN。
另夕卜，當(dāng)二進(jìn)制碼VIDIN—BIN不小于82或者預(yù)設(shè)碼Pre—VIDOUT不大 于等于(即小于)82時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器744選擇加 法器730a送入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT—BIN。
圖8為本發(fā)明第二實(shí)施例中第二種電壓識(shí)別碼的轉(zhuǎn)換方法的流程圖，為 詳細(xì)說明本發(fā)明，請同時(shí)參看上述圖1，在此實(shí)施例中，圖8內(nèi)該電壓調(diào)節(jié) 標(biāo)準(zhǔn)為VRD10擴(kuò)充版本，該特殊指令為"OFF指令"，其用于使微處理器 102關(guān)閉，"OFF指令"所對應(yīng)的特殊電壓識(shí)別碼的數(shù)目N為4，在此以將 二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值做減法運(yùn)算得到二進(jìn)制碼VIDOUT—BIN為例 進(jìn)行說明。
如圖8所示，首先，取得VRD 10擴(kuò)充版本中"OFF指令"所對應(yīng)的4 個(gè)特殊電壓識(shí)別碼及4個(gè)特殊電壓識(shí)別碼利用第一轉(zhuǎn)換關(guān)系轉(zhuǎn)換后的二進(jìn)制 碼的區(qū)域范圍82 85，如步驟S802。接著，利用第一轉(zhuǎn)換關(guān)系，將由微處 理器102送入屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn) 制碼VIDIN—BIN,如步驟S804。將二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相 減，得到預(yù)設(shè)碼Pre—VIDOUT，如步驟S806。判斷二進(jìn)制碼VIDIN_BIN是 否大于85且預(yù)設(shè)碼Pre—VIDOUT是否小于等于85，如步驟S808。當(dāng)二進(jìn)制 碼VIDIN—BIN大于85且預(yù)設(shè)碼Pre—VIDOUT小于等于85時(shí)，將預(yù)設(shè)值VP1 增加4個(gè)單位數(shù)成為預(yù)設(shè)值VP2，如步驟S810。接著，二進(jìn)制碼VIDIN—BIN 和預(yù)設(shè)值VP2相減得到二進(jìn)制碼VIDOUT—BIN,如步驟S812。另外，當(dāng)二進(jìn)制碼VIDIN—BIN不大于85或者預(yù)設(shè)碼Pre—VIDOUT不小于等于(即大于) 85時(shí)即兩個(gè)判斷式有任一不成立，該二進(jìn)制碼VIDIN—BIN和預(yù)設(shè)值VP1相 減得到二進(jìn)制碼VIDOUT_BIN，如步驟S814。最后，利用第二轉(zhuǎn)換關(guān)系將 二進(jìn)制碼VIDOUT—BIN轉(zhuǎn)換成屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼 VIDOUT,并輸出電壓識(shí)別碼VIDOUT至該脈寬調(diào)制控制器104，如步驟 S816。
圖9A為配合實(shí)現(xiàn)圖8的流程的運(yùn)算處理單元的一范例的方框圖。如圖 所示，運(yùn)算處理單元900包括選擇控制單元910及減法器920，選擇控制單 元910包括交集單元912及多路復(fù)用器914，交集單元912于二進(jìn)制碼 VIDIN—BIN大于85且預(yù)設(shè)碼Pre—VIDOUT是否小于等于85時(shí)，送出信號(hào) 給多路復(fù)用器914，多路復(fù)用器914將該預(yù)設(shè)值VP1增加4個(gè)單位，輸出給 減法器920，減法器920將之和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算得到二進(jìn)制 碼VIDOUT—BIN輸出。
另夕卜，當(dāng)二進(jìn)制碼VIDIN—BIN不大于85或者預(yù)設(shè)碼Pre—VIDOUT不小 于等于(即大于)85時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器914將該預(yù) 設(shè)值VP1輸出給減法器920，減法器920將和二進(jìn)制碼VIDIN—BIN和預(yù)設(shè) 值VP1相減得到二進(jìn)制碼VIDOUT—BIN。
圖9B為配合實(shí)現(xiàn)圖8的流程的運(yùn)算處理單元的另一范例的方框圖。運(yùn) 算處理單元950包括選擇控制單元940及減法器930a及930b,選擇控制單 元940包括交集單元942及多路復(fù)用器944，減法器930a直接將預(yù)設(shè)值VP1 和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算，減法器930b將預(yù)設(shè)值VP1增加4個(gè)單 位后和二進(jìn)制碼VIDIN—BIN做減法運(yùn)算，當(dāng)二進(jìn)制碼VIDIN—BIN大于85 且預(yù)設(shè)碼Pre—VIDOUT小于等于85時(shí)，多路復(fù)用器944選擇減法器930b送 入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT—BIN。
另外，當(dāng)二進(jìn)制碼VIDIN—BIN不大于85或者預(yù)設(shè)碼Pre—VIDOUT不小 于等于(即大于)85時(shí)即兩個(gè)判斷式有任一不成立，多路復(fù)用器944選擇減 法器930a送入的數(shù)據(jù)并輸出二進(jìn)制碼VIDOUT一BIN。
另外，要注意的是在本發(fā)明的實(shí)施例中，二進(jìn)制轉(zhuǎn)換單元112于當(dāng)電壓 識(shí)別碼VIDIN不為該特殊指令所對應(yīng)的上述特殊電壓識(shí)別碼之一時(shí)，才利用 該轉(zhuǎn)換關(guān)系將電壓識(shí)別碼VIDIN轉(zhuǎn)換成對應(yīng)的二進(jìn)制碼VIDIN—BIN，即當(dāng)電壓識(shí)別碼VIDIN為該特殊指令所對應(yīng)的上述特殊電壓識(shí)別碼之一時(shí)，將直 接輸出特殊指令至該脈寬調(diào)制控制器104，但此部分為己知技術(shù)，在此不多 做說明。
綜上所述，本發(fā)明電壓識(shí)別碼的轉(zhuǎn)換方法，將使轉(zhuǎn)換前后的電壓識(shí)別碼 和支持對應(yīng)上述電壓識(shí)別碼的電壓調(diào)節(jié)標(biāo)準(zhǔn)的處理器產(chǎn)品具有相容性，的確 能達(dá)成本發(fā)明的目的。
雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，本領(lǐng) 域普通技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)當(dāng)可作些許的更動(dòng)與潤飾， 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其包括下列步驟取得特殊二進(jìn)制碼區(qū)域范圍，其中上述特殊二進(jìn)制碼區(qū)域范圍由特殊指令所對應(yīng)的N個(gè)特殊電壓識(shí)別碼以轉(zhuǎn)換關(guān)系轉(zhuǎn)換N個(gè)特殊二進(jìn)制碼，上述N個(gè)特殊二進(jìn)制碼作為上述特殊二進(jìn)制碼區(qū)域范圍；利用上述轉(zhuǎn)換關(guān)系，將第一電壓識(shí)別碼轉(zhuǎn)換成對應(yīng)的第一二進(jìn)制碼；以及將上述第一二進(jìn)制碼和第一預(yù)設(shè)值做運(yùn)算得到第二二進(jìn)制碼，其中上述第二二進(jìn)制碼不落入上述特殊二進(jìn)制碼區(qū)域范圍。
2. 根據(jù)權(quán)利要求l所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中將上 述第一二進(jìn)制碼和上述第一預(yù)設(shè)值做運(yùn)算，得到上述第二二進(jìn)制碼的步驟還 包括下列子步驟將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加，得到第一預(yù)設(shè)碼；分別判斷上述第一二進(jìn)制碼是否小于上述特殊二進(jìn)制碼區(qū)域范圍中最 小數(shù)值及上述第一預(yù)設(shè)碼是否大于等于上述最小數(shù)值；當(dāng)上述第一二進(jìn)制碼小于上述最小數(shù)值且上述第一預(yù)設(shè)碼大于等于上 述最小數(shù)值時(shí)，將上述第一預(yù)設(shè)值增加N個(gè)單位數(shù)成為第二預(yù)設(shè)值；以及將上述第一二進(jìn)制碼和上述第二預(yù)設(shè)值相加得到上述第二二進(jìn)制碼。
3. 根據(jù)權(quán)利要求2所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中還包 括下列步驟當(dāng)上述第一二進(jìn)制碼不小于上述最小數(shù)值或者上述第一預(yù)設(shè)碼小于上 述最小數(shù)值時(shí)，將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加得到上述第二二 進(jìn)制碼。
4. 根據(jù)權(quán)利要求l所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中將上 述第一二進(jìn)制碼和上述第一預(yù)設(shè)值做運(yùn)算，得到上述第二二進(jìn)制碼的步驟還 包括下列子步驟將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相減，得到第一預(yù)設(shè)碼； 分別判斷上述第一二進(jìn)制碼是否大于上述特殊二進(jìn)制碼的區(qū)域范圍中最大數(shù)值及上述第一預(yù)設(shè)碼是否小于等于上述最大數(shù)值；當(dāng)上述第一二進(jìn)制碼大于上述最大數(shù)值及上述第一預(yù)設(shè)碼小于等于上述最大數(shù)值時(shí)，將上述第一預(yù)設(shè)值增加N個(gè)單位數(shù)成為第二預(yù)設(shè)值；以及將上述第一二進(jìn)制碼和上述第二預(yù)設(shè)值相加得到上述第二二進(jìn)制碼。
5. 根據(jù)權(quán)利要求4所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中還包括下列步驟當(dāng)上述第一二進(jìn)制碼不大于上述最大數(shù)值或者上述第一預(yù)設(shè)碼大于上 述最大數(shù)值時(shí)，將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加得到上述第二二 進(jìn)制碼。
6. 根據(jù)權(quán)利要求l所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中利用上述轉(zhuǎn)換關(guān)系，將電壓調(diào)節(jié)標(biāo)準(zhǔn)的上述第一電壓識(shí)別碼轉(zhuǎn)換成對應(yīng)的上述第一二進(jìn)制碼還包括下列步驟判斷上述第一電壓識(shí)別碼是否為上述特殊指令所對應(yīng)的上述特殊電壓 識(shí)別碼之一；當(dāng)上述第一電壓識(shí)別碼不為上述特殊指令所對應(yīng)的上述特殊電壓識(shí)別 碼之一，利用上述轉(zhuǎn)換關(guān)系將上述第一電壓識(shí)別碼轉(zhuǎn)換成對應(yīng)的上述第一二 進(jìn)制碼。
7. 根據(jù)權(quán)利要求6所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中上述 電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO版本，上述特殊指令用于使上述微處理器 關(guān)閉且N為2，其中上述轉(zhuǎn)換關(guān)系為VIDIN—BIN= {VID—in[4:0]，VID—in[5]}- 6， b 01—0101;其中VIDIN—BIN為第一二進(jìn)制碼，VRD—in[4:0]為上述第一電壓識(shí)別碼 中前5位，VRD—in[5]且為上述第一電壓識(shí)別碼中第6位，6， b 01—0101為6 位的2進(jìn)位數(shù)值。
8. 根據(jù)權(quán)利要求6所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中上述 電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO.O擴(kuò)充版本，上述特殊指令用于使上述微處 理器關(guān)閉且N為4，其中上述轉(zhuǎn)換關(guān)系為VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN—BIN為第一二進(jìn)制碼，VRD—in[4:0]為上述第一電壓識(shí)別碼 中前5位，VRD一in[5]且為上述第一電壓識(shí)別碼中第6位， VRD—in[6]且為 上述第一電壓識(shí)別碼中第7位的反相，7' b010—1010為7位的2進(jìn)位數(shù)值。
9. 根據(jù)權(quán)利要求l所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中還包 括下列步驟利用第二轉(zhuǎn)換關(guān)系將上述第二二進(jìn)制碼轉(zhuǎn)換成屬于電壓調(diào)節(jié)標(biāo)準(zhǔn)的第 二電壓識(shí)別碼；以及輸出上述第二電壓識(shí)別碼。
10. 根據(jù)權(quán)利要求9所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中上 述電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO版本且上述第二轉(zhuǎn)換關(guān)系為VIDOUT={ (VIDOUT—BIN+6， b 01—0101) [O]， ( VIDOUT—BIN+6， b 01—0101) [5: 1〗}其中VIDOUT為上述第二電壓識(shí)別碼，VIDOUT—BIN為上述第二二進(jìn) 制碼，(VIDOUT_BIN+6， b01_0101) [O]為上述第二二進(jìn)制碼和6位的2 進(jìn)位數(shù)值相加的結(jié)果中第1位，(VIDOUT—BIN+6， b01_0101) [5: l]為上 述第二二進(jìn)制碼和6位的2進(jìn)位數(shù)值相加的結(jié)果中第2到第6位。
11. 根據(jù)權(quán)利要求9所述的電壓識(shí)別碼的轉(zhuǎn)換方法，其特征是，其中上 述電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范10.0擴(kuò)充版本且上述第二轉(zhuǎn)換關(guān)系為VIDOUT={~ (VIDOUT_BIN+7， b 010—1010) [O]， (VIDOUT—BIN+7， b 010—1010) [l]， (VIDOUT—BIN+7， b 010—1010) [6: 2]}其中VIDOUT為上述第二電壓識(shí)別碼，VIDOUT一BIN為第二二進(jìn)制碼， ~ (VIDOUT_BIN+7， b 010_1010) [O]為上述第二二進(jìn)制碼和7位的2進(jìn)位 數(shù)值相加的結(jié)果中第1位的反相，(VIDOUT—BIN+7， b010_1010) [l]為上 述第二二進(jìn)制碼和7位的2進(jìn)位數(shù)值相加的結(jié)果中第2位，(VIDOUT—BIN+7' b 010—1010) [6: 2]為上述第二二進(jìn)制碼和7位的2進(jìn)位數(shù)值相加的結(jié)果中 第3到第7位。
12. —種計(jì)算機(jī)系統(tǒng)，其特征是，其包括 微處理器；脈寬調(diào)制控制器，連接上述微處理器；以及 電壓識(shí)別碼轉(zhuǎn)換電路，其包括二進(jìn)制轉(zhuǎn)換單元，其利用轉(zhuǎn)換關(guān)系，將上述微處理器送入第一電壓 識(shí)別碼轉(zhuǎn)換成對應(yīng)的第一二進(jìn)制碼；及運(yùn)算處理單元，用以取得特殊二進(jìn)制碼區(qū)域范圍，其中上述特殊二 進(jìn)制碼區(qū)域范圍由特殊指令所對應(yīng)的N個(gè)特殊電壓識(shí)別碼以轉(zhuǎn)換關(guān)系轉(zhuǎn)換N 個(gè)特殊二進(jìn)制碼，上述N個(gè)特殊二進(jìn)制碼作為上述特殊二進(jìn)制碼區(qū)域范圍，并將上述第一二進(jìn)制碼和第一預(yù)設(shè)值做運(yùn)算得到第二二進(jìn)制碼，其中上述第 二二進(jìn)制碼不落入上述特殊二進(jìn)制碼的區(qū)域范圍。
13. 根據(jù)權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述運(yùn)算處理單元還包括第一加法單元，用以將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加，得到 第一預(yù)設(shè)碼；以及選擇控制單元，用以分別判斷上述第一二進(jìn)制碼是否小于上述特殊二進(jìn) 制碼的區(qū)域范圍中最小數(shù)值及上述第一預(yù)設(shè)碼是否大于等于上述最小數(shù)值， 當(dāng)上述第一二進(jìn)制碼小于上述最小數(shù)值且上述第一預(yù)設(shè)碼大于等于上述最 小數(shù)值時(shí)，將上述第一預(yù)設(shè)值增加N個(gè)單位數(shù)成為第二預(yù)設(shè)值，并將上述第 一二進(jìn)制碼和上述第二預(yù)設(shè)值相加得到上述第二二進(jìn)制碼。
14. 根據(jù)權(quán)利要求13所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述選擇控制 單元于上述第一二進(jìn)制碼不小于上述最小數(shù)值或者上述第一預(yù)設(shè)碼小于上 述最小數(shù)值時(shí)，將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加得到上述第二二 進(jìn)制碼。
15. 根據(jù)權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述運(yùn)算處理單元還包括第一減法單元，將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相減，得到第一 預(yù)設(shè)碼；以及選擇控制單元，分別判斷上述第一二進(jìn)制碼是否大于上述特殊二進(jìn)制碼 的區(qū)域范圍中最大數(shù)值及上述第一預(yù)設(shè)碼是否小于等于上述最大數(shù)值，當(dāng)上 述第一二進(jìn)制碼大于上述最大數(shù)值及上述第一預(yù)設(shè)碼小于等于上述最大數(shù)值時(shí)，將上述第一預(yù)設(shè)值增加N個(gè)單位數(shù)成為第二預(yù)設(shè)值，并將上述第一二 進(jìn)制碼和上述第二預(yù)設(shè)值相加得到上述第二二進(jìn)制碼。
16. 根據(jù)權(quán)利要求15所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述選擇控制 單元于上述第一二進(jìn)制碼不大于上述最大數(shù)值或者上述第一預(yù)設(shè)碼大于上 述最大數(shù)值時(shí)，將上述第一二進(jìn)制碼和上述第一預(yù)設(shè)值相加得到上述第二二 進(jìn)制碼。
17. 根據(jù)權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述二進(jìn)制轉(zhuǎn) 換單元于當(dāng)上述第一電壓識(shí)別碼不為上述特殊指令所對應(yīng)的上述特殊電壓識(shí)別碼之一時(shí)，利用電壓調(diào)節(jié)標(biāo)準(zhǔn)與上述轉(zhuǎn)換關(guān)系將上述第一電壓識(shí)別碼轉(zhuǎn) 換成對應(yīng)的上述第一二進(jìn)制碼。
18. 根據(jù)權(quán)利要求17所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述電壓調(diào)節(jié) 標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO版本，上述特殊指令用于使上述微處理器關(guān)閉且N 為2，其中上述轉(zhuǎn)換關(guān)系為VIDIN_BIN= {VID_in[4:0]，VID—in[5]}-6， b 01—0101;其中VIDIN—BIN為第一二進(jìn)制碼，VRD—in[4:0]為上述第一電壓識(shí)別碼 中前5位，VRD—in[5]且為上述第一電壓識(shí)別碼中第6位，6， b01_0101為2進(jìn)位表示的數(shù)值。
19. 根據(jù)權(quán)利要求17所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述電壓調(diào)節(jié) 標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO.O擴(kuò)充版本，上述特殊指令用于使上述微處理器關(guān)閉 且N為4，其中上述轉(zhuǎn)換關(guān)系為VIDIN—BIN= {VID—in[4:0]，VID—in[5]， VID—in[6]}- 7， b 010—1010;其中VIDIN一BIN為第一二進(jìn)制碼，VRD一in[4:0]為上述第一電壓識(shí)別碼 中前5位，VRDjn[5]且為上述第一電壓識(shí)別碼中第6位， VRD—in[6]且為 上述第一電壓識(shí)別碼中第7位的反相，7' b010—1010為2進(jìn)位表示的數(shù)值。
20. 根據(jù)權(quán)利要求14所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述電壓識(shí)別 碼轉(zhuǎn)換電路還包括二進(jìn)制反轉(zhuǎn)換單元，其利用第二轉(zhuǎn)換關(guān)系將上述第二二進(jìn)制碼轉(zhuǎn)換成第 二電壓識(shí)別碼，并輸出上述第二電壓識(shí)別碼至上述脈寬調(diào)制控制器。
全文摘要
本發(fā)明提出一種電壓識(shí)別碼的轉(zhuǎn)換方法及計(jì)算機(jī)系統(tǒng)，該方法包括下列步驟取得一特殊二進(jìn)制碼區(qū)域范圍，其中此特殊二進(jìn)制碼區(qū)域范圍由一特殊指令所對應(yīng)的N個(gè)特殊電壓識(shí)別碼以一轉(zhuǎn)換關(guān)系轉(zhuǎn)換N個(gè)特殊二進(jìn)制碼，而將N個(gè)特殊二進(jìn)制碼作為特殊二進(jìn)制碼區(qū)域范圍；利用此轉(zhuǎn)換關(guān)系，將一第一電壓識(shí)別碼轉(zhuǎn)換成對應(yīng)的一第一二進(jìn)制碼；以及，將第一二進(jìn)制碼和一第一預(yù)設(shè)值做運(yùn)算得到一第二二進(jìn)制碼，其中第二二進(jìn)制碼不落入特殊二進(jìn)制碼區(qū)域范圍。本發(fā)明將使轉(zhuǎn)換前后的電壓識(shí)別碼和支持對應(yīng)上述電壓識(shí)別碼的電壓調(diào)節(jié)標(biāo)準(zhǔn)的處理器產(chǎn)品具有相容性。
文檔編號(hào)G06F1/26GK101452332SQ200810183890
公開日2009年6月10日 申請日期2008年12月15日 優(yōu)先權(quán)日2008年12月15日
發(fā)明者邱明輝 申請人:祥碩科技股份有限公司