專利名稱：：擴(kuò)展內(nèi)部集成電路總線的方法及裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及電子系統(tǒng)應(yīng)用設(shè)計(jì)
技術(shù)領(lǐng)域：
，尤其涉及一種擴(kuò)展內(nèi)部集成電路(Inter-IntegratedCircuit,I2C)總線的方法及裝置。技術(shù)背景總線(Bus)指通過(guò)分時(shí)復(fù)用的方式，將信息從一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。按照傳輸數(shù)據(jù)的方式劃分，可以分為串行總線和并行總線。串行總線中，二進(jìn)制數(shù)據(jù)逐位通過(guò)一根數(shù)據(jù)線發(fā)送到目的器件；并行總線的數(shù)據(jù)線通常超過(guò)2根。I2C總線是由Philips開(kāi)發(fā)的一種簡(jiǎn)單的雙向兩線串行總線，用來(lái)實(shí)現(xiàn)有效的微型電子器件或部件之間的控制。每個(gè)連接到I2C總線的器件都可通過(guò)硬件設(shè)定的唯一地址和一直存在的簡(jiǎn)單的主機(jī)/從器件關(guān)系軟件設(shè)定地址。連接到I2C總線的器件中，初始化發(fā)送、產(chǎn)生時(shí)鐘信號(hào)和終止發(fā)送的器件為主機(jī)；被主機(jī)尋址的器件為從器件。由于發(fā)送數(shù)據(jù)到總線的器件為發(fā)送器，從總線接收數(shù)據(jù)的器件為接收器，因此，主機(jī)既可以作為主機(jī)發(fā)送器也可以作為主機(jī)接收器。I2C總線包括串行數(shù)據(jù)線SDA和串行時(shí)鐘線SCL。I2C總線傳輸數(shù)據(jù)的示意圖如圖1所示。主機(jī)在起始位或起始條件S后發(fā)送了一個(gè)從器件地址，這個(gè)地址共有7位。緊接著的第8位是數(shù)據(jù)方向位R/W，O表示發(fā)送即寫(xiě)數(shù)據(jù)，1表示請(qǐng)求即讀數(shù)據(jù)。被尋址的從器件接收到這個(gè)命令后，回復(fù)給主機(jī)一個(gè)確認(rèn)響應(yīng)(ACK)。如果當(dāng)前數(shù)據(jù)傳輸周期是發(fā)送，則主機(jī)在接收到確認(rèn)ACK后把數(shù)據(jù)以字節(jié)(8bit數(shù)據(jù))為單位串行的送上數(shù)據(jù)總線；如果當(dāng)前數(shù)據(jù)傳輸周期是請(qǐng)求數(shù)據(jù)，則從器件在發(fā)送確認(rèn)ACK后把數(shù)據(jù)以字節(jié)(8bit數(shù)據(jù))為單位串行的送上總線；接收器在接收到數(shù)據(jù)后，必須給出確認(rèn)ACK;發(fā)送器在收到ACK確認(rèn)后可以繼續(xù)發(fā)送下一組數(shù)據(jù)。數(shù)據(jù)傳輸一般由主機(jī)產(chǎn)生的停止位P終止。I2C總線在板級(jí)連接的應(yīng)用中，很多用到I2C總線的電子系統(tǒng)都使用模塊化設(shè)計(jì)。如圖2所示，這種電子系統(tǒng)往往由一個(gè)母板21和許多設(shè)置有從器件的子板(或子卡)24組成。母板21上提供許多子卡接插件接口26，選配各種子卡24插入母板21的子卡接插件接口26即構(gòu)成了一個(gè)完整的電子系統(tǒng)。每個(gè)母板的接插件接口26往往支持不同種類型的子卡。因此，在模塊化電子系統(tǒng)啟動(dòng)時(shí)，母板21必須掃描各個(gè)接口確認(rèn)是否有子卡存在，并判斷子卡的具體類型并初始化子卡。從成本和實(shí)用方面考慮，電子系統(tǒng)在子卡24上放置一個(gè)掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片，即I2C電可擦可編程只讀存儲(chǔ)器(EEPROM)(例如24c02)25。EEPROM25內(nèi)存儲(chǔ)一組約定的子卡信息。當(dāng)系統(tǒng)啟動(dòng)時(shí)，母板21上的系統(tǒng)控制器CPU22通過(guò)I2C總線23讀取EEPROM25內(nèi)的約定信息，根據(jù)讀取的信息判斷子卡24的存在和類型，而后完成相應(yīng)的初始化工作。根據(jù)Philips給I2CEEPROM器件分配的地址段1010000~1010111,其中前高四位固定為1010,后三位為用戶配置。這樣一條fc總線最多可連接8個(gè)fCEEPROM器件，也就是說(shuō)，模塊化電子系統(tǒng)的母板21上最多只能掛接8個(gè)子卡24，導(dǎo)致電子系統(tǒng)的擴(kuò)展受限。一條I2C總線及其連接的8個(gè)從器件統(tǒng)稱為板級(jí)I2C器件。板級(jí)I2C器件設(shè)置于母板上。現(xiàn)有技術(shù)中，為了解決這個(gè)問(wèn)題，采用I2C多路復(fù)用器(multiplexer)或fc擴(kuò)展器件對(duì)fc總線進(jìn)行擴(kuò)展。其中，多路復(fù)用器通過(guò)使不同的輸入信號(hào)線可以連通到一個(gè)輸出信號(hào)線的器件實(shí)現(xiàn)對(duì)I2C總線的擴(kuò)展。如申請(qǐng)?zhí)枮?00710145378.0的中國(guó)申請(qǐng)"用可編程器件實(shí)現(xiàn)訪問(wèn)多個(gè)I2C從器件的方法及裝置"，使用I2CmultiplexerPCA954X進(jìn)行12(2總線擴(kuò)展。如圖3、圖4所示，PCA9548將一個(gè)上行通道(Upstream)SCL/SDA通道擴(kuò)展為多個(gè)下行(Downstream)的I2C(SCx/SDx,x=0,1,2…7)通道，利用命令選擇下行通道SCx/SDx中的一個(gè)與上行通道直接連通，同時(shí)保證上行通道與其他下行通道斷開(kāi)。PCA9548有8個(gè)下行通道，而每個(gè)^C下行通道可以掛接8個(gè)EEPROM器件，因此，PCA9548通過(guò)下行通道SCx/SDx可以同時(shí)掛接64個(gè)EEPROM器件。利用產(chǎn)C命令選擇，上行通道可以分別訪問(wèn)64個(gè)EEPROM器件，大大擴(kuò)展了I2C總線，保證了I2C總線在模塊化電子系統(tǒng)應(yīng)用中得以滿足。雖然采用I2Cmultiplexer對(duì)I2C總線擴(kuò)展可以滿足模塊化系統(tǒng)的應(yīng)用要求，但是fCmultiplexer價(jià)格昂貴，不適合對(duì)成本控制嚴(yán)格的環(huán)境。并且，這種擴(kuò)展方法把總線的兩位信號(hào)都通過(guò)擴(kuò)展芯片切換，造成印刷電路板(PCB)走線較多，占用PCB面積。專利號(hào)為200410009102.0的專利《在通信設(shè)備中操作多個(gè)I2C從器件的裝置及其方法》采用邏輯器件代替I力multiplexer擴(kuò)展I2C總線。邏輯器件包括一時(shí)鐘寄存器與多個(gè)數(shù)據(jù)寄存器。時(shí)鐘寄存器的輸出端連接至?xí)r鐘線管腳。每個(gè)數(shù)據(jù)寄存器的輸出端與數(shù)據(jù)線管腳之間均設(shè)置一電子開(kāi)關(guān)，其輸出端連接至數(shù)據(jù)線管腳，分別與多個(gè)從器件的I2C接口的串行數(shù)據(jù)線對(duì)應(yīng)，并通過(guò)一輸入輸出寄存器控制該電子開(kāi)關(guān)的閉合和斷開(kāi)。每個(gè)從器件的fc接口的串行時(shí)鐘線均與邏輯器件的同一個(gè)時(shí)鐘線管腳連接；每個(gè)從器件的I2C接口的串行數(shù)據(jù)線均與邏輯器件的對(duì)應(yīng)的不同的數(shù)據(jù)線管腳連接?？刂破魍ㄟ^(guò)訪問(wèn)邏輯器件內(nèi)部對(duì)應(yīng)的寄存器來(lái)實(shí)現(xiàn)對(duì)一個(gè)或多個(gè)I2C從器件的操作。采用邏輯器件擴(kuò)展I2C總線的缺陷在于由于從器件的I2C接口的串行時(shí)鐘線都與邏輯器件的同一個(gè)時(shí)鐘線管腳連接，而每個(gè)器件的引腳都有一定的電容性阻抗(一般在10pF左右)，當(dāng)從器件較多時(shí)(超過(guò)8個(gè))，一方面時(shí)鐘信號(hào)線的電容性負(fù)載將增大到較大的值，由于容性負(fù)載有阻止電平跳變的作用，這將阻止電平發(fā)送快速跳變，當(dāng)信號(hào)電平從0到1跳變時(shí)，這個(gè)跳變沿(上升沿)將變成很緩慢；另一方面器件增多，當(dāng)信號(hào)電平跳變時(shí)，多個(gè)從器件會(huì)同時(shí)對(duì)跳變信號(hào)發(fā)生多重反射，把原本已經(jīng)緩慢上升的信號(hào)又拉回較低的電平。這兩個(gè)方面的作用導(dǎo)致信號(hào)上升沿上產(chǎn)生回溝5，如圖5A、圖5B所示。這個(gè)信號(hào)失真(Distortion)有可能使接收器數(shù)據(jù)采樣出錯(cuò)，這是由于時(shí)鐘沿上有回溝，接收器可能誤判為兩個(gè)時(shí)鐘上升沿，而從器件采樣數(shù)據(jù)是在時(shí)鐘的上升沿采樣數(shù)據(jù)，因此從器件會(huì)重復(fù)采樣數(shù)據(jù)，導(dǎo)致I2C通信錯(cuò)誤，造成不可預(yù)知后果。
發(fā)明內(nèi)容本發(fā)明的目的在于提出一種擴(kuò)展內(nèi)部集成電路總線的方法及裝置，以降低I2C總線擴(kuò)展的成本。為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種擴(kuò)展內(nèi)部集成電路總線的方法，包括通過(guò)選通復(fù)用器將內(nèi)部集成電路I2C總線的串行時(shí)鐘線擴(kuò)展為多個(gè)串行時(shí)鐘線；將所述多個(gè)串行時(shí)鐘線連接到各從器件；將所述I2C總線的串行數(shù)據(jù)線直接與所述各從器件連接。本發(fā)明還提供了一種擴(kuò)展內(nèi)部集成電路總線的裝置，包括選通復(fù)用器，所述選通復(fù)用器通過(guò)PIO線及I2C總線的串行時(shí)鐘線與控制器連接；所述選通復(fù)用器通過(guò)擴(kuò)展的串行時(shí)鐘線與各從器件連接；所述控制器通過(guò)所述I2C總線的串行數(shù)據(jù)線直接與所述各從器件連接。上述方案通過(guò)簡(jiǎn)單的邏輯器件選通復(fù)用器實(shí)現(xiàn)I2C總線在模塊化設(shè)計(jì)系統(tǒng)中的擴(kuò)展，避免了昂貴的可編程12(:擴(kuò)展器件的使用，大大降低了I2C總線擴(kuò)展成本以及模塊化設(shè)計(jì)系統(tǒng)的成本，適合于對(duì)成本控制嚴(yán)格的環(huán)境。下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。圖1為I2C總線傳輸凝:據(jù)的示意圖2為I2C總線在板級(jí)連接的應(yīng)用示意圖；圖3為PCA9548原理框圖；圖4為PCA9548應(yīng)用原理示意圖；圖5A為正常的上升沿信號(hào)示意圖；圖5B為失真的上升沿信號(hào)示意圖；圖6為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的方法實(shí)施例的流程圖；圖7為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例一的結(jié)構(gòu)示意圖；圖8為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二的結(jié)構(gòu)示意圖；圖9為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二中SN74CBTD3126的原理框圖；圖IO為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二中SN74CBTD3126的連接示意圖；圖11為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二中74FST3251的原理框圖；圖12為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二中74FST3251的連接示意圖。具體實(shí)施方式圖6為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的方法實(shí)施例的流程圖，包括步驟61、通過(guò)選通復(fù)用器將I2C總線的串行時(shí)鐘線(SCL)擴(kuò)展為多個(gè)串行時(shí)鐘線；一個(gè)選通復(fù)用器可將一個(gè)I2C總線的串行時(shí)鐘線擴(kuò)展為多個(gè)12(:總線的串行時(shí)鐘線；當(dāng)有多個(gè)12(:總線時(shí)，可使用與12(:總線相同數(shù)量的選通復(fù)用器，——對(duì)應(yīng)，擴(kuò)展各I2C總線的SCL。選通復(fù)用器可由控制器的可編程輸入/輸出(PIO)接口信號(hào)控制擴(kuò)展前后SCL的選通，詳見(jiàn)裝置實(shí)施例二中的說(shuō)明。步驟62、將所述多個(gè)串行時(shí)鐘線連接到各從器件；其中，各從器件為待連接到i2c總線的器件。步驟63、將所述12(:總線的串行數(shù)據(jù)線直接與所述各從器件連接，完成i2c總線的擴(kuò)展。當(dāng)待連接到12C總線的器件較多時(shí)，選通復(fù)用器擴(kuò)展之前，可通過(guò)總線開(kāi)關(guān)擴(kuò)展，對(duì)擴(kuò)展得到的一條i2c總線再通過(guò)選通復(fù)用器進(jìn)行擴(kuò)展，對(duì)擴(kuò)展得到的另一條i2c總線連接板級(jí)i2c器件。這樣就實(shí)現(xiàn)了i2c總線的進(jìn)一步擴(kuò)展。并且，總線開(kāi)關(guān)的切換使得電子系統(tǒng)在選通一條擴(kuò)展得到的i2c總線同時(shí)，斷開(kāi)另一條擴(kuò)展得到的12(]總線，大大減少了連接的器件數(shù)量，避免了器件數(shù)量過(guò)多帶來(lái)的信號(hào)失真問(wèn)題，提高了具有較多從器件的電子系統(tǒng)中12(:總線工作的可靠性?？偩€開(kāi)關(guān)的切換可由控制器輸出的pio信號(hào)進(jìn)行控制，詳見(jiàn)裝置實(shí)施例二的說(shuō)明。上述方法實(shí)施例通過(guò)將使用選通復(fù)用器擴(kuò)展i2c總線，大大降低了擴(kuò)展成本。圖7為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例一的結(jié)構(gòu)示意圖。擴(kuò)展i2c總線的裝置78包括選通復(fù)用器76，選通復(fù)用器76通過(guò)pio線72及i2c總線73的串行時(shí)鐘線74與控制器71連接；控制器71通過(guò)pio線72向選通復(fù)用器76發(fā)送pi0信號(hào)，控制選通復(fù)用器76從擴(kuò)展的串行時(shí)鐘線77中選擇一條，與擴(kuò)展前的串行時(shí)鐘線74連通。選通復(fù)用器76通過(guò)擴(kuò)展的串行時(shí)鐘線77與各從器件即子卡79連接；控制器71通過(guò)i2c總線73的串行數(shù)據(jù)線75直接與各子卡79連接。其中，控制器71即芯片級(jí)的計(jì)算機(jī)，通過(guò)將計(jì)算機(jī)的cpu、ram、r0m、定時(shí)數(shù)器和多種1/0接口集成在一片芯片上形成，為不同的應(yīng)用場(chǎng)合做不同組合控制。pio—般指控制器上的可編程i/0接口，可用于外圍器件的控制或狀態(tài)監(jiān)控。擴(kuò)展i2c總線的裝置還可包括總線開(kāi)關(guān)，對(duì)控制器引出的i2c總線進(jìn)行第一級(jí)擴(kuò)展，將擴(kuò)展得到的i2c總線的串行時(shí)鐘線通過(guò)選通復(fù)用器進(jìn)行擴(kuò)展，實(shí)現(xiàn)i2c總線的第二級(jí)擴(kuò)展圖8為本發(fā)明擴(kuò)展內(nèi)部集成電路總線的裝置實(shí)施例二的結(jié)構(gòu)示意圖。本實(shí)施例擴(kuò)展I2C總線的裝置與裝置實(shí)施例一的不同之處在于還包括總線開(kāi)關(guān)808及板級(jí)I2C器件810?？偩€開(kāi)關(guān)808對(duì)I2C總線805進(jìn)行第一級(jí)擴(kuò)展，將I2C總線805擴(kuò)展為第一I2C總線806和第二I2C總線807;選通復(fù)用器809對(duì)第一I2C總線806進(jìn)行擴(kuò)展，擴(kuò)展方式同裝置實(shí)施例一。板級(jí)I2C器件810為現(xiàn)有的板級(jí)I2C器件，即一條I力總線連接8個(gè)從器件，可與控制器801設(shè)置在同一塊電路板上，換句話說(shuō)，板級(jí)lt器件810設(shè)置于電子系統(tǒng)的母板上。板級(jí)I2C器件810與選通復(fù)用器809共同實(shí)現(xiàn)了對(duì)I2C總線805的第二次擴(kuò)展，保證了擴(kuò)展I2C總線的裝置在子卡811較多的情況下，仍能滿足電子系統(tǒng)對(duì)It總線的需求。本實(shí)施例中，總線開(kāi)關(guān)808可為SN74CBTD3126,選通復(fù)用器809可為74FST3251。如圖9所示，當(dāng)OEn(n=l,2，3，4，下同)為邏輯電平T,且OEn驅(qū)動(dòng)的開(kāi)關(guān)打通，數(shù)據(jù)線nA和nB導(dǎo)通相連，nA的信息直接傳輸?shù)絥B。當(dāng)使用SN74CBTD3126進(jìn)行第一級(jí)擴(kuò)展時(shí)，如圖10所示?？刂破?01通過(guò)第一組PIO線803連接SN74CBTD3126。第一組PIO線803包括兩個(gè)PIO線PIOl和PI02。使用控制器的PIOl和PI024巴I2C總線805切換連接到I2C總線806或I2C總線807。其中，控制器801的PIOl連接到總線開(kāi)關(guān)(BusSwitch)SN74CBTD3126的OE1和OE2,控制器801的PI02連接到BusSwitchSN74CBTD3126的OE3和OE4。I2C總線805的SCL0連接到SN74CBTD3126的1A和3A輸入端，SDAO連接到SN74CBTD3126的2A和4A輸入端，SN74CBTD3126的輸出端1B、2B、3B、4B分別連接到第一I2C總線806的SCL1、SDA1，第二I2C總線807的SCL2、SDA2。當(dāng)控制器801的PIOl輸出為邏輯電平"1",PI02輸出為邏輯電平"0"時(shí)，即當(dāng)BusSwitchSN74CBTD3126的0E1和OE2的輸入為邏輯電平"1",OE3和OE4的輸入為邏輯電平"0"時(shí)，SN74CBTD3126的內(nèi)部開(kāi)關(guān)1A-1B、2A-2B導(dǎo)通。即，從控制器801到BusSwitchSN74CBTD3126的TC總線805(SCL0/SDA0)直接連通到第一I2C總線806(SCL1/SDA1)，而第二TC總線807(SCL2/SDA2)則處于不連通的狀態(tài)；當(dāng)控制器801的PI01輸出為邏輯電平"0",PI02輸出為邏輯電平"1"時(shí)，即當(dāng)BusSwitchSN74CBTD3126的0E1和0E2的輸入為邏輯電平"0",0E3和0E4的輸入為邏輯電平T時(shí)，BusSwitchSN74CBTD3126的內(nèi)部開(kāi)關(guān)3A-3B、4A-4B導(dǎo)通，即從控制器801到BusSwitchSN74CBTD3126的I2C總線805(SCL0/S副)直接連通到第二I2C總線807(SCL2/SDA2)，而第一I2C總線806(SCL1/SDA1)則處于不連通的狀態(tài)。為了保證擴(kuò)展得到的I2C總線在不連通時(shí)處于穩(wěn)定狀態(tài)，可用上拉電阻把SCL1/SDA1和SCL2/SDA2置于穩(wěn)定的邏輯電平"1"狀態(tài)，以避免出現(xiàn)不穩(wěn)定狀態(tài)。如圖11所示，選通復(fù)選器74FST3251由信號(hào)線S0、Sl、S2控制A端連通到Bn(n-O，1，2...7，下同)端。信號(hào)線S0、Sl、S2邏輯電平的取值控制的A到Bn的連通關(guān)系如表1所示。表1A與Bn的導(dǎo)通關(guān)系表<table>tableseeoriginaldocumentpage10</column></row><table>OE信號(hào)全局控制信號(hào)A到信號(hào)Bn的導(dǎo)通。當(dāng)OE為邏輯電平"0"時(shí)，信號(hào)A依據(jù)S0、Sl、S2的邏輯電平值的組合關(guān)系導(dǎo)通到Bn;當(dāng)0E為邏輯電平"1",信號(hào)線A與Bn都不連通。當(dāng)通過(guò)74FST3251對(duì)I2C總線805進(jìn)行第二級(jí)擴(kuò)展時(shí)，如圖12所示?？刂破?01的第二組PIO線804連接到74FST3251的S0、Sl、S2。第二組PIO線804包括三個(gè)PIO線PI03、PI04及PI05。PI03連接到SO,PI04連接到Sl，PI05連接到S2。第一I2C總線806的SCL2信號(hào)線連接到74FST3251的輸入端A，74FST3251的輸出端Bl~B8分別連接到擴(kuò)展后的I2C總線821~I2C總線828的SCL3~SCL11。另外，74FST3251的0E輸入引腳直接連接到邏輯地，即OE的輸入為邏輯電平"0"，保證74FST3251始終可以正常工作?？刂破?01輸出的信號(hào)PI03、PI04、PI05作為74FST3251的輸入信號(hào)S0、Sl、S2,即，PI03、PI04、PI05輸出的組合邏輯作為S0、Sl、S2的輸入組合邏輯，控制74FST3251的輸入A切換連通到輸出端Bn,從而控制I2C總線805的SCL1連通到TC總線821~I2C總線828的SCL(SCL3~SCL11)。連通控制關(guān)系如表2所示。表2SCL1與SCL3~SCL11連通信息輸入端信號(hào)功《匕fi匕<table>tableseeoriginaldocumentpage11</column></row><table>類似地，為了保證擴(kuò)展到的rc總線821I2C總線828在不連通時(shí)處于穩(wěn)定狀態(tài)，可用上拉電阻把SCL3-SCL11置于穩(wěn)定的邏輯電平"1"狀態(tài)，避免出現(xiàn)不穩(wěn)定狀態(tài)。當(dāng)控制器801訪問(wèn)母板上的板級(jí)I2C器件810時(shí)，在第一級(jí)擴(kuò)展時(shí)，通過(guò)使pioi等于邏輯電平"r、pio2等于邏輯電平"o",把i2c總線805切換到第二I2C總線807。I2C總線805和第一I2C總線806不連接，可依靠上拉電阻使第一I2C總線806處于總線靜止?fàn)顟B(tài)，即，第二I2C總線8Q6上沒(méi)有信息傳輸。當(dāng)控制器801訪問(wèn)子卡811上的I2C器件時(shí)，通過(guò)使PIOl等于邏輯電平"0"、PI02等于邏輯電平"1",把I2C總線805切換到第一rc總線806,再通過(guò)置PI03、PI04、PI05為確定的邏輯電平值，把第一I2C總線806的SCL切換到對(duì)應(yīng)需要訪問(wèn)的子卡的I2CSCL，切換控制如表2所示。這樣，被訪問(wèn)的子卡的I2C總線通過(guò)切換機(jī)制與TC總線805連通，實(shí)現(xiàn)總線連通，從而控制器801訪問(wèn)子卡。而不被訪問(wèn)的I2C總線的SCL通過(guò)上拉電阻處于高電平，即處于靜止?fàn)顟B(tài)。當(dāng)子卡較少時(shí)，可以去掉第一級(jí)擴(kuò)展，直接采用第二級(jí)擴(kuò)展。如圖7中，控制器與選通復(fù)用器直接相連。當(dāng)子卡較多時(shí)，即需要連接的從器件較多時(shí)，通過(guò)總線開(kāi)關(guān)的第一級(jí)擴(kuò)展，能夠在選通12(:總線擴(kuò)展的一條分支電路的同時(shí)，斷開(kāi)12(:總線805擴(kuò)展的另一條分支電路，從而大大減少了電連接的器件的數(shù)量，從而降低了It總線的電容性負(fù)載，避免了對(duì)跳變信號(hào)的阻止產(chǎn)生的回溝等信號(hào)失真問(wèn)題，保證了"C總線工作的可靠性。最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。權(quán)利要求1、一種擴(kuò)展內(nèi)部集成電路總線的方法，其特征在于，包括通過(guò)選通復(fù)用器將內(nèi)部集成電路I2C總線的串行時(shí)鐘線擴(kuò)展為多個(gè)串行時(shí)鐘線；將所述多個(gè)串行時(shí)鐘線連接到各從器件；將所述I2C總線的串行數(shù)據(jù)線直接與所述各從器件連接。2、根據(jù)權(quán)利要求1所述的擴(kuò)展內(nèi)部集成電路總線的方法，其特征在于，所述選通復(fù)用器在可編程輸入輸出PIO信號(hào)控制下切換所述多條串行時(shí)鐘線。3、根據(jù)權(quán)利要求1所述的擴(kuò)展內(nèi)部集成電路總線的方法，其特征在于，還包括所述I2C總線通過(guò)總線開(kāi)關(guān)擴(kuò)展得到。4、根據(jù)權(quán)利要求3所述的擴(kuò)展內(nèi)部集成電路總線的方法，其特征在于，所述總線開(kāi)關(guān)在可編程輸入輸出PIO信號(hào)控制下選通所述"C總線。5、一種擴(kuò)展內(nèi)部集成電路總線的裝置，其特征在于，包括選通復(fù)用器，所述選通復(fù)用器通過(guò)PIO線及I2C總線的串行時(shí)鐘線與控制器連接；所述選通復(fù)用器通過(guò)擴(kuò)展的串行時(shí)鐘線與各從器件連接；所述控制器通過(guò)所述I2C總線的串行數(shù)據(jù)線直接與所述各從器件連接。6、根據(jù)權(quán)利要求5所述的擴(kuò)展內(nèi)部集成電路總線的裝置，其特征在于，所述控制器與選通復(fù)用器之間設(shè)置有連接板級(jí)I2C器件的總線開(kāi)關(guān)；所述總線開(kāi)關(guān)與所述控制器之間通過(guò)P10線及一條TC總線連接；所述總線開(kāi)關(guān)與所述選通復(fù)用器之間通過(guò)擴(kuò)展得到的一條i2c總線的串行時(shí)鐘線連接。全文摘要本發(fā)明涉及一種擴(kuò)展內(nèi)部集成電路總線的方法及裝置，方法包括通過(guò)選通復(fù)用器將內(nèi)部集成電路I²C總線的串行時(shí)鐘線擴(kuò)展為多個(gè)串行時(shí)鐘線；將所述多個(gè)串行時(shí)鐘線連接到各從器件；將所述I²C總線的串行數(shù)據(jù)線直接與所述各從器件連接。裝置包括選通復(fù)用器，所述選通復(fù)用器通過(guò)PIO線及I²C總線的串行時(shí)鐘線與控制器連接；所述選通復(fù)用器通過(guò)擴(kuò)展的串行時(shí)鐘線與各從器件連接；所述控制器通過(guò)所述I²C總線的串行數(shù)據(jù)線直接與所述各從器件連接。通過(guò)簡(jiǎn)單的邏輯器件選通復(fù)用器實(shí)現(xiàn)I²C總線在模塊化設(shè)計(jì)系統(tǒng)中的擴(kuò)展，避免了昂貴的可編程I²C擴(kuò)展器件的使用，大大降低了I²C總線擴(kuò)展成本以及模塊化設(shè)計(jì)系統(tǒng)的成本，適合于對(duì)成本控制嚴(yán)格的環(huán)境。文檔編號(hào)G06F13/40GK101398801SQ200810224519公開(kāi)日2009年4月1日申請(qǐng)日期2008年10月17日優(yōu)先權(quán)日2008年10月17日發(fā)明者黃金燦申請(qǐng)人:北京星網(wǎng)銳捷網(wǎng)絡(luò)技術(shù)有限公司